JP2000133667A - 突起電極の形成方法 - Google Patents
突起電極の形成方法Info
- Publication number
- JP2000133667A JP2000133667A JP10300610A JP30061098A JP2000133667A JP 2000133667 A JP2000133667 A JP 2000133667A JP 10300610 A JP10300610 A JP 10300610A JP 30061098 A JP30061098 A JP 30061098A JP 2000133667 A JP2000133667 A JP 2000133667A
- Authority
- JP
- Japan
- Prior art keywords
- metal
- forming
- resist
- bump electrode
- bump
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/03—Manufacturing methods
- H01L2224/036—Manufacturing methods by patterning a pre-deposited material
- H01L2224/0361—Physical or chemical etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
- H01L2224/1146—Plating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/1147—Manufacturing methods using a lift-off mask
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/118—Post-treatment of the bump connector
- H01L2224/11848—Thermal treatments, e.g. annealing, controlled cooling
- H01L2224/11849—Reflowing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/1354—Coating
- H01L2224/1356—Disposition
- H01L2224/13563—Only on parts of the surface of the core, i.e. partial coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
(57)【要約】
【課題】 半導体基板の電極パッド間が狭ピッチ化にな
ってもハンダ量を形成することができるので、接続信頼
性を確保することが可能になる。 【解決手段】 電極パッド１２上に突起電極を形成する
方法において、第１の金属１９を形成した後、第１の金
属１９の融点よりも高い温度で溶融させた後、第２の金
属２０を形成することで、より大きな突起電極が形成で
きる。
ってもハンダ量を形成することができるので、接続信頼
性を確保することが可能になる。 【解決手段】 電極パッド１２上に突起電極を形成する
方法において、第１の金属１９を形成した後、第１の金
属１９の融点よりも高い温度で溶融させた後、第２の金
属２０を形成することで、より大きな突起電極が形成で
きる。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体基板の突起
電極の形成方法に関し、主に半導体基板をフェイスダウ
ンで配線基板に実装するフリップチップ実装に用いる半
導体基板の突起電極の形成方法に関する。
電極の形成方法に関し、主に半導体基板をフェイスダウ
ンで配線基板に実装するフリップチップ実装に用いる半
導体基板の突起電極の形成方法に関する。
【０００２】
【従来の技術】半導体基板を直接配線基板に実装するベ
アチップ実装は実装面積の小型化、信号伝達の高速化を
目的に使用されている。その中でもフリップチップ実装
はこれらの目的に最も適した実装方法として近年注目さ
れている。
アチップ実装は実装面積の小型化、信号伝達の高速化を
目的に使用されている。その中でもフリップチップ実装
はこれらの目的に最も適した実装方法として近年注目さ
れている。
【０００３】半導体基板に突起電極を形成する従来技術
を、図２２から図２７の断面図を用いて説明する。
を、図２２から図２７の断面図を用いて説明する。
【０００４】図２２から図２７は半導体基板に突起電極
を形成する従来技術を示す断面図である。まず、図２２
に示すように素子を形成した半導体基板１１上に、電極
パッド１２が露出するように絶縁膜１３をフォトリソグ
ラフィーにより開口させる。
を形成する従来技術を示す断面図である。まず、図２２
に示すように素子を形成した半導体基板１１上に、電極
パッド１２が露出するように絶縁膜１３をフォトリソグ
ラフィーにより開口させる。
【０００５】つぎに図２３に示すように、電極パッド１
２を含む絶縁膜１３全面にスパッタ法あるいは真空蒸着
法を用いてアンダーバンプメタル１４（以下ＵＢＭと記
す）を形成する。ＵＢＭ１４はアルミニウム−クロム−
銅の３層構造で形成し、それぞれの金属層の膜厚はアル
ミニウムが１μｍ、クロムが０．１μｍ、銅が１μｍと
する。
２を含む絶縁膜１３全面にスパッタ法あるいは真空蒸着
法を用いてアンダーバンプメタル１４（以下ＵＢＭと記
す）を形成する。ＵＢＭ１４はアルミニウム−クロム−
銅の３層構造で形成し、それぞれの金属層の膜厚はアル
ミニウムが１μｍ、クロムが０．１μｍ、銅が１μｍと
する。
【０００６】つぎに図２４に示すように、ＵＢＭ１４上
にレジスト１５を塗布した後に、フォトリソグラフィー
により絶縁膜１３の開口部に対応した位置にレジスト１
５を開口する。
にレジスト１５を塗布した後に、フォトリソグラフィー
により絶縁膜１３の開口部に対応した位置にレジスト１
５を開口する。
【０００７】レジスト１５の開口部の直径は絶縁膜１３
開口部の直径よりも３０μｍ以上大きく開口させる。こ
れは、後の工程で不要なＵＢＭ１４をエッチングすると
きに、エッチング液が電極パッド１２まで進入しないよ
うに設けるエッチングマージンである。
開口部の直径よりも３０μｍ以上大きく開口させる。こ
れは、後の工程で不要なＵＢＭ１４をエッチングすると
きに、エッチング液が電極パッド１２まで進入しないよ
うに設けるエッチングマージンである。
【０００８】つぎに図２５に示すように、レジスト１５
を開口したＵＢＭ１４上に電解メッキで銅コア１６を形
成しする。
を開口したＵＢＭ１４上に電解メッキで銅コア１６を形
成しする。
【０００９】つぎに図２６に示すように、さらに銅コア
１６上に電解メッキできのこ状にハンダ２１を形成す
る。これ以降、銅コア１６とハンダ２１を合わせて突起
電極２２と呼ぶ。
１６上に電解メッキできのこ状にハンダ２１を形成す
る。これ以降、銅コア１６とハンダ２１を合わせて突起
電極２２と呼ぶ。
【００１０】最後に図２７に示すように、ハンダ２１表
面に形成された酸化膜の除去を行うために、ハンダ２１
表面にフラックスを塗布しハンダ２１の融点よりも高い
で加熱することで球状の突起電極が形成される。さら
に、不要なレジストは酸素プラズマを用いたアッシング
法で、ＵＢＭ１４を突起電極２２をマスクにして硝酸お
よびリン酸の水溶液で除去する。
面に形成された酸化膜の除去を行うために、ハンダ２１
表面にフラックスを塗布しハンダ２１の融点よりも高い
で加熱することで球状の突起電極が形成される。さら
に、不要なレジストは酸素プラズマを用いたアッシング
法で、ＵＢＭ１４を突起電極２２をマスクにして硝酸お
よびリン酸の水溶液で除去する。
【００１１】
【発明が解決しようとする課題】配線基板にフリップチ
ップ実装した半導体基板を−４０℃〜１２５℃、１サイ
クル６０分の温度サイクル試験投入した際の熱疲労寿命
は、突起電極２２のハンダ量が大きく影響し、フリップ
チップ実装した際に半導体基板と配線基板との間隙が広
くなるのでハンダ２１量の多い方が熱疲労寿命は長くな
る。従来の技術では、Ｃｕコア１６およびハンダ２１は
メッキ法で形成するので等方成長し、ハンダ量を増やす
ことは各突起電極間の隙間を狭くすることになる。この
後の工程でハンダ２１を溶融する際に突起電極間でブリ
ッジを起こさないようにするために、それぞれのハンダ
間の隙間を２０μｍ以上設ける必要があるので、形成で
きるハンダ量は電極間ピッチが２５０μｍの場合、ハン
ダ２１の直径は最大２３０μｍまでと決まってしまう。
したがって、電極パッド間ピッチが狭くなれば、必然的
にハンダ量が少なくなってしまい、フリップチップ実装
した際に半導体基板と配線基板との間隙が狭くなり、温
度サイクル等の環境試験に投入することで発生する突起
電極２２への応力が増加し接続信頼性が低下してしま
う。
ップ実装した半導体基板を−４０℃〜１２５℃、１サイ
クル６０分の温度サイクル試験投入した際の熱疲労寿命
は、突起電極２２のハンダ量が大きく影響し、フリップ
チップ実装した際に半導体基板と配線基板との間隙が広
くなるのでハンダ２１量の多い方が熱疲労寿命は長くな
る。従来の技術では、Ｃｕコア１６およびハンダ２１は
メッキ法で形成するので等方成長し、ハンダ量を増やす
ことは各突起電極間の隙間を狭くすることになる。この
後の工程でハンダ２１を溶融する際に突起電極間でブリ
ッジを起こさないようにするために、それぞれのハンダ
間の隙間を２０μｍ以上設ける必要があるので、形成で
きるハンダ量は電極間ピッチが２５０μｍの場合、ハン
ダ２１の直径は最大２３０μｍまでと決まってしまう。
したがって、電極パッド間ピッチが狭くなれば、必然的
にハンダ量が少なくなってしまい、フリップチップ実装
した際に半導体基板と配線基板との間隙が狭くなり、温
度サイクル等の環境試験に投入することで発生する突起
電極２２への応力が増加し接続信頼性が低下してしま
う。
【００１２】（発明の目的）本発明の目的は、上記の課
題を解決して半導体基板の電極パッド間が狭ピッチ化に
なっても接続信頼性確保できる突起電極の形成方法を提
供する。
題を解決して半導体基板の電極パッド間が狭ピッチ化に
なっても接続信頼性確保できる突起電極の形成方法を提
供する。
【００１３】
【課題を解決するための手段】上記目的を達成するため
に、本発明の突起電極の形成方法は、下記記載の手段を
採用する。
に、本発明の突起電極の形成方法は、下記記載の手段を
採用する。
【００１４】本発明のうち第１の発明である突起電極の
形成方法では、電極パッドを設けた半導体基板全面にア
ンダーバンプメタル層を形成する工程と、半導体基板全
面にレジスト形成する工程と、フォトリソグラフィーに
よりレジストを突起電極を形成する部分のみレジストを
開口する工程と、第１の金属を電解メッキで形成する工
程と、第１の金属を溶融する工程と、第２の金属を電解
メッキで形成する工程と、レジストを除去する工程と、
アンダーバンプメタルを除去する工程と、第２の金属を
溶融する工程とを有することを特徴としている。
形成方法では、電極パッドを設けた半導体基板全面にア
ンダーバンプメタル層を形成する工程と、半導体基板全
面にレジスト形成する工程と、フォトリソグラフィーに
よりレジストを突起電極を形成する部分のみレジストを
開口する工程と、第１の金属を電解メッキで形成する工
程と、第１の金属を溶融する工程と、第２の金属を電解
メッキで形成する工程と、レジストを除去する工程と、
アンダーバンプメタルを除去する工程と、第２の金属を
溶融する工程とを有することを特徴としている。
【００１５】第２の発明である突起電極の形成方法は、
第１の発明の第１の金属を溶融する工程以降を、レジス
トを除去する工程と、アンダーバンプメタルを除去する
工程と、第２の金属を形成する工程と、第２の金属を溶
融する工程とを有することを特徴としている。
第１の発明の第１の金属を溶融する工程以降を、レジス
トを除去する工程と、アンダーバンプメタルを除去する
工程と、第２の金属を形成する工程と、第２の金属を溶
融する工程とを有することを特徴としている。
【００１６】第３の発明である突起電極の形成方法は、
第１の発明の半導体基板全面にレジスト形成する工程以
降を フォトリソグラフィーにより突起電極を形成する
部分以外のレジストを除去する工程と、レジストを除去
した部分のアンダーバンプメタルを除去する工程と、突
起電極を形成する部分のみに第１の金属を形成する工程
と、第１の金属を溶融する工程と、突起電極を形成する
部分のみ第２の金属を形成する工程と、第２の金属を溶
融する工程とを有することを特徴としている。
第１の発明の半導体基板全面にレジスト形成する工程以
降を フォトリソグラフィーにより突起電極を形成する
部分以外のレジストを除去する工程と、レジストを除去
した部分のアンダーバンプメタルを除去する工程と、突
起電極を形成する部分のみに第１の金属を形成する工程
と、第１の金属を溶融する工程と、突起電極を形成する
部分のみ第２の金属を形成する工程と、第２の金属を溶
融する工程とを有することを特徴としている。
【００１７】第４の発明である突起電極の形成方法は、
突起電極を形成する部分のみにアンダーバンプメタル層
を形成する工程と、突起電極を形成する部分のみに第１
の金属を形成する工程と、第１の金属を溶融する工程
と、突起電極を形成する部分のみ第２の金属を形成する
工程と、第２の金属を溶融する工程とを有することを特
徴としている。
突起電極を形成する部分のみにアンダーバンプメタル層
を形成する工程と、突起電極を形成する部分のみに第１
の金属を形成する工程と、第１の金属を溶融する工程
と、突起電極を形成する部分のみ第２の金属を形成する
工程と、第２の金属を溶融する工程とを有することを特
徴としている。
【００１８】（作用）第１の金属を形成した後に一度溶
融させ、その後第２の金属を形成することでより大きな
突起電極が形成できる。このことによって半導体基板の
電極パッド間が狭ピッチ化しても接続信頼性が確保する
ことが可能になる。
融させ、その後第２の金属を形成することでより大きな
突起電極が形成できる。このことによって半導体基板の
電極パッド間が狭ピッチ化しても接続信頼性が確保する
ことが可能になる。
【００１９】
【発明の実施の形態】以下、図面を用いて本発明の最適
な実施の形態における突起電極の形成方法についての説
明を行う。はじめに第１の実施の形態における突起電極
の形成方法を図１から図９を用いて説明する。図１から
図９は本発明の第１の実施形態における突起電極の形成
工程を示す断面図である。
な実施の形態における突起電極の形成方法についての説
明を行う。はじめに第１の実施の形態における突起電極
の形成方法を図１から図９を用いて説明する。図１から
図９は本発明の第１の実施形態における突起電極の形成
工程を示す断面図である。
【００２０】［第１の実施の形態説明：図１〜図９］図
１に示すように、素子を形成した半導体基板１１上の全
面に絶縁膜１３を形成し、フォトエッチング法で電極パ
ッド１２を露出するように絶縁膜１３を直径７０μｍで
開口する。絶縁膜１３の材質には、シリコン酸化膜やシ
リコン窒化膜を使用し、膜厚は１μｍ程度とする。電極
パッドの材質はアルミニウムで膜厚は１μｍとする。電
極パッド１２間ピッチは１５０μｍとする。
１に示すように、素子を形成した半導体基板１１上の全
面に絶縁膜１３を形成し、フォトエッチング法で電極パ
ッド１２を露出するように絶縁膜１３を直径７０μｍで
開口する。絶縁膜１３の材質には、シリコン酸化膜やシ
リコン窒化膜を使用し、膜厚は１μｍ程度とする。電極
パッドの材質はアルミニウムで膜厚は１μｍとする。電
極パッド１２間ピッチは１５０μｍとする。
【００２１】つぎに図２に示すように、電極パッド１２
および絶縁膜１３上全面に感光性ポリイミド１８を形成
する。感光性ポリイミド１８は回転塗布法によって、膜
厚を１μｍから５μｍ程度形成する。感光性ポリイミド
１８を塗布した後、密着露光機を用いて露光し、現像す
ることで電極パッド１２が露出する。感光性ポリイミド
１８の開口直径は７０μｍとする。
および絶縁膜１３上全面に感光性ポリイミド１８を形成
する。感光性ポリイミド１８は回転塗布法によって、膜
厚を１μｍから５μｍ程度形成する。感光性ポリイミド
１８を塗布した後、密着露光機を用いて露光し、現像す
ることで電極パッド１２が露出する。感光性ポリイミド
１８の開口直径は７０μｍとする。
【００２２】つぎに図３に示すように、電極パッド１２
および感光性ポリイミド１８上全面にスパッタリング法
でＵＢＭ１４を形成する。このＵＢＭ１４はチタン−銅
の２層構造で形成し、それぞれの金属層の膜厚はチタン
が０．１μｍ、銅が２μｍとする。
および感光性ポリイミド１８上全面にスパッタリング法
でＵＢＭ１４を形成する。このＵＢＭ１４はチタン−銅
の２層構造で形成し、それぞれの金属層の膜厚はチタン
が０．１μｍ、銅が２μｍとする。
【００２３】つぎに図４に示すように、ＵＢＭ１４上全
面に回転塗布法で感光性のレジスト１５を形成する。レ
ジスト１５は回転塗布によって膜厚を４μｍ程度形成す
る。レジスト１５を塗布した後、密着露光機を用いて露
光処理を行い、現像することでＵＢＭ１４が露出する。
レジスト１５の開口直径は１００μｍとする。
面に回転塗布法で感光性のレジスト１５を形成する。レ
ジスト１５は回転塗布によって膜厚を４μｍ程度形成す
る。レジスト１５を塗布した後、密着露光機を用いて露
光処理を行い、現像することでＵＢＭ１４が露出する。
レジスト１５の開口直径は１００μｍとする。
【００２４】つぎに図５に示すように、レジスト１５よ
り露出しているＵＢＭ１４上に、第１の金属１９である
錫５％／鉛９５％の割合の高融点ハンダを電解メッキ法
で形成する。電解メッキで形成する高融点ハンダのメッ
キ膜は、レジスト１５上に１５μｍ形成する。よってメ
ッキ後の高融点ハンダはＵＢＭ１４の表面より高融点ハ
ンダの頂点まで高さが１９μｍ、直径は１３０μｍとな
り、各高融点ハンダ間の隙間は２０μｍになる。図５に
おいて記載されている図面の高さとＸ方向との寸法比率
が高さの約３倍がＸ方向の寸法になる。
り露出しているＵＢＭ１４上に、第１の金属１９である
錫５％／鉛９５％の割合の高融点ハンダを電解メッキ法
で形成する。電解メッキで形成する高融点ハンダのメッ
キ膜は、レジスト１５上に１５μｍ形成する。よってメ
ッキ後の高融点ハンダはＵＢＭ１４の表面より高融点ハ
ンダの頂点まで高さが１９μｍ、直径は１３０μｍとな
り、各高融点ハンダ間の隙間は２０μｍになる。図５に
おいて記載されている図面の高さとＸ方向との寸法比率
が高さの約３倍がＸ方向の寸法になる。
【００２５】つぎに図６に示すように、第１の金属１９
である高融点ハンダの融点（３１４℃）よりも高い温度
の窒素雰囲気中で溶融し、高融点ハンダの表面張力で球
状にする。この際、レジスト１５は２００℃以上の高温
にさらされるが、３０秒程度の短時間であるので問題は
発生しない。したがって、高融点ハンダは直径が約１０
０μｍ、高さ約４０μｍとなる。
である高融点ハンダの融点（３１４℃）よりも高い温度
の窒素雰囲気中で溶融し、高融点ハンダの表面張力で球
状にする。この際、レジスト１５は２００℃以上の高温
にさらされるが、３０秒程度の短時間であるので問題は
発生しない。したがって、高融点ハンダは直径が約１０
０μｍ、高さ約４０μｍとなる。
【００２６】つぎに図７に示すように、第１の金属１９
上に第２の金属２０である錫６３％／鉛３７％の割合の
共晶ハンダを電解メッキ法で形成する。電解メッキで形
成する共晶ハンダのメッキ膜厚は、第１の金属１９上に
１５μｍ形成する。よって、メッキ後の共晶ハンダの直
径は１３０μｍとなり、各共晶ハンダ間の隙間は２０μ
ｍになる。
上に第２の金属２０である錫６３％／鉛３７％の割合の
共晶ハンダを電解メッキ法で形成する。電解メッキで形
成する共晶ハンダのメッキ膜厚は、第１の金属１９上に
１５μｍ形成する。よって、メッキ後の共晶ハンダの直
径は１３０μｍとなり、各共晶ハンダ間の隙間は２０μ
ｍになる。
【００２７】つぎに図８に示すように、レジスト１５を
除去する。レジスト１５は酸素プラズマを用いたアッシ
ング法で行う。
除去する。レジスト１５は酸素プラズマを用いたアッシ
ング法で行う。
【００２８】つぎに図９に示すように、不要なＵＢＭ１
４を除去する。Ｃｕは硝酸５０％水溶液を用い、チタン
はアルゴン中のスパッタエッチング法で行う。
４を除去する。Ｃｕは硝酸５０％水溶液を用い、チタン
はアルゴン中のスパッタエッチング法で行う。
【００２９】最後に図１０に示すように、第２の金属２
０である共晶ハンダ融点の１８３℃よりも高い温度の窒
素雰囲気中で溶融し、共晶ハンダの表面張力で球状の突
起電極２２が形成できる。この突起電極２２は直径が約
１１０μｍ、高さ約７０μｍとなる。
０である共晶ハンダ融点の１８３℃よりも高い温度の窒
素雰囲気中で溶融し、共晶ハンダの表面張力で球状の突
起電極２２が形成できる。この突起電極２２は直径が約
１１０μｍ、高さ約７０μｍとなる。
【００３０】第１の金属１９と第２の金属２０が同一の
金属の場合でも上記の図１から図９までの工程で突起電
極２２を作製することが可能である。この形成工程で同
一ハンダ場合でもハンダ量を増やすことができる。
金属の場合でも上記の図１から図９までの工程で突起電
極２２を作製することが可能である。この形成工程で同
一ハンダ場合でもハンダ量を増やすことができる。
【００３１】［第２の実施の形態説明：図１〜図６およ
び図１１〜図１４］つぎに、図面を用いて本発明の第２
の実施の形態における突起電極の形成方法についての説
明を行う。図１から図６までは第１の実施形態と同じで
ある。
び図１１〜図１４］つぎに、図面を用いて本発明の第２
の実施の形態における突起電極の形成方法についての説
明を行う。図１から図６までは第１の実施形態と同じで
ある。
【００３２】半導体基板１１上に絶縁膜１３および感光
性ポリイミド１８を形成し、外部との電気的接続をする
ための電極パッド１２のみ開口する。この電極パッド１
２およびポリイミド１８全面にＵＢＭ１４（チタン−
銅）とレジスト１５を形成し、突起電極２２を形成する
箇所のみレジスト１５を剥離し、ＵＢＭ１４の銅を露出
する。ＵＢＭ１４の銅が露出した箇所に第１の金属１９
である高融点ハンダを電解メッキ法で形成し、その後窒
素雰囲気中で高融点ハンダを融点（３１４℃）よりも高
い温度で溶融し、球状にする。
性ポリイミド１８を形成し、外部との電気的接続をする
ための電極パッド１２のみ開口する。この電極パッド１
２およびポリイミド１８全面にＵＢＭ１４（チタン−
銅）とレジスト１５を形成し、突起電極２２を形成する
箇所のみレジスト１５を剥離し、ＵＢＭ１４の銅を露出
する。ＵＢＭ１４の銅が露出した箇所に第１の金属１９
である高融点ハンダを電解メッキ法で形成し、その後窒
素雰囲気中で高融点ハンダを融点（３１４℃）よりも高
い温度で溶融し、球状にする。
【００３３】第１の金属１８である高融点ハンダを溶融
したのち、図１１のようにレジスト１５を除去する。レ
ジスト１５は酸素プラズマを用いたアッシング法で行
う。
したのち、図１１のようにレジスト１５を除去する。レ
ジスト１５は酸素プラズマを用いたアッシング法で行
う。
【００３４】つぎに図１２に示すように、不要なＵＢＭ
１４を除去する。Ｃｕは硝酸５０％水溶液を用い、チタ
ンはアルゴン中のスパッタエッチング法で行う。
１４を除去する。Ｃｕは硝酸５０％水溶液を用い、チタ
ンはアルゴン中のスパッタエッチング法で行う。
【００３５】つぎに図１３に示すように、第１の金属１
９上に第２の金属２０である錫６３％／鉛３７％の割合
の共晶ハンダペーストをスクリーン印刷法で形成する。
スクリーン印刷法で形成する共晶ハンダペーストは、第
１の金属１９を含めて直径約１００μｍ、高さ約６０μ
ｍの円柱状に形成する。
９上に第２の金属２０である錫６３％／鉛３７％の割合
の共晶ハンダペーストをスクリーン印刷法で形成する。
スクリーン印刷法で形成する共晶ハンダペーストは、第
１の金属１９を含めて直径約１００μｍ、高さ約６０μ
ｍの円柱状に形成する。
【００３６】最後に、第２の金属２０である共晶ハンダ
融点よりも高い温度の窒素雰囲気中で溶融し、共晶ハン
ダの表面張力で球状の図１４ような突起電極２２が形成
できる。この突起電極２２は直径が約１１０μｍ、高さ
約７０μｍとなる。
融点よりも高い温度の窒素雰囲気中で溶融し、共晶ハン
ダの表面張力で球状の図１４ような突起電極２２が形成
できる。この突起電極２２は直径が約１１０μｍ、高さ
約７０μｍとなる。
【００３７】この発明の第１の実施の形態では、第１の
金属１９溶融後、第２の金属２０を電解メッキ法で形成
した後、レジスト１５およびＵＢＭ１４の剥離を行う方
法で説明したが、第２の実施の形態においては第１の金
属１９溶融後レジスト１５およびＵＢＭ１４の剥離を行
った後にスクリーン印刷法で第２の金属を形成する方法
を説明した。どちらも同様の作用効果が得られる。
金属１９溶融後、第２の金属２０を電解メッキ法で形成
した後、レジスト１５およびＵＢＭ１４の剥離を行う方
法で説明したが、第２の実施の形態においては第１の金
属１９溶融後レジスト１５およびＵＢＭ１４の剥離を行
った後にスクリーン印刷法で第２の金属を形成する方法
を説明した。どちらも同様の作用効果が得られる。
【００３８】［第３の実施の形態の説明：図１〜図３、
図１５〜図１８および図１３〜図１４］つぎに、図面を
用いて本発明の第３の実施の形態における突起電極の形
成方法についての説明を行う。図１から図３までは第１
の実施形態と同じである。
図１５〜図１８および図１３〜図１４］つぎに、図面を
用いて本発明の第３の実施の形態における突起電極の形
成方法についての説明を行う。図１から図３までは第１
の実施形態と同じである。
【００３９】半導体基板１１上に絶縁膜１３および感光
性ポリイミド１８を形成し、外部との電気的接続をする
ための電極パッド１２のみ開口する。この電極パッド１
２およびポリイミド１８全面にＵＢＭ１４とレジスト１
５を形成する。なお、ＵＢＭ１４はクロム−銅の２層構
造とする。
性ポリイミド１８を形成し、外部との電気的接続をする
ための電極パッド１２のみ開口する。この電極パッド１
２およびポリイミド１８全面にＵＢＭ１４とレジスト１
５を形成する。なお、ＵＢＭ１４はクロム−銅の２層構
造とする。
【００４０】つぎに図１５に示すように、ＵＢＭ１４上
の全面に回転塗布法で感光性のレジスト１５を形成す
る。レジスト１５は回転塗布によって膜厚を４μｍ程度
形成する。レジスト１５を塗布したのち、密着露光機を
用いて露光処理し、現像することで突起電極を形成する
ＵＢＭ１４上のレジスト１５を残す。レジスト１５の直
径は１００μｍとする。
の全面に回転塗布法で感光性のレジスト１５を形成す
る。レジスト１５は回転塗布によって膜厚を４μｍ程度
形成する。レジスト１５を塗布したのち、密着露光機を
用いて露光処理し、現像することで突起電極を形成する
ＵＢＭ１４上のレジスト１５を残す。レジスト１５の直
径は１００μｍとする。
【００４１】つぎに図１６に示すように、不要なＵＢＭ
１４とレジスト１５を除去する。最初にＵＢＭ１４のＣ
ｕは硝酸５０％水溶液を用い、クロムはリン酸を用いて
除去する。その後に、レジスト１５は酸素プラズマを用
いたアッシング法で行う。
１４とレジスト１５を除去する。最初にＵＢＭ１４のＣ
ｕは硝酸５０％水溶液を用い、クロムはリン酸を用いて
除去する。その後に、レジスト１５は酸素プラズマを用
いたアッシング法で行う。
【００４２】つぎに、図１７に示すように、ＵＢＭ１４
上に、第１の金属１９である錫５％／鉛９５％の割合の
高融点ハンダペーストをスクリーン印刷法で形成する。
スクリーン印刷法で形成する高融点ハンダペーストは、
ＵＢＭ１４上に直径約１００μｍ、高さ約２７μｍの円
柱状に形成する。
上に、第１の金属１９である錫５％／鉛９５％の割合の
高融点ハンダペーストをスクリーン印刷法で形成する。
スクリーン印刷法で形成する高融点ハンダペーストは、
ＵＢＭ１４上に直径約１００μｍ、高さ約２７μｍの円
柱状に形成する。
【００４３】つぎに、図１８に示すように、第１の金属
１９である高融点ハンダの融点よりも高い温度の窒素雰
囲気中で溶融し、高融点ハンダの表面張力で球状にす
る。よって、高融点ハンダは直径が約１００μｍ、高さ
約４０μｍとなる。
１９である高融点ハンダの融点よりも高い温度の窒素雰
囲気中で溶融し、高融点ハンダの表面張力で球状にす
る。よって、高融点ハンダは直径が約１００μｍ、高さ
約４０μｍとなる。
【００４４】この後の工程は、第２の実施形態で述べた
図１３から図１４までと同じ工程で突起電極を形成す
る。第１の金属１９上に第２の金属２０である錫６３％
／鉛３７％の割合の共晶ハンダペーストをスクリーン印
刷法で形成する。スクリーン印刷法で形成する共晶ハン
ダペーストは、第１の金属１９を含めて直径約１００μ
ｍ、高さ約６０μｍの円柱状に形成する。最後に第２の
金属２０である共晶ハンダ融点よりも高い温度の窒素雰
囲気中で溶融し、共晶ハンダの表面張力で球状の突起電
極２２が形成できる。
図１３から図１４までと同じ工程で突起電極を形成す
る。第１の金属１９上に第２の金属２０である錫６３％
／鉛３７％の割合の共晶ハンダペーストをスクリーン印
刷法で形成する。スクリーン印刷法で形成する共晶ハン
ダペーストは、第１の金属１９を含めて直径約１００μ
ｍ、高さ約６０μｍの円柱状に形成する。最後に第２の
金属２０である共晶ハンダ融点よりも高い温度の窒素雰
囲気中で溶融し、共晶ハンダの表面張力で球状の突起電
極２２が形成できる。
【００４５】第１の実施の形態では、第２の金属の融点
よりも高い温度で溶融して球状にした後、不要なレジス
ト１５およびＵＢＭ１４の剥離を行う方法で説明し、第
２の実施の形態は第１の金属１９溶融後レジスト１５お
よびＵＢＭ１４の剥離を行った方法で説明したが、第３
の実施の形態は、ＵＢＭ１４上全面にレジスト１５を形
成し、突起電極を形成するＵＢＭ１４上のレジスト１５
を残し、不要なＵＢＭ１４、レジスト１５の順番で除去
する。その後で第１の金属１９をスクリーン印刷で形成
する方法を説明した。どの方法も同様の作用効果が得ら
れる。
よりも高い温度で溶融して球状にした後、不要なレジス
ト１５およびＵＢＭ１４の剥離を行う方法で説明し、第
２の実施の形態は第１の金属１９溶融後レジスト１５お
よびＵＢＭ１４の剥離を行った方法で説明したが、第３
の実施の形態は、ＵＢＭ１４上全面にレジスト１５を形
成し、突起電極を形成するＵＢＭ１４上のレジスト１５
を残し、不要なＵＢＭ１４、レジスト１５の順番で除去
する。その後で第１の金属１９をスクリーン印刷で形成
する方法を説明した。どの方法も同様の作用効果が得ら
れる。
【００４６】［第４の実施の形態の説明：図１〜図２、
図１９〜図２１および図１３〜図１４］つぎに、図面を
用いて本発明の第４の実施の形態における突起電極の形
成方法についての説明を行う。図１から図２までは第１
の実施形態と同じである。
図１９〜図２１および図１３〜図１４］つぎに、図面を
用いて本発明の第４の実施の形態における突起電極の形
成方法についての説明を行う。図１から図２までは第１
の実施形態と同じである。
【００４７】半導体基板１１上に絶縁膜１３および感光
性ポリイミド１８を形成し、外部との電気的接続をする
ための電極パッド１２のみ開口する
性ポリイミド１８を形成し、外部との電気的接続をする
ための電極パッド１２のみ開口する
【００４８】感光性ポリイミド１５を開口した後、図１
９のように電極パッド１２上のみにＵＢＭ１４を形成す
る。ＵＢＭ１４の形成方法は電極パッド１２と同じ配置
のみ開口している金属マスクを使い、半導体基板１１の
電極パッド１２と金属マスクの開口部との位置合わせ行
い、金属マスクを通して電極パッド１２のみＵＢＭ１４
を蒸着法で形成するマスク蒸着法を用いる。ＵＢＭ１４
はクロム−銅の２層構造で形成し、それぞれの金属層の
膜厚はクロムが０．１μｍ、銅が２μｍとする。
９のように電極パッド１２上のみにＵＢＭ１４を形成す
る。ＵＢＭ１４の形成方法は電極パッド１２と同じ配置
のみ開口している金属マスクを使い、半導体基板１１の
電極パッド１２と金属マスクの開口部との位置合わせ行
い、金属マスクを通して電極パッド１２のみＵＢＭ１４
を蒸着法で形成するマスク蒸着法を用いる。ＵＢＭ１４
はクロム−銅の２層構造で形成し、それぞれの金属層の
膜厚はクロムが０．１μｍ、銅が２μｍとする。
【００４９】つぎに、図２０に示すように、ＵＢＭ１４
上には第１の金属１９である錫５％／鉛９５％の割合の
高融点ハンダをＵＢＭ１４と同じマスク蒸着法であるい
は、ハンダペーストをスクリーン印刷法で形成する。高
融点ハンダおよびペーストは、ＵＢＭ１４上に直径が約
１００μｍ、高さ約２７μｍの円柱状に形成する。
上には第１の金属１９である錫５％／鉛９５％の割合の
高融点ハンダをＵＢＭ１４と同じマスク蒸着法であるい
は、ハンダペーストをスクリーン印刷法で形成する。高
融点ハンダおよびペーストは、ＵＢＭ１４上に直径が約
１００μｍ、高さ約２７μｍの円柱状に形成する。
【００５０】つぎに、図２１に示すように、第１の金属
１９である高融点ハンダの融点よりも高い温度の窒素雰
囲気中で溶融し、高融点ハンダの表面張力で球状にす
る。よって、高融点ハンダは直径が約１００μｍ、高さ
約４０μｍとなる。
１９である高融点ハンダの融点よりも高い温度の窒素雰
囲気中で溶融し、高融点ハンダの表面張力で球状にす
る。よって、高融点ハンダは直径が約１００μｍ、高さ
約４０μｍとなる。
【００５１】この後の工程は、第２の実施形態で述べた
図１３から図１４までと同じ工程によって突起電極を形
成する。第１の金属１９上に第２の金属２０である錫６
３％／鉛３７％の割合の共晶ハンダペーストをスクリー
ン印刷法で形成する。スクリーン印刷法で形成する共晶
ハンダペーストは、第１の金属１９を含めて直径約１０
０μｍ、高さ約６０μｍの円柱状に形成する。最後に第
２の金属２０である共晶ハンダ融点よりも高い温度の窒
素雰囲気中で溶融し、共晶ハンダの表面張力で球状の突
起電極２２が形成できる。
図１３から図１４までと同じ工程によって突起電極を形
成する。第１の金属１９上に第２の金属２０である錫６
３％／鉛３７％の割合の共晶ハンダペーストをスクリー
ン印刷法で形成する。スクリーン印刷法で形成する共晶
ハンダペーストは、第１の金属１９を含めて直径約１０
０μｍ、高さ約６０μｍの円柱状に形成する。最後に第
２の金属２０である共晶ハンダ融点よりも高い温度の窒
素雰囲気中で溶融し、共晶ハンダの表面張力で球状の突
起電極２２が形成できる。
【００５２】
【発明の効果】以上説明したように、本発明の突起電極
の形成方法によれば、第１の金属を形成した後、第１の
金属の融点よりも高い温度で溶融させた後、第２の金属
を形成することで、より大きな突起電極が形成できる。
このことによって半導体基板の電極パッド間が１００μ
ｍ程度まで狭ピッチ化しても接続信頼性が確保すること
が可能になる。
の形成方法によれば、第１の金属を形成した後、第１の
金属の融点よりも高い温度で溶融させた後、第２の金属
を形成することで、より大きな突起電極が形成できる。
このことによって半導体基板の電極パッド間が１００μ
ｍ程度まで狭ピッチ化しても接続信頼性が確保すること
が可能になる。
【図１】本発明の第１の実施形態における突起電極の形
成方法を示す断面図である。
成方法を示す断面図である。
【図２】本発明の第１の実施形態における突起電極の形
成方法を示す断面図である。
成方法を示す断面図である。
【図３】本発明の第１の実施形態における突起電極の形
成方法を示す断面図である。
成方法を示す断面図である。
【図４】本発明の第１の実施形態における突起電極の形
成方法を示す断面図である。
成方法を示す断面図である。
【図５】本発明の第１の実施形態における突起電極の形
成方法を示す断面図である。
成方法を示す断面図である。
【図６】本発明の第１の実施形態における突起電極の形
成方法を示す断面図である。
成方法を示す断面図である。
【図７】本発明の第１の実施形態における突起電極の形
成方法を示す断面図である。
成方法を示す断面図である。
【図８】本発明の第１の実施形態における突起電極の形
成方法を示す断面図である。
成方法を示す断面図である。
【図９】本発明の第１の実施形態における突起電極の形
成方法を示す断面図である。
成方法を示す断面図である。
【図１０】本発明の第１の実施形態における突起電極の
形成方法を示す断面図である。
形成方法を示す断面図である。
【図１１】本発明の第２の実施形態における突起電極の
形成方法を示す断面図である。
形成方法を示す断面図である。
【図１２】本発明の第２の実施形態における突起電極の
形成方法を示す断面図である。
形成方法を示す断面図である。
【図１３】本発明の第２の実施形態における突起電極の
形成方法を示す断面図である。
形成方法を示す断面図である。
【図１４】本発明の第２の実施形態における突起電極の
形成方法を示す断面図である。
形成方法を示す断面図である。
【図１５】本発明の第３の実施形態における突起電極の
形成方法を示す断面図である。
形成方法を示す断面図である。
【図１６】本発明の第３の実施形態における突起電極の
形成方法を示す断面図である。
形成方法を示す断面図である。
【図１７】本発明の第３の実施形態における突起電極の
形成方法を示す断面図である。
形成方法を示す断面図である。
【図１８】本発明の第３の実施形態における突起電極の
形成方法を示す断面図である。
形成方法を示す断面図である。
【図１９】本発明の第４の実施形態における突起電極の
形成方法を示す断面図である。
形成方法を示す断面図である。
【図２０】本発明の第４の実施形態における突起電極の
形成方法を示す断面図である。
形成方法を示す断面図である。
【図２１】本発明の第４の実施形態における突起電極の
形成方法を示す断面図である。
形成方法を示す断面図である。
【図２２】従来技術における突起電極の形成方法を示す
断面図である。
断面図である。
【図２３】従来技術における突起電極の形成方法を示す
断面図である。
断面図である。
【図２４】従来技術における突起電極の形成方法を示す
断面図である。
断面図である。
【図２５】従来技術における突起電極の形成方法を示す
断面図である。
断面図である。
【図２６】従来技術における突起電極の形成方法を示す
断面図である。
断面図である。
【図２７】従来技術における突起電極の形成方法を示す
断面図である。
断面図である。
１１：半導体基板 １２：電極パッド １３：
絶縁膜 １４：ＵＢＭ １９：第１の金属 ２０：第２
の金属
絶縁膜 １４：ＵＢＭ １９：第１の金属 ２０：第２
の金属
Claims (6)
- 【請求項１】 電極パッドを設けた半導体基板全面にア
ンダーバンプメタル層を形成する工程と、 半導体基板全面にレジスト形成する工程と、 フォトリソグラフィーによりレジストを突起電極を形成
する部分のみレジストを開口する工程と、 第１の金属を電解メッキで形成する工程と、第１の金属
を溶融する工程と、 第２の金属を電解メッキで形成する工程と、 レジストを除去する工程と、 アンダーバンプメタルを除去する工程と、 第２の金属を溶融する工程とを有することを特徴とする
突起電極の形成方法。 - 【請求項２】 電極パッドを設けた半導体基板全面にア
ンダーバンプメタル層を形成する工程と、 半導体基板全面にレジスト形成する工程と、 フォトリソグラフィーによりレジストを突起電極を形成
する部分のみレジストを開口する工程と、 第１の金属を電解メッキで形成する工程と、 第１の金属を溶融する工程と、 レジストを除去する工程と、 アンダーバンプメタルを除去する工程と、 第２の金属を形成する工程と、 第２の金属を溶融する工程とを有することを特徴とする
突起電極の形成方法。 - 【請求項３】 電極パッドを設けた半導体基板全面にア
ンダーバンプメタル層を形成する工程と、 半導体基板全面にレジストを形成する工程と、 フォトリソグラフィーにより突起電極を形成する部分以
外のレジストを除去する工程と、 レジストを除去した部分のアンダーバンプメタルを除去
する工程と、 突起電極を形成する部分のみに第１の金属を形成する工
程と、 第１の金属を溶融する工程と、 突起電極を形成する部分のみ第２の金属を形成する工程
と、 第２の金属を溶融する工程とを有することを特徴とする
突起電極の形成方法。 - 【請求項４】 突起電極を形成する部分のみにアンダー
バンプメタル層を形成する工程と、 突起電極を形成する部分のみに第１の金属を形成する工
程と、 第１の金属を溶融する工程と、 突起電極を形成する部分のみ第２の金属を形成する工程
と、 第２の金属を溶融する工程とを有することを特徴とする
突起電極の形成方法。 - 【請求項５】 第１の金属の融点は、 第２の金属の融点と同じかあるいは第２の金属よりも高
いことを特徴とする請求項１、２、３、または４に記載
の突起電極の形成方法。 - 【請求項６】 第１の金属と第２の金属が同じ金属であ
ることを特徴とする請求項１、２、３、または４に記載
の突起電極の形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10300610A JP2000133667A (ja) | 1998-10-22 | 1998-10-22 | 突起電極の形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10300610A JP2000133667A (ja) | 1998-10-22 | 1998-10-22 | 突起電極の形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000133667A true JP2000133667A (ja) | 2000-05-12 |
Family
ID=17886936
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10300610A Pending JP2000133667A (ja) | 1998-10-22 | 1998-10-22 | 突起電極の形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000133667A (ja) |
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006156996A (ja) * | 2004-11-04 | 2006-06-15 | Ngk Spark Plug Co Ltd | 半導体部品付き配線基板 |
| US7064436B2 (en) | 2003-12-10 | 2006-06-20 | Fujitsu Limited | Semiconductor device and method of fabricating the same |
| JP2008535225A (ja) * | 2005-03-25 | 2008-08-28 | スタッツ チップパック リミテッド | 基板上に狭い配線部分を有するフリップチップ配線 |
| JP2008244134A (ja) * | 2007-03-27 | 2008-10-09 | Sanyo Electric Co Ltd | 半導体装置及びその製造方法 |
| US8810029B2 (en) | 2003-11-10 | 2014-08-19 | Stats Chippac, Ltd. | Solder joint flip chip interconnection |
| US8841779B2 (en) | 2005-03-25 | 2014-09-23 | Stats Chippac, Ltd. | Semiconductor device and method of forming high routing density BOL BONL and BONP interconnect sites on substrate |
| US9029196B2 (en) | 2003-11-10 | 2015-05-12 | Stats Chippac, Ltd. | Semiconductor device and method of self-confinement of conductive bump material during reflow without solder mask |
| US9064858B2 (en) | 2003-11-10 | 2015-06-23 | Stats Chippac, Ltd. | Semiconductor device and method of forming bump-on-lead interconnection |
| US9219045B2 (en) | 2003-11-10 | 2015-12-22 | Stats Chippac, Ltd. | Semiconductor device and method of self-confinement of conductive bump material during reflow without solder mask |
| US9773685B2 (en) | 2003-11-10 | 2017-09-26 | STATS ChipPAC Pte. Ltd. | Solder joint flip chip interconnection having relief structure |
| US9922915B2 (en) | 2003-11-10 | 2018-03-20 | STATS ChipPAC Pte. Ltd. | Bump-on-lead flip chip interconnection |
| USRE47600E1 (en) | 2003-11-10 | 2019-09-10 | STATS ChipPAC Pte. Ltd. | Semiconductor device and method of forming electrical interconnect with stress relief void |
-
1998
- 1998-10-22 JP JP10300610A patent/JP2000133667A/ja active Pending
Cited By (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8810029B2 (en) | 2003-11-10 | 2014-08-19 | Stats Chippac, Ltd. | Solder joint flip chip interconnection |
| US9865556B2 (en) | 2003-11-10 | 2018-01-09 | STATS ChipPAC Pte Ltd. | Semiconductor device and method of self-confinement of conductive bump material during reflow without solder mask |
| USRE47600E1 (en) | 2003-11-10 | 2019-09-10 | STATS ChipPAC Pte. Ltd. | Semiconductor device and method of forming electrical interconnect with stress relief void |
| US9922915B2 (en) | 2003-11-10 | 2018-03-20 | STATS ChipPAC Pte. Ltd. | Bump-on-lead flip chip interconnection |
| US9385101B2 (en) | 2003-11-10 | 2016-07-05 | STATS ChipPAC Pte. Ltd. | Semiconductor device and method of forming bump-on-lead interconnection |
| US9379084B2 (en) | 2003-11-10 | 2016-06-28 | STATS ChipPAC Pte. Ltd. | Semiconductor device and method of self-confinement of conductive bump material during reflow without solder mask |
| US9373573B2 (en) | 2003-11-10 | 2016-06-21 | STATS ChipPAC Pte. Ltd. | Solder joint flip chip interconnection |
| US9029196B2 (en) | 2003-11-10 | 2015-05-12 | Stats Chippac, Ltd. | Semiconductor device and method of self-confinement of conductive bump material during reflow without solder mask |
| US9773685B2 (en) | 2003-11-10 | 2017-09-26 | STATS ChipPAC Pte. Ltd. | Solder joint flip chip interconnection having relief structure |
| US9064858B2 (en) | 2003-11-10 | 2015-06-23 | Stats Chippac, Ltd. | Semiconductor device and method of forming bump-on-lead interconnection |
| US9899286B2 (en) | 2003-11-10 | 2018-02-20 | STATS ChipPAC Pte. Ltd. | Semiconductor device and method of self-confinement of conductive bump material during reflow without solder mask |
| US9219045B2 (en) | 2003-11-10 | 2015-12-22 | Stats Chippac, Ltd. | Semiconductor device and method of self-confinement of conductive bump material during reflow without solder mask |
| US7064436B2 (en) | 2003-12-10 | 2006-06-20 | Fujitsu Limited | Semiconductor device and method of fabricating the same |
| JP2006156996A (ja) * | 2004-11-04 | 2006-06-15 | Ngk Spark Plug Co Ltd | 半導体部品付き配線基板 |
| JP4667208B2 (ja) * | 2004-11-04 | 2011-04-06 | 日本特殊陶業株式会社 | 半導体部品付き配線基板 |
| US8318537B2 (en) | 2005-03-25 | 2012-11-27 | Stats Chippac, Ltd. | Flip chip interconnection having narrow interconnection sites on the substrate |
| US9159665B2 (en) | 2005-03-25 | 2015-10-13 | Stats Chippac, Ltd. | Flip chip interconnection having narrow interconnection sites on the substrate |
| US8841779B2 (en) | 2005-03-25 | 2014-09-23 | Stats Chippac, Ltd. | Semiconductor device and method of forming high routing density BOL BONL and BONP interconnect sites on substrate |
| JP2008535225A (ja) * | 2005-03-25 | 2008-08-28 | スタッツ チップパック リミテッド | 基板上に狭い配線部分を有するフリップチップ配線 |
| US10580749B2 (en) | 2005-03-25 | 2020-03-03 | STATS ChipPAC Pte. Ltd. | Semiconductor device and method of forming high routing density interconnect sites on substrate |
| JP2008244134A (ja) * | 2007-03-27 | 2008-10-09 | Sanyo Electric Co Ltd | 半導体装置及びその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100319813B1 (ko) | 유비엠 언더컷을 개선한 솔더 범프의 형성 방법 | |
| KR100712772B1 (ko) | Ｉｃ 칩을 지지 기판에 본딩하는 방법 | |
| TWI495024B (zh) | 半導體裝置，其製造方法，以及製造線路板之方法 | |
| US6759319B2 (en) | Residue-free solder bumping process | |
| US6936923B2 (en) | Method to form very a fine pitch solder bump using methods of electroplating | |
| US8097941B2 (en) | Semiconductor device having projecting electrode formed by electrolytic plating, and manufacturing method thereof | |
| JP2000133667A (ja) | 突起電極の形成方法 | |
| JP2009231681A (ja) | 半導体装置およびその製造方法 | |
| JP2643097B2 (ja) | 金属コンタクト形成方法 | |
| JP3568869B2 (ja) | 半導体集積回路装置及びその製造方法 | |
| US20030157438A1 (en) | Bump forming process | |
| JP2005109171A (ja) | 半導体装置およびその製造方法 | |
| JP2730492B2 (ja) | 半導体装置 | |
| JP2011029314A (ja) | 半導体装置の製造方法 | |
| JP2002217226A (ja) | はんだバンプ形成方法 | |
| US20040229474A1 (en) | [method for treating wafer surface] | |
| JP2007258629A (ja) | チップサイズパッケージの製造方法 | |
| JP3972211B2 (ja) | 半導体装置及びその製造方法 | |
| KR20020060307A (ko) | 솔더 범프의 형성 방법 | |
| JP2009231682A (ja) | 半導体装置およびその製造方法 | |
| JPS62160744A (ja) | 半導体素子の製造方法 | |
| JP4188752B2 (ja) | 半導体パッケージ及びその製造方法 | |
| JP2009135345A (ja) | 半導体装置及びその製造方法 | |
| JP2004072043A (ja) | 半導体ウェハ及び半導体チップ並びに半導体装置とその製造方法 | |
| KR100417126B1 (ko) | 고밀도 및 고종횡비를 갖는 배선용 범프 형성 방법 |