JP2008535225A - 基板上に狭い配線部分を有するフリップチップ配線 - Google Patents

基板上に狭い配線部分を有するフリップチップ配線 Download PDF

Info

Publication number
JP2008535225A
JP2008535225A JP2008503281A JP2008503281A JP2008535225A JP 2008535225 A JP2008535225 A JP 2008535225A JP 2008503281 A JP2008503281 A JP 2008503281A JP 2008503281 A JP2008503281 A JP 2008503281A JP 2008535225 A JP2008535225 A JP 2008535225A
Authority
JP
Japan
Prior art keywords
pad
die
width
wiring
ridge
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2008503281A
Other languages
English (en)
Inventor
ラジェンドラ ディー． ペンジ，
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Stats Chippac Pte Ltd
Original Assignee
Stats Chippac Pte Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Stats Chippac Pte Ltd filed Critical Stats Chippac Pte Ltd
Publication of JP2008535225A publication Critical patent/JP2008535225A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/0557—Disposition the external layer being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13012—Shape in top view
    • H01L2224/13013—Shape in top view being rectangular or square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/1605—Shape
    • H01L2224/1607—Shape of bonding interfaces, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H01L2224/81204—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding with a graded temperature profile
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/8121—Applying energy for connecting using a reflow oven
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/8121—Applying energy for connecting using a reflow oven
    • H01L2224/81211—Applying energy for connecting using a reflow oven with a graded temperature profile
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83102—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus using surface energy, e.g. capillary forces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83856—Pre-cured adhesive, i.e. B-stage adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09427—Special relation between the location or dimension of a pad or land and the location or dimension of a terminal
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09727—Varying width along a single conductor; Conductors or pads having different widths
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/0989—Coating free areas, e.g. areas other than pads or lands free of solder resist
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3452—Solder masks
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Wire Bonding (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

基板上のダイのフリップチップ配線は、配線の隆起を、キャプチャパッド上にではなく、リードまたはトレースの上の狭い配線パッドの上に嵌合することによってなされる。狭い配線パッドの幅は、取り付けられるダイ上の隆起のベース直径未満である。また、フリップチップパッケージは、活性表面において配線パッドに取り付けられた半田の隆起を有しているダイと、ダイ取り付け表面において導電性トレースの上に狭い配線パッドを有している基板とを含んでおり、上記基板における隆起は、トレース上の狭いパッドに嵌合される。

Description

（関連出願の引用）
本出願は、２００５年３月２５日に出願され、「Ｆｌｉｐ ｃｈｉｐ ｉｎｔｅｒｃｏｎｎｅｃｔｉｏｎ ｈａｖｉｎｇ ｎａｒｒｏｗ ｉｎｔｅｒｃｏｎｎｅｃｔｉｏｎ ｓｉｔｅｓ ｏｎ ｔｈｅ ｓｕｂｓｔｒａｔｅ」と題された、米国仮特許出願第６０／６６５，２０８号の優先権を主張し、上記米国仮特許出願は、本明細書に参考のために援用される。
本出願は、２００４年１１月１０日に出願され、「Ｂｕｍｐ−ｏｎ−ｌｅａｄ ｆｌｉｐ ｃｈｉｐ ｉｎｔｅｒｃｏｎｎｅｃｔｉｏｎ」と題された、米国特許出願第１０／９８５，６５４号に関連する。
（背景）
本発明は、半導体の実装に関し、特に、フリップチップ配線に関する。
フリップフロップパッケージは、パッケージの基板上に取り付けられた半導体ダイ（ダイの活性側は、基板に面している）を含んでいる。基板は、誘電体の層と、少なくとも１つの金属層とから構成され、パターニングされることにより、基板回路が提供される。基板は、数ある特徴の中でもとりわけ、配線パッドまで延びているトレース（「リード」）を含んでいる。金属層は、例えば、マスクアンドエッチプロセスによって、エッチングされる。従来では、ダイ内の回路と基板内の回路との配線は、ダイ上の配線パッドの配列に取り付けられた隆起によってなされ、上記隆起は、基板上の対応する（相補的な)配線パッド（しばしば「キャプチャパッド」と呼称される）の配列に結合される。キャプチャパッドは、典型的にはリードよりも遥かに幅広であり、例えば、リードの公称幅または設計幅の約２〜４倍の幅であり得る。
集積回路上の電子的特徴の面密度は、非常に増大しており、チップが有する回路特徴の
密度が高ければ高いほど、パッケージの基板上の回路に配線するためにチップが有している部分（「ダイパッド」）の密度も高くなり得る。
パッケージが用いられるデバイス内では、パッケージは、基礎回路網、例えば印刷回路基板（例えば「マザーボード」)に接続され、これは、パッケージと基礎回路との間の第２のレベルの配線（例えば、ピン、２次配線半田ボール)によってなされる。第２のレベルの配線は、フリップチップ配線よりも大きなピッチを有するので、従来、基板上のルーティングは、「ファンアウト」していた。基板上の金属層のパターニングに関する顕著な進展により、細かい線および間隔の構成が可能になった。しかしながら、従来の配置において、隣接し合うパッドの間の間隔は、配列内のより内側のキャプチャパッドからエスケープし得るトレースの数を制限し、ダイの下部のキャプチャパッドとパッケージの外部ピンとの間のファンアウトルーティングが、パッケージの基板内の複数の金属層上に形成されていた。複雑な配線配列のために、複数の層を有する基板は、ダイのバッドとパッケージ上の第２のレベルの配線との間のルーティングを達成することが要求される。
多層基板は高価なので、従来のフリップチップ構成では、典型的には、基板単独で、パッケージの費用の半分以上（一部の典型的な例では約６０％）を占めていた。多層基板の費用の高さは、主流製品におけるフリップチップ技術の繁栄を制限する要因であった。
従来のフリップチップ構成において、エスケープルーティングパターンは、典型的には、追加的な電気的寄生をもたらしていた。なぜならば、ルーティングは、シールドされていない配線のショートランと、信号伝達経路における配線層の間のバイアとを含んでいるからである。電気的寄生は、パッケージの性能を顕著に制限し得る。
（概要）
本発明にしたがうと、チップ配線は、従来のキャプチャパッドの上にではなく、配線の隆起を狭い配線パッドの上に直接的に接続することによって達成される。本発明にしたがう狭いパッドの幅は、配線の隆起のベース直径にしたがって選択され、上記隆起は、狭いパッドに接続される。特に、狭いパッドの幅は、配線の隆起のベース直径よりも小さなもの（例えば、約２０％〜約８０％の範囲）であり得る。本発明は、基板上のトレースのより効率的なルーティングを提供する。特に、信号ルーティングは、基板の単一の金属層の全体に形成され得る。これは、基板内の層の数を低減し、単一の層において信号トレースを形成し、さらに、基板が満たすべき何らかのバイア、ライン、および空間の設計に関する柔軟性を可能にする。この基板の単純化は、フリップチップパッケージにおけるコスト全体を大幅に低減する。狭いパッド上に隆起を備えたパッドのアーキテクチャはまた、基板の設計からバイアおよび「スタブ」のような特徴を排除することを助け、マイクロチップによって制御された電気インピーダンス環境が、信号伝達が可能になるので、性能を大幅に向上させる。
１つの一般的な局面において、本発明は、フリップチップ配線を特徴としている。上記フリップチップ配線は、半田の隆起を有しており、上記半田の隆起は、ダイ上の配線パッドに取り付けられており、基板上の対応する狭い配線パッドに嵌合される。
別の一般的な局面において、本発明は、フリップチップパッケージを特徴としている。上記フリップチップパッケージは、活性表面における配線パッドに取り付けられた半田の隆起と、ダイ取り付け表面において狭い配線パッドを有している基板とを有しており、上記基板における隆起は、狭いパッドに嵌合され得る。
一部の実施形態において、狭いパッド上に隆起を備えた配線は、処理中に再び融解する段階の間に、融解された半田を閉じ込めるために半田マスクを用いることなしに、本発明の方法にしたがって形成される。半田マスクの必要性を排除することにより、より精密な配線の幾何学的形状が可能になる。
一部の実施形態において、基板はさらに、狭い配線パッドの上に開口部を有している半田マスクが提供される。一部の実施形態において、基板はさらに、狭い配線パッドの上に半田ペーストが提供されている。
別の一般的な局面において、本発明は、フリップチップ配線を形成する方法を特徴としている。上記方法は、ダイ取り付け表面上に形成された狭い配線パッドを有している基板と、活性表面において配線パッドに取り付けられた隆起を有しているダイとを提供することと；基板およびダイを支持することと；硬化可能な接着剤の量を基板上（狭い配線パッドを少なくともカバーしている）またはダイの活性側の上（隆起を少なくともカバーしている）に分配することと；ダイを基板のダイ取り付け表面に向けて配置することであって、上記ダイは、ダイの活性側を有している、ことと；ダイおよび基板を位置合わせして、互いに向けて動かすことにより、上記隆起は、基板上の対応する狭い配線パッドに接触する、ことと；隆起を嵌合する狭いパッドの上に押圧するように、力を加えることであって、上記力は、隆起と嵌合する狭いパッドとの間から接着剤を除去するために十分である、ことと；少なくとも部分的に接着剤を硬化させることと；半田を融解し、その後再び凝固させることと；隆起とパッドとの間に、金属的な配線を形成することとによる。
別の一般的な局面において、本発明は、フリップチップ配線を形成する方法を特徴としている。上記方法は、ダイ取り付け表面に形成された狭い配線パッドと、狭いパッドの上の開口部を有する半田マスクとを有している基板を提供することであって、ダイは、活性表面において配線パッドに取り付けられた隆起を有している、ことと；基板およびダイを支持することと；ダイを基板のダイ取り付け表面に向けて配置することであって、上記第は、ダイの活性側を有している、ことと；ダイおよび基板を位置合わせして、互いに向けて動かすことにより、上記隆起は、基板上の対応する狭い配線パッドに接触する、ことと；融解してその後に凝固することによって、隆起と狭い配線パッドとの間に配線を形成することとによる。
一部の実施形態において、半田の隆起は、崩壊可能な半田部分を含んでおり、融解および凝固するステップは、隆起を融解することにより、狭いパッド上に配線を形成する。一部の実施形態において、基板は、狭いパッド上に半田ペーストが提供され、ダイおよび基板を互いに向けて動かすステップは、隆起と狭いパッド上の半田との間に、接触をもたらし、融解および凝固するステップは、狭いパッド上で半田を融解し、配線を形成する。
別の一般的な局面において、本発明は、フリップチップ配線を形成する方法を特徴としている。上記方法は、基板を提供することであって、上記基板は、ダイ取り付け表面に形成された狭い配線パッドを有しており、狭いパッドの上の開口部を有する半田マスクを有しており、狭いパッド上に半田ペーストを有しており、活性表面において配線パッドに取り付けられた隆起を有しているダイを有している、ことと；基板およびダイを支持することと；ダイを基板のダイ取り付け表面に向けて配置することであって、上記ダイは、ダイの活性側を有している、ことと；ダイおよび基板を位置合わせして、互いに向けて動かすことにより、上記隆起は、基板上の対応する狭いパッドの上の半田ペーストに接触する、ことと；半田ペーストを融解および凝固させることにより、隆起と狭いパッドとの間に金属的な配線を形成することとによる。
（詳細な説明）
本発明は、図面を参照することにより、以下でさらに詳細に記載され、上記図面は、本発明の代替的な実施形態を示している。図面は概略的であり、本発明の特徴と、その他の特徴および構造に対する本発明の構造の関係を示している。図示を明確にするために、本発明の実施形態を示す複数の図面において、他の図面に示されているエレメントに対応するエレメントは、特に番号の付け替えは一切されていないが、それらは、全ての図面において、同一であると容易に判断され得る。
従来のフリップチップ配線は、融解処理を用いて隆起（慣習的には、半田の隆起）を対応するキャプチャパッドの嵌合表面上に接合することによって構成されていたので、これは、「キャプチャパッド上に隆起を備えた（ｂｕｍｐ−ｏｎ−ｃａｐｔｕｒｅ ｐａｄ）」配線として公知である。ＢＯＣ設計においては２つの特徴が際立っている：第１に、比較的大きなキャプチャパッドが、ダイ上の隆起との嵌合のために要求される；第２に、絶縁材料（典型的には「半田マスク」として公知）が、配線プロセスの間に、半田の流れを閉じ込めるために要求される。半田マスク開口部は、キャプチャパッドにおける融解された半田の輪郭を規定するか（「半田マスク規定型」;ｓｏｌｄｅｒ ｍａｓｋ ｄｅｆｉｎｅｄ）、あるいは半田の輪郭は、マスク開口部によって規定されない（「非半田マスク規定型」;ｎｏｎ−ｓｏｌｄｅｒ ｍａｓｋ ｄｅｆｉｎｅｄ）；後者の場合、以下でさらに詳細に記載される図１の例のように、半田マスク開口部は、キャプチャパッドよりもかなり大きなものであり得る。半田マスク開口部を規定するための技術は、幅広い許容範囲を有する。したがって、半田マスク規定型の隆起の構成のためには、キャプチャパッドは、マスク開口部がパッドの嵌合表面上に配置されることを保証するために大きなものでなければならない（典型的には、マスク開口部の設計サイズよりもかなり大きくなければならない）；そして、非半田マスク規定型の隆起の構成のためには、半田マスク開口部は、キャプチャパッドよりも大きなものでなければならない。キャプチャパッドの幅（または、円形のパッドに対しては直径）は、典型的には、ボール（または隆起）の直径とほぼ同じであり得、トレースの幅の２〜４倍の幅であり得る。これは、基板の最上層のルーティング空間のかなりの損失につながる。特に、例えば、「エスケープルーティングピッチ」は、基板技術が提供し得る最も細かいトレースのピッチよりも、はるかに大きなものであり得る。これは、かなりの数のパッドが、短いスタブおよびバイア（しばしばダイのフットプリントの下にあり、対象となっているパッドから出ている）によって、基板の下層の上でルーティングされなければならないということを意味している。
図１および図２は、概略的な断面図で、従来のフリップチップパッケージの一部分１０、２０を示している：図１における部分断面図は、図２における線１−１’に沿って、パッケージの基板表面に平行な平面で切り取られている；図２における部分断面図は、図１における線２−２’に沿って、パッケージの基板表面に垂直な平面で切り取られている。特定の特徴は、あたかも透過的に示されているが、図１における多くの特徴は、覆っている特徴によって、少なくとも部分的に曖昧にされている。ここで図１および図２の両方を参照すると、パッケージの基板のダイ取り付け表面は、誘電体の層１２上に形成された金属層を含んでいる。金属層は、パターニングされてリード１３とキャプチャパッド１４とを形成する。絶縁体の層１６は、典型的には、「半田マスク」と呼称され、基板のダイ取り付け表面をカバーする；半田マスクは、通常は、感光性の材料から構成され、従来のフォトレジストパターニング技術によってパターニングされ、キャプチャパッド１４の嵌合表面を露出させる。配線の隆起１５は、ダイ１８の活性側のパッドに取り付けられ、基板上の対応するキャプチャパッド１４の嵌合表面に接合され、ダイ上の回路と基板上のリードとの間の適切な電気的配線を形成する。リフローされた半田が冷却され、電気的な接続が形成された後に、アンダーフィル材料１７が、ダイ１８と基板１２との間の空間に導入され、配線を機械的に安定させ、ダイと基板との間の特徴を保護する。
例えば図１が示しているように、基板の上部の金属層における信号エスケープトレース（リード１３）は、それらの各キャプチャパッド１４から、破線１１によって表されているダイのエッジ位置を越え、ダイのフットプリントから離れて延びている。典型的な例において、信号トレースは、約１１２ｕｍのエスケープピッチＰＥを有し得る。３０ｕｍ／３０ｕｍの設計規則は、図１に示されている構成におけるトレースに対して典型的である；すなわち、トレースは、公称では３０ｕｍの幅であるが、トレースは、３０ｕｍよりも接近して間隔付けられ得る。キャプチャパッドは、典型的には、トレースの幅の３倍なので、この例では、キャプチャパッドは、公称で９０ｕｍの幅（あるいは、それらがほぼ円形であるときには、直径）を有する。そして、この例において、半田マスクにおける開口部は、パッドよりも大きく、公称で１３５ｕｍの幅（直径）を有している。
図１および図２は、非半田マスク規定型の半田の輪郭を示している。ダイ上の隆起の易融材料が融解すると、融解した半田は、リードおよびキャプチャパッドの金属を「濡らす」傾向があり、半田は、マスクされていない任意の連続的な金属表面上で「逃げる」傾向がある。半田は、連続的なリード１３に沿って流れ、ここでは、半田の流れは、半田マスク（例えば、図１における１９）によって制限される。パッドにおける非半田マスク規定型の半田の輪郭は、図２に見ることができ、ここでは、隆起１５の材料が、キャプチャパッド１４の両側の上に、基板の誘電体の層１２の表面に至るまで、流されている（２９）。これは、非半田マスク規定型の輪郭にあたる。なぜならば、半田マスクは、表面上の、キャプチャパッドの両側を下降する、半田の流れを制限せず、そして、半田の流れは、パッドにかなり過剰な半田が存在しなければ融解された半田によって基板の誘電体の表面が濡らされ得ないという事実によって、典型的には制限されるからである。図１のような従来の配置におけるキャプチャパッドの密度の下限は、数ある要因の中でもとりわけ、信頼性のある狭いマスク構造を構成するためのマスク形成技術のキャパシティに関しての制限と、隣接し合うマスク開口部の間にマスク構造を提供することの必要性とによって、決定される。さらに、エスケープの密度の制限は、数ある要因の中でもとりわけ、より中心に配置されたキャプチャパッドからのエスケープラインが、より周縁に配置されたキャプチャパッドの間にルーティングされることの必要性によって制限される。
図３は、従来の半田マスク規定型の半田の輪郭を、図２に似た断面図で示している。ダイ３８が示されており、上記ダイは、キャプチャパッド３４の嵌合表面上の隆起３５によって固定されており、上記キャプチャパッドは、トレース（リード３３）と共に、基板３２の誘電体の層のダイ取り付け側の金属層をパターニングすることによって、形成されている。リフローされた半田が冷却され、電気的な接続が形成された後に、アンダーフィル材料３７が、ダイ３８と基板３２との間に導入され、配線を機械的に安定させ、ダイと基板との間の特徴を保護する。ここでのキャプチャパッド３４は、図１および図２の例におけるものよりも幅広く、半田マスク開口部は、キャプチャパッドよりも小さいので、３９において示されているように、半田マスク材料は、各キャプチャパッドの嵌合表面の両側およびその一部分、ならびにリード３３をカバーする。隆起３５がそれぞれのキャプチャパッド３４の嵌合表面に接触し、融解されると、半田マスク材料３９は、融解された半田の流れを制限することにより、半田の形状は、キャプチャパッド３４上のマスク開口部の形状および寸法によって規定される。従来の半田マスク規定型の、キャプチャパッド上に隆起を備えた配線の典型的な例において、キャプチャパッドは、約１４０ｕｍの直径を有し、半田マスク開口部は、約９０ｕｍの直径を有し、ルーティングトレースは、約２５ｕｍ〜３０ｕｍの幅である。隆起をダイパッド（図２、図３には示されていない）に取り付けるための嵌合表面、すなわち、隆起とダイパッドとの間の界面の直径は、半田マスク開口部によって、例えば、約９０ｕｍの直径を有するように規定される。
図４および図６の各々は、本発明の実施形態にしたがう、狭いパッド上に隆起を備えた（「ＢＯＮＰ」；ｂｕｍｐ−ｏｎ−ｎａｒｒｏｗ−ｐａｄ）フリップチップ配線を示しており、それぞれは図５および図７の線４−４’および線６−６’に沿って基板表面に平行な平面で切り取られた概略的な部分断面図である。特定の特徴は、あたかも透過的に示されている。本発明にしたがうと、配線は、隆起を基板上のそれぞれの狭い配線パッドに嵌合させることによって達成されるので、これは、「狭いパッド上に隆起を備えた」（「ＢＯＮＰ」）配線と呼称される。本発明のこれらの実施形態において、典型的に、半田マスク材料は、そのような細かい幾何学的配置では分解（ｒｅｓｏｌｏｖｅ）されないので、半田マスクは用いられない。代わりに、以下で記載されるように、アセンブリプロセスにおいて、半田マスクを用いずに融解された半田の流れを閉じ込める機能が達成される。図５は、図４のパッケージの部分断面図を示しており、上記部分断面図は、図４の線５−５’に沿って、パッケージの基板表面の平面に垂直な平面で切り取られている；そして図７は、図６のパッケージの部分断面図を示しており、上記部分断面図は、図６の線７−７’に沿って、パッケージの基板表面の平面に垂直な平面で切り取られている。
本発明にしたがう、狭いパッド上に隆起を備えた（「ＢＯＮＰ」）基板に対するエスケープルーティングパターンは、図４および図６の例によって示されている；図４では、ダイ上で、配線ボールに対するダイ取り付けパッドが、ダイの周縁の近くの列に配置されており、隆起４５は、破線４１によって示されているダイのフットプリントのエッジの近くの列において、エスケープトレース４３上の、対応する狭い配線パッドに嵌合されている；図６では、ダイ上で、ダイ取り付けパッドが、ダイの周縁の近くの平行な列の配列に配置されており、隆起６５は、破線６１によって示されているダイのフットプリントのエッジの近くの相補的な配列において、エスケープトレース６３上の、対応する狭い配線パッドに嵌合されている。
図４および図６が示しているように、本発明にしたがう、狭いパッド上に隆起を備えた配線を用いて達成可能なルーティングの密度は、基板技術によって提供される最も細かいトレースのピッチに等しいものであり得る。示されている特定の場合において、これは、従来のキャプチャパッド上に隆起を備えた配置において達成されるものよりも、約９０％高いルーティング密度である。ＢＯＮＰの周縁の列の実施形態（例えば、図４）において、隆起は細かいピッチに配置され、上記ピッチは、基板の最も細かいトレースのピッチに等しいものであり得る。この配置は、アセンブリプロセスに対する挑戦を提起する。なぜならば、隆起と結合のピッチは、非常に細かくなければならないからである。ＢＯＮＰの周縁の配列の見地からの説明（例えば、図６）において、隆起は、エリアの配列に配置されており、より大きな隆起および結合のピッチのための、より大きな空間を提供するので、アセンブリプロセスに対する技術的挑戦を軽減する。配列の実施形態においてもまた、基板上のルーティングトレースは、周縁の列の配置におけるものと同じ効率的なピッチで配置されており、図６の配置は、細かいエスケープリーティングピッチによる利点を犠牲にすることなしに、細かいピッチの隆起および結合に関する重荷を軽減する
図４および図５を参照すると、リード４３および狭い配線パッド４６は、基板の誘電体の層４２のダイ取り付け表面上の金属層をパターニングすることによって形成されている。狭いパッド４６は、配線部分においてトレース４３の拡張部として形成されている。配線パッドの幅（図５におけるＷｂ）は、配線部分におけるトレースの拡張部にわたる公称または設計の寸法である。本発明にしたがうと、基板上の狭い配線パッドの幅は、基板に接続されるダイ上の隆起の隆起ベース幅（「ベース直径」）にしたがって確立される。「隆起ベース幅」（図５におけるＷｐ）は、隆起４５とダイパッド４９との間の概して円い（ほぼ円形である）接触界面の公称または設計の直径である。（例えば、図２、図３、図５、および図７に概略的に示されているように、隆起−パッドの界面に平行な平面で切り取られた隆起の直径は、隆起のベース幅よりも大きなものであり得ることに留意されたい。）特に、本発明にしたがうと、配線パッドの幅Ｗｂは、隆起のベース幅Ｗｐよりも小さなものであり得、狭い配線パッドの幅は、隆起のベース幅の２０％の小ささであり得る。多くの実施形態において、狭いパッドの幅は、隆起のベース幅の約２０％〜約８０％の範囲であり得る。一部の実施形態において、狭い配線パッドの幅は、隆起のベース幅よりも小さく隆起のベース幅の約２５％よりも大きなものであり得る。一部の実施形態において、狭いパッドの幅は、隆起のベース幅の約６０％未満であり得る。
本発明にしたがうと、ダイ４８の電気的配線は、ダイ上の隆起４５をリード４３上の狭い配線パッド４６に接合することによって構成される。本発明にしたがうと、従来の比較的幅広いキャプチャパッドは、不必要であり、図４および図５の実施形態においては、半田マスクは一切要求されない；このプロセスは、以下で詳細に記載される。
従来のキャプチャパッドは、典型的には、隆起とほぼ同じ幅（直径）であり、典型的には、トレースまたはリードの幅の２〜４倍の幅である。リードの幅に関して一部の変動が見込まれることに留意されたい。本明細書中で用いられているように、狭い配線パッドは、トレースの公称または設計規則の幅の少なくとも約１２０％の公称または設計の幅を有しており、かつ、本発明にしたがう狭いリードに隆起を備えた配線は、トレースの拡張部（公称または設計規則の幅の約１２０％よりも大きく、隆起のベース直径よりも小さい）に接続された隆起を含んでいるということに留意されたい。約１２０％未満の幅を有する配線部分は、狭い配線パッドを構成しない。公称または設計規則の幅の約１２０％未満であるリードの一部分に隆起を接続することによってなされる配線は、「リード上に隆起を備えた（ｂｕｍｐ−ｏｎ−ｌｅａｄ）」配線と呼称される。
同様に、図６および図７を参照すると、リード６３および狭い配線パッド６６は、基板の誘電体の層６２のダイ取り付け基板上の金属層をパターニングすることによって形成されている。信号エスケープトレースは、破線６１によって示されているダイのエッジ位置を超え、ダイのフットプリントから離れて延びている。狭いパッド６６は、配線部分においてトレース６３の拡張部として形成されている。配線パッドの「幅」（図７におけるＷｂ）は、配線部分におけるトレースの拡張部にわたる公称または設計の寸法である。本発明にしたがって図４および図５に示されているような本発明の例において、基板上の狭い配線パッドの幅は、基板に接続されるダイ上の隆起の隆起ベース幅にしたがって確立される。「隆起ベース幅」（図７におけるＷｐ）は、隆起６５とダイパッド６９との間の概して円い（ほぼ円形である）接触界面の公称または設計の直径である。特に、本発明にしたがうと、配線パッドの幅Ｗｂは、隆起のベース幅Ｗｐよりも小さなものであり得、狭い配線パッドの幅は、隆起のベース幅の２０％の小ささであり得る。多くの実施形態において、狭いパッドの幅は、隆起のベース幅の約２０％〜約８０％の範囲であり得る。一部の実施形態において、狭い配線パッドの幅は、隆起のベース幅よりも小さく隆起のベース幅の約２５％よりも大きなものであり得る。一部の実施形態において、狭いパッドの幅は、隆起のベース幅の約６０％未満であり得る。
本発明にしたがうと、ダイ６８の電気的配線は、ダイ上の隆起６５をリード６３上の狭い配線パッド６６に接合することによって構成される。エスケープトレースのうちの特定のもの（例えば６６）は、ダイのエッジ位置を越え、配線部分からダイのフットプリントの内部に向けて、列をなして延びており、配線部分の周縁の１つ以上の列の隆起６５を通過している。本発明にしたがうと、キャプチャパッドは一切不必要であり、図６および図７の実施形態においては、半田マスクは一切要求されない；このプロセスは、以下でさらに詳細に記載される。
本発明にしたがうと、トレースを形成する技術が進展するに伴い、約２５ｕｍ未満の公称または設計の幅を有するトレースを容易に形成することが可能である。低減されたトレースの幅は、増大されたルーティング密度を提供し得る。しかしながら、約２５ｕｍ未満のリード上の「リード上に隆起を備えた」フリップチップ配線の機械的信頼性は、満足できるものではない。なぜならば、隆起とリードとの間の界面の寸法は小さいので、良好な電気的配線を提供するための十分な結合強度を提供しないからである。本発明は、リードを（その寸法が隆起のベース直径に関連し、隆起のベース直径未満に制限される程度に）拡張することによって狭い配線パッドを形成することにより、信頼性のある機械的接続（および良好な電気的配線）を提供する。
本発明にしたがう狭い配線パッドは、任意の様々な方法で形成され得る。一部のそのような形状は、より容易に構成可能であり、一部は、プロセスに関するその他の利点を提供し得る。例えば、狭いパッドは、例えば図１４Ａおよび図１４Ｂに示されているように、概して長方形（正方形または細長い長方形のいずれか）であり得る；あるいは、狭いパッドは、例えば図１４Ｃおよび図１４Ｄに示されているように、概して円い（円形または楕円形のいずれか）ものであり得る。その他の形状が用いられ得る；１つの特に有用な形状が、図１４Ｅの例によって示されており、上記形状は、リードまたはトレースの縦方向に沿って正方形または長方形の部分によって分離された半円形の部分を有している。また、図１５Ａおよび図１５Ｂ（例として、概して長方形のパッドを示している）に示されているように、狭いパッドは、リードまたはトレースにおける対称的または非対称的な拡張部として形成され得る。また、図１５Ｃ（例として、概して長方形のパッドを示している）に示されているように、狭いパッドは、必ずしもリードまたはトレースの端部に（あるいはその近くに）配置される必要はないが、配線が指定される任意のポイントに形成され得る。幅よりも長いパッドを形成することは、狭いパッドの濡れ得る嵌合表面（平面状の表面ならびに側部の拡張部分）を増大させ、配線の機械的強度を向上させ得る。さらに、パッドが幅よりも長い場合、半田マスク開口部（または隆起）の位置合わせミスに対する許容度は、増加し得る。特に、パッドがトレースの端部に存在する場合、細長いパッドは、半田マスク開口部（または隆起）がパッドの端部から離れて配置され得る可能性を低減させ得る。
図４、図６、図８、および図９によって示されている半田マスク開口部は、概して円い（円形または楕円形）が、本発明にしたがうと、半田マスク開口部は、任意の様々な方法で形成され得る。例えば、図１６Ａ、図１６Ｂ（例として概して長方形のパッドを示している）に示されているように、概して長方形の（正方形または細長い長方形のいずれかの）半田マスク開口部を提供することが、有利であり得る。所与の幅の正方形および長方形は、同じ幅（直径、短軸）を有する円形または楕円形よりも大きな面積を有している。したがって、正方形または長方形のマスク開口部は、大量の半田ペースト（またはその他の融解材料）を保持する能力を有しているので、このことは、隆起と嵌合する前に、融解材料（例えば半田ペースト）が、狭いパッド上の嵌合表面に適用されるという利点を提供し得る（以下でさらに詳細に記載される）。また、融解材料は、円形または楕円形のマスク開口部よりも、正方形または長方形のマスク開口部に印刷することが容易であり得る。なぜならば、印刷プロセスの位置合わせミスに対する大きな許容度が存在するからである。また、マスク開口部に対して幅の制限が与えられたとき、正方形または長方形のマスク開口部は、配線プロセスの間に、パッド上に大きな隆起を据え付けるための大きな開領域を提供する。
本発明の実施形態にしたがう様々な狭いパッドの構成は、図１７において、半田マスク１７６における円形のマスク開口部１７４に関連する例を用いて示されている。各例におけるマスク開口部は、幅（直径）Ｗｍを有しており、これは、例えば、約９０ｕｍであり得る。リード上に隆起を備えた構成は、１７３に示されている。リードまたはトレース１７２は、公称（設計）の幅ＷＬを有しており、これは、例えば、約３０ｕｍであり得る。長方形の形状を有する狭いパッドは、１７５に示されている。この例において、狭いパッドが形成されるリードまたはトレースは、公称（設計）の幅ＷＬ’を有しており、これは、例えば、約３０ｕｍであり得る。長方形の狭いパッドは、幅ＷＰ’を有しており、これは、例えば、約４５ｕｍであり得る。楕円形の形状を有している狭いパッドは、１７７に示されている。上記狭いパッドは、より広いリードまたはトレースに形成されており、公称（設計）の幅ＷＬ’’を有している。これは、例えば、約５０ｕｍであり得る。楕円形の形状によって拡張された長方形の形状を有している狭いパッドは、１７９に示されている。この例において、狭いパッドが形成され得る狭いリードまたはトレースは、公称（設計）の幅ＷＬ’’’を有しており、これは、例えば、約３０ｕｍであり得る。狭いパッド１７９の長方形の部分は、幅ＷＰ’’を有しており、これは、例えば、約４５ｕｍであり得る；また、楕円形の拡張された部分は、ＷＰＥを有しており、これは、例えば、約５０ｕｍであり得る。
本発明の実施形態にしたがう様々な半田マスク開口部は、図１８において、リード（またはトレース）あるいは狭いパッド１８２に関連する例を用いて示されている。これらの例において、配線部分におけるリードまたは狭いパッドは、幅ＷＬを有しており、これは、例えば、約４０ｕｍであり得る。第１の例において、円形の半田マスク開口部１８５は、幅（直径）Ｗｍを有しており、これは、例えば、約９０ｕｍであり得、配線部分１８３を露出している。第２の例において、長方形の半田マスク開口部１８７は、幅（リードまたは狭いパッドにわたる幅）Ｗｍ’（これは、例えば、約８０ｕｍであり得る）と、長さＬｍ’（これは、例えば、約１２０ｕｍであり得る）とを有しており、配線部分１８３’を露出している。第３の例において、楕円形の半田マスク開口部１８９は、幅（リードまたは狭いパッドにわたる幅）Ｗｍ’’（これは、例えば、約８０ｕｍであり得る）と、長さＬｍ’’（これは、例えば、約１２０ｕｍであり得る）とを有しており、配線部分１８３’’を露出している。長方形の開口部１８７および楕円形の開口部１８９は、この例における円形の開口部が大きな直径を有している場合でさえも、円形の半田マスク開口部１８５よりも、部分１８３’および部分１８３’’において、より長い長さの（よってより大きな面積の）リードまたはトレースを露出する。このことは、配線プロセスの間に、半田リフローのために大きな面積を提供するので、より耐久性のある配線をもたらし得る。長方形の開口部１８７によって露出された面積は、同じ幅および長さを有する楕円形の開口部１８９によって提供される面積よりも、わずかに大きいものであり得る；さらに、面積は、楕円形の開口部のわずかな位置合わせミスが存在するときに、低減され得るが、長方形の開口部のわずかな位置合わせミスによっては、低減されない。しかしながら、実際問題として、設計された長方形の開口部は、多かれ少なかれ円いコーナーを有し得る。なぜならば、半田マスク誘電体における開口部をパターニングするためのプロセスにおいて、分解能の制限があるからである。
本発明にしたがう一部の例示的な例において、ダイ上に据え付けられる隆起ベースの直径は、約９０ｕｍであり、狭い配線パッドは、基板上に、約２５ｕｍから（ここで、トレースの幅は、約２５ｕｍ未満である）約５０ｕｍまでの範囲の幅で、形成され得る。このことは、遥かに大きな直径（これは、典型的には、トレース幅の２〜４倍であり得る）を有する従来のキャプチャパッドを有している基板と比較して、ルーティング密度に関する顕著な向上を提供する。
図４および図６が示しているように、本発明にしたがう、狭いパッド上に隆起を備えた配線は、顕著に高い信号トレースのエスケープルーティング密度を提供し得る。また、図４および図６が示しているように、本発明のこの局面にしたがうＢＯＮＰ配線は、配線部分において半田の輪郭を規定するために、半田マスクの使用を必要としない。
図４、図５、図６、および図７に例として示されているような、実施形態のＢＯＮＰ配線は、本発明にしたがって、いくつかの方法のうちの任意の方法によって、半田マスクを必要とすることなしに、構成され得る。一般に、配線の隆起（典型的には半田の隆起）は、ダイの活性側の配線パッドに固定され得る。基板のダイ取り付け表面（「上」表面と呼称される）は、上部の金属層を有しており、上部の金属層は、パターニングされ、特定のダイの上の隆起の配置との配線に適切なように、配線部分において、トレースと狭いパッドとを提供する。本発明の好適な方法において、封入のための樹脂接着剤が、配線プロセスの融解段階の間に、半田の流れを閉じ込めるために用いられる。
図８および図９は、本発明の他の実施形態にしたがう、狭いパッド上に隆起を備えたフリップチップ配線の一部分の２つの例を、基板表面に平行な表面で切り取った概略的な断面図で示している。特定の特徴は、あたかも透過的であるように示されている。本発明のこの局面にしたがうと、半田マスクが提供され、半田マスクは、約８０ｕｍ〜９０ｕｍの範囲の公称のマスク開口部の直径を有し得る。半田マスクの材料は、そのようなピッチで分解され、特に、基板は、半田マスク（９０ｕｍの開口部を有し、プラスマイナス２５ｕｍの位置合わせの許容度を有する）を用いて、比較的廉価で構成され得る。一部の実施形態において、標準的な設計規則にしたがって構成され得る基板（積層例えば、４つの金属層の積層）が、用いられ得る。図８および図９の実施形態において、例えば、トレースは、〜９０ｕｍのピッチであり得、狭いパッドは、２７０ｕｍのエリアの配列に存在し得、破線８１によって示されているように、ダイのフットプリントのエッジにわたって、効果的なエスケープピッチ〜９０ｕｍを提供し得る。
図８および図９における実施形態において、ノンフロー（ｎｏｎ−ｆｌｏｗ）アンダーフィルは、要求されない；従来のキャプラリーアンダーフィルが用いられ得る。
図８における実施形態において、配線は、隆起を、基板８２上のダイ取り付け表面上の誘電体の層の上にパターニングされた狭いリードまたはトレース８３上の配線パッド８４に、直接的に嵌合することによって、達成される；半田マスク８６は、マスク開口部８８の境界内で半田の流れを制限し、半田によって濡れ得るリードに沿って、配線部分から半田が流れることを防止する。追加的に、半田マスクは、リードの間で融解された半田の流れを閉じ込め得る。あるいはこれは、アセンブリプロセスにおいて達成され得る。
図９、図８における実施形態において、トレース９３上の狭いパッドは、基板９２のダイ取り付け表面の誘電体の層の上にパターニングされ得る。半田ペーストは、リード９３の配線部分（狭いパッド）９４に提供され、配線のための融解媒体を提供する。半田マスク９６における開口部９８は、ペーストを規定する役目を担う。ペーストは、例えば、標準的なパターニングプロセスによって分配（ｄｉｓｐｅｎｓｅ）され、その後、リフローされ、その後、ボールに合った一様な表面を提供する必要がある場合に、鋳造され得る。半田ペーストは、図８に関連して上記で記載された基板を用いることにより、アセンブリの過程で適用され得る；あるいは、基板は、アセンブリの前に適切にパターニングされたペーストを提供され得る。配線部分に対して選択的に半田を適用するその他のアプローチは、本発明の狭いパッド上に隆起を備えた実施形態において用いられ得、上記アプローチは、化学メッキ技術および電気メッキ技術を含んでいる。狭いパッド上に隆起を備えた構成は、配線のための追加的な半田の体積を提供するので、より高い生産率を提供し得、より高いダイスタンドオフを提供し得る。
したがって、一実施形態において、本発明にしたがう、狭いパッド上に半田を備えた構成は、高い融点の半田の隆起（例えば、従来、セラミック基板との配線のために用いられていた、高鉛（高Ｐｂ）半田）を有しているダイを、有機基板上に配線するために用いられる。半田ペーストは、有機基板がリフローの間にダメージを受けないように十分低い融点を有するように、選択され得る。そのような実施形態において配線を形成するために、融点が高い配線の隆起は、狭いパッド上に半田を備えた部分に接触され、狭いパッド上に半田を備えた部分の再融解されたフューズは、隆起に接触される。狭いパッド上に半田を備えたプロセスと共に、崩壊しない（ｎｏｎ−ｃｏｌｌａｐｓｉｂｌｅ）隆起が用いられる。わずかな量の半田のみが各配線に存在しており、崩壊しない隆起がアセンブリの崩壊を防止するという事実によって、半田の移動または流れが制限されるので、予め用意された接着剤は要求されない。
その他の実施形態において、本発明にしたがう、狭いパッド上に半田を備えた構成は、共融点（ｅｕｔｅｃｔｉｃ）の半田の隆起を有しているダイの配線に用いられる。
狭いパッド上に隆起を備えた配線を構成する好適な方法の一実施形態は、図１０Ａ〜図１０Ｃにおいて概略的に示されている。
図面を参照すると、基板１１２が提供され、上記基板は、少なくとも１つの誘電体の層を有しており、ダイ取り付け表面１１３上に金属層を有している。上記金属層は、ダイ取り付け表面上に、回路（特に、トレースまたはリードの上の狭い配線パッド１１４）を提供するように、パターニングされている。基板１１２は、例えばキャリアまたはステージ１１６上で、支持部に面しているダイ取り付け表面１１３と対向する基板表面により、支持されている。封入樹脂１２２の量は、基板のダイ取り付け表面１１３にわたって分配され、少なくとも、リード上の狭い配線パッド１１４をカバーする。ダイ１０２が提供され、上記ダイは、活性側１０３の上のダイパッド（図面には図示されていない）に取り付けられる隆起１０４を有している。隆起は、融解材料を含んでおり、これは、狭いパッドの嵌合表面と接触する。ピックアンドプレイスツール１０８は、チャック（ｃｈｕｃｋ）１０６を含んでおり、上記チャックは、チャック１０６とダイの裏面１０１とを接触させることにより、ダイをピックアップし得る。図１０Ａに示されているように、ピックアンドプレイスツールを用いることにより、ダイは、活性部分を有する基板を、基板のダイ取り付け表面に向けるように、配置され得る；また、ダイおよび基板は、位置合わせされ、互いに対して動かされ（矢印Ｍ）、その結果、隆起１０４は、基板上のトレース（リード）の上の対応する狭い配線パッド１１４に接触する。その後、図１０Ｂに示されているように、リード上の狭い基板１１５における嵌合表面１３４に隆起１０５を押す力（矢印Ｆ）が加えられる。力は、接着剤１２２を、隆起と狭い配線パッド１１５の嵌合表面１３４との間から除去（ｄｉｓｐｌａｃｅ）するために、少なくとも十分なものでなければならない。隆起は、力によって変形され得、隆起の接触表面および／または狭いパッドの嵌合表面の上の酸化膜を破り得る。隆起の変形は、隆起の融解材料が狭いパッドの上面またはエッジの上に押圧される結果につながり得る。接着剤は、１３２において示されているように、例えば選択された温度まで加熱することにより、少なくとも部分的に硬化され得る。このステージにおいて、接着剤は、部分的に硬化されるだけでよく、すなわち、接着剤と導電性のトレースとの間の界面に沿って融解された半田の流れをその後に防止するために十分な範囲で硬化されるだけでよい。図１０Ｃにおいて一般的に１４０で示されているように、その後隆起１０５の融解材料が融解され、その後再び凝固されることにより、隆起１０５と狭いパッド１１５との間に金属的（ｍｅｔａｌｌｕｒｇｉｃａｌ）な配線を形成し、接着剤の硬化が完了されることにより、ダイの取り付けと、嵌合表面（ここでは、配線の界面）１４４における電気的配線の固定を完了する。図６に示されている例示的な構成に関し、図１０Ｃに示されている断面図の平面において、配線は、特定の隆起１４５と、特定のリード上の対応する狭い配線との間に形成される。その他のリード１５６は、その他の位置において、狭い配線パッド１５５上に配線され、これは、その他の断面図において観察可能であり得る。比較的高いトレース密度が示されている。接着剤の硬化は、半田を融解する前に、半田を融解するのと同時に、半田を融解させたのに続いて、完了され得る。典型的に、接着剤は、熱硬化性の接着剤であり得、プロセスにおける任意の段階での硬化の範囲は、温度を調節することによって、制御される。コンポーネントは、ピックアンドプレイスツールのチャンクの温度を上昇させることによって、あるいは例えば基板支持部の温度を上昇させることによって加熱され、硬化され得る。
プロセスは、図１１Ａ〜図１１Ｄにさらに詳細に示されている。図１１Ａにおいて、基板２１２は、導電性（金属）のトレースを有するダイ取り付け表面に提供されており、トレース上の配線部分における狭い配線パッド２１４は、接着剤２２２によってカバーされている。ダイの活性側が基板のダイ取り付け表面に面し、ダイ上の隆起２０４が狭いパッド２１４上の対応する嵌合表面と位置合わせされるように、ダイ２０２が、位置合わせされる（矢印Ａ）。ダイおよび基板は、互いに向けて動かされ、その結果、隆起は、狭いパッド上のそれぞれの嵌合表面と接触する。その後、図１１Ｂに示されているように、隆起２０５および狭いパッド２１５を互いに対して動かすように力が加えられ、図１１Ｂにおける２３２に示されているように、接着剤を除去させ、嵌合表面２３４上ならびに狭いパッドのエッジの上に、隆起を変形させる。狭いパッド上の隆起の変形は、隆起の接触平面および狭いパッドの嵌合表面の上の酸化膜を破ることにより、良好な電気的接続を確立し、狭いパッドのエッジの上の隆起の変形は、良好な一時的な機械的接続を確立することに役立つ。図１０Ａ〜図１０Ｃの例におけるように、特定のトレース２１６の狭い配線パッドは、図１１Ｂの外部に存在している。図１１Ｃにおける２３６に示されているように、接着剤を部分的に硬化させるために、熱が加えられる。その後、図１１Ｄに示されているように、隆起の融解材料を融解させるのに十分なように、隆起の温度を上昇させるために、熱が加えられる。このことは（必ずしも完全ではないにしても）、接着剤２４６の硬化を完了させ、狭い配線パッド２１５において、隆起２４５の嵌合表面２４４上に対する、金属的な配線を完了する。硬化された接着剤は、ダイの取り付けを安定化させる。
好適な方法の代替的な実施形態において、接着剤は、基板に対してではなく、ダイ表面に予め塗布され得るか、あるいは少なくともダイ表面上の隆起に塗布され得る。接着剤は、例えば、容器内に貯蔵され得、ダイの活性側は、貯蔵庫内に浸され、取り出されることにより、かなりの量の接着剤が隆起の上に運ばれ得る；その後、ピックアンドプレイスツールを用いることにより、ダイの活性部分を有する支持基板を、基板のダイ取り付け表面に向けるように、ダイが配置され得、ダイおよび基板が位置合わせされ、互いに向けて動くことにより、隆起が基板上の対応するトレース（リード）と接触する。そのような方法は、２００４年８月２４日に出願された、米国特許第６，７８０，６８２号に記載されており、上記米国特許は、本明細書に参考のために援用される。その後、上述のように、力を加えること、硬化させること、ならびに融解することが、実行される。
本発明にしたがうプロセスのための力および温度のスケジュールは、図１２における例によって概略的に示されている。この図において、時間は、水平軸上で左から右に走っており；力のプロファイル３１０は、太い実線で示されており、温度のプロファイル３２０は、破線で示されている。温度のプロファイルは、約８０℃〜約９０℃の範囲の温度で開始する。力のプロファイルは、実質的に力ゼロで開始する。以下で記載されるように、開始時間ｔ１で開始すると、力は、Ｆｉから除去／変形の力Ｆｄまで、急に（ほとんど一瞬のうちに）上昇され３１２、一定の時間にわたってその力に保持される３１４。Ｆｄは、隆起と狭い配線パッドの嵌合表面との間から離れるように接着を除去するために十分大きな力であり得る；また、好適には、隆起の融解部分（狭いパッドの接触部分）を嵌合表面上に変形し、酸化膜を破ることにより、金属から金属への良好な（金属的な）接触を形成し、一部の実施形態においては、狭いパッドのエッジの上で上記接触を形成し、隆起と狭いパッドとの間の機械的インタークロック（「クリープ」変形）を確立する。必要な力の全体の大きさは、隆起の材料および寸法に依存し、隆起の数に依存し、必要以上の実験をすることなしに、決定され得る。力が上昇されるに伴い、温度もまた、開始温度Ｔｉからゲル温度Ｔｇまで、急に上昇される３２２。ゲル温度Ｔｇは、接着剤を部分的に（「ゲル」まで）硬化するために必要な温度である。好適には、力および温度の斜面は、Ｆｄが到達してＴｇが到達する前の瞬間の後に、短い時間のずれｔｄｅｆが存在するように、設定され得る。上記の時間のずれｔｄｅｆは、少なくとも、接着剤の部分的な硬化が開始する前に、上昇された力が、接着を除去し、隆起を変形することを可能にするために、十分長いものであり得る。アセンブリは、接着の部分的な硬化をもたらすために十分な時間ｔｄｅｆの間、除去／変形の圧力Ｆｄおよびゲル温度Ｔｇに維持される３１４，３２４。接着剤は、十分に固くなり得、その後、半田を再び融解する段階の間に、良好な隆起の輪郭を維持し得る。すなわち、効果的に固くなることにより、隆起の融解材料の望ましくない除去を防いだり、あるいは狭いパッドおよびリードに沿った融解された融解材料の流れを防いだりし得る。一旦接着剤が十分な範囲まで部分的に硬化されると、圧力は、実質的に力（コンポーネントの重さ）がなくなるまで、急に下方向に傾斜され得る３１８。その後、温度は、隆起の融解部分（半田）を再び融解させるのに十分な温度Ｔｍにまで、さらに上昇される３２３。さらに、アセンブリは、時間ｔｍｅｌｔ／ｃｕｒｅの間、再び融解する温度Ｔｍに維持され得る３２５。時間ｔｍｅｌｔ／ｃｕｒｅは、狭いパッド上に再び融解された半田を形成するのに少なくとも十分であり、好適には、接着剤を実質的に（必ずしも完全ではないにしても）硬化させるのに十分である。その後、温度は、開始温度Ｔｉにまで下方向に傾斜し、最終的に周辺温度にまで下方向に傾斜する３２８。図１２において概説されたプロセスは、その過程を５〜１０秒の間、実行し得る。
図１２における実施形態における接着剤は、「ノーフローアンダーフィル（ｎｏ−ｆｌｏｗ ｕｎｄｅｒｆｉｌｌ）」と呼称され得る。フリップチップ配線のための一部のアプローチにおいて、金属的な配線が、最初に形成され、その後、アンダーフィル材料が、ダイと基板との間の空間に流される。本発明にしたがう「ノーフローアンダーフィル」は、ダイおよび基板が互いに接近する前に塗布され、ノーフローアンダーフィルは、隆起を狭いパッドに接近させることによって、ならびにダイと基板との対向し合う表面によって、除去され得る。本発明にしたがうノンフローアンダーフィル接着剤のための接着剤は、好適には、高速ゲル化接着剤であり、高速ゲル化接着剤は、１〜２秒の時間において、ゲル温度で十分にゲル化する材料である。ノンフローアンダーフィル接着剤に好適な材料は、例えば、Ｔｏｓｈｉｂａ ＣｈｅｍｉｃａｌｓおよびＬｏｋｔｉｔｅ−Ｈｅｎｋｅｌによって市販されているような、いわゆる非導電性のペーストである。
代替的な隆起構造が、本発明にしたがう、狭いパッド上に隆起を備えた配線に用いられ得る。特に、例えば、いわゆる合成半田の隆起が用いられ得る。合成半田の隆起は、異なる隆起の材料から構成された、少なくとも２つの隆起部分を有しており、少なくとも２つの隆起部分は、リフロー条件の下で崩壊可能な隆起部分と、リフロー条件の下で実質的に崩壊しない隆起部分とを含んでいる。崩壊しない部分は、ダイの上の配線部分に取り付けられる；崩壊しない部分のための典型的な従来の材料は、例えば、高い鉛（Ｐｄ）含有率を有する様々な半田を含み；例えば、金（Ａｕ）を含む。崩壊可能な部分は、崩壊しない部分に接合され、これは、本発明にしたがう狭い配線パッドを有する配線を構成する崩壊可能な部分である。合成隆起の崩壊可能な部分のための典型的な従来の材料は、例えば、共融点の半田を含んでいる。
合成隆起を用いる狭いパッド上に隆起を備えた配線の例は、図１３における概略的な断面図に示されている。ここで図１３を参照すると、ダイ３０２は、合成隆起を有するダイの活性側においてダイパッドの上に配置されており、これは、崩壊しない部分３４５と崩壊可能な部分３４７とを含んでいる。崩壊可能な部分は、例えば、共融点の半田であるか、あるいは、比較的低い融点の半田であり得る。崩壊可能な部分は、狭いパッドの嵌合表面に接触し、ここで、狭いパッドの上の隆起の融解部分の変形が所望され、隆起の崩壊可能な部分は、用いられる力の条件下で、変形し得る。崩壊しない部分は、例えば、高い鉛（Ｐｂ）含有率を有する半田であり得る。崩壊しない部分は、処理の間に基板に対する圧力の下で、ダイが動かされるときには変形せず、プロセスのリフロー段階の間に融解しない。したがって、崩壊しない部分は、ダイの活性表面と基板の取り付け表面との間に、スタンドオフ距離を提供するように、寸法が決められ得る。
例えば、図４、図５、図６、および図７に示されている実施形態において、隆起は必ずしも完全に崩壊可能な隆起ではないことに留意されたい。これらの図面に示されている構造は、代替的に、合成隆起を用いて構成され得、あるいは狭いパッド上に半田を備えた方法において、崩壊しない隆起（例えば、高Ｐｂまたは高Ａｕの隆起）を用いて構成され得る。
また、上述を踏まえると、図１３に現れているような配線は、合成型ではない崩壊しない隆起（高Ｐｂ、高Ａｕの隆起）を、融解材料（例えば、半田ペーストとして提供され得る、共融点の半田、または比較的低い融点を有する半田）を有している嵌合表面上に提供された狭い配線パッドに接触させることにより、形成され得る。あるいは、狭い配線パッドは、融解材料を有する嵌合表面に提供され得、隆起は、合成の隆起であり得、崩壊可能な（融解可能な）位置に提供され得る。狭い配線パッドは、融解材料を有する嵌合表面上に提供されているが、処理中に、キャピラリーアンダーフィルによってフォローされた半田マスクを用いることが、好適である。
その他の実施形態は、以下の請求の範囲の範囲内にある。
図１は、従来のキャプチャパッド上に隆起を備えたフリップチップ配線の一部分の断面図の概略図であり、上記断面図は、図２おける矢印１−１’によって示されているパッケージの基板表面の平面に平行である。 図２は、従来のキャプチャパッド上に隆起を備えたフリップチップ配線の一部分を示す断面図の概略図であり、上記断面図は、図１における矢印２−２’によって示されているパッケージの基板表面の平面に垂直である。 図３は、別の従来のキャプチャパッド上に隆起を備えたフリップチップ配線の一部分を示す断面図の概略図であり、上記断面図は、パッケージの基板表面の平面に垂直である。 図４は、本発明の実施形態にしたがう、狭いパッド上に隆起を備えたフリップチップ配線の実施形態の一部分の断面図の概略図であり、上記断面図は、パッケージの基板表面の平面に平行である。 図５は、本発明の実施形態にしたがう、図４における狭いパッド上に隆起を備えたフリップチップ配線の実施形態の一部分を示す断面図の概略図であり、上記断面図は、図４における矢印５−５’によって示されているパッケージの基板表面の平面に垂直である。 図６は、本発明の実施形態にしたがう、狭いパッド上に隆起を備えたフリップチップ配線の別の実施形態の一部分の断面図の概略図であり、上記断面図は、パッケージの基板表面の平面に平行である。 図７は、本発明の実施形態にしたがう、図６における狭いパッド上に隆起を備えたフリップチップ配線の実施形態の一部分を示す断面図の概略図であり、上記断面図は、図６における矢印７−７’によって示されているパッケージの基板表面の平面に垂直である。 図８は、本発明の実施形態にしたがう、狭いパッド上に隆起を備えたフリップチップ配線の別の実施形態の一部分の断面図の概略図であり、上記断面図は、パッケージの基板表面の平面に平行である。 図９は、本発明の実施形態にしたがう、狭いパッド上に隆起を備えたフリップチップ配線の別の実施形態の一部分の断面図の概略図であり、上記断面図は、パッケージの基板表面の平面に平行である。 図１０Ａ〜図１０Ｃは、本発明の実施形態にしたがう、フリップチップ配線を構成するプロセスにおける複数のステップを示す断面図の概略図である。 図１１Ａ〜図１１Ｄは、本発明の実施形態にしたがう、フリップチップ配線を構成するプロセスにおける複数のステップを示す断面図の概略図である。 図１２は、本発明の実施形態にしたがう、フリップチップ配線を構成するプロセスのための力と温度とのスケジュールを示す概略図である。 図１３は、本発明の実施形態にしたがう、狭いパッド上に隆起を備えたフリップチップ配線を示す断面の概略図である。 図１４Ａ〜図１４Ｅは、本発明の実施形態にしたがう、様々な配線パッドの形状を示す平面図の概略図である。 図１５Ａ〜図１５Ｃは、本発明の実施形態にしたがう、様々な配線パッドの構成を示す平面図の概略図である。 図１６Ａおよび図１６Ｂは、本発明の実施形態にしたがう、半田マスク開口部を示す平面図の概略図である。 図１７は、本発明の実施形態にしたがう、半田マスク開口部に関連した様々な配線パッドの詳細を示す平面図の概略図である。 図１８は、本発明の実施形態にしたがう、配線パッドに関連した様々な半田マスクの構成の詳細を示す平面図の概略図である。

Claims (41)

  1. フリップチップ配線であって、
    ダイ上の配線パッドに取り付けられた半田の隆起であって、該半田の隆起は、基板の配線部分におけるパッドに嵌合されている、半田の隆起
    を備えており、該配線部分における該パッドの幅は、該隆起と該ダイのパッドとの間の接触界面の公称の幅未満である、フリップチップ配線。
  2. 前記配線部分における前記パッドの前記幅は、前記隆起と前記ダイのパッドとの間の接触界面の前記公称の幅の少なくとも約２０％の大きさである、請求項１に記載のフリップチップ配線。
  3. 前記配線部分における前記パッドの前記幅は、前記隆起と前記ダイのパッドとの間の接触界面の前記公称の幅の少なくとも約２５％の大きさである、請求項１に記載のフリップチップ配線。
  4. 前記配線部分における前記パッドの前記幅は、前記隆起と前記ダイのパッドとの間の接触界面の前記公称の幅の約８０％未満の大きさである、請求項２に記載のフリップチップ配線。
  5. 前記配線部分における前記パッドの前記幅は、前記隆起と前記ダイのパッドとの間の接触界面の前記公称の幅の約６０％未満の大きさである、請求項２に記載のフリップチップ配線。
  6. 前記配線部分における前記パッドの前記幅は、トレースの設計規則の幅の約１２０％の大きさである、請求項１に記載のフリップチップ配線。
  7. フリップチップ配線であって、
    ダイ上の配線パッドに取り付けられた半田の隆起であって、該半田の隆起は、基板の配線部分におけるパッドに嵌合されている、半田の隆起
    を備えており、該配線部分における該パッドの幅は、該隆起と該ダイのパッドとの間の接触界面の設計の幅未満である、フリップチップ配線。
  8. 前記配線部分における前記パッドの前記幅は、前記隆起と前記ダイのパッドとの間の接触界面の前記設計の幅の少なくとも約２０％の大きさである、請求項７に記載のフリップチップ配線。
  9. 前記配線部分における前記パッドの前記幅は、前記隆起と前記ダイのパッドとの間の接触界面の前記設計の幅の少なくとも約２５％の大きさである、請求項７に記載のフリップチップ配線。
  10. 前記配線部分における前記パッドの前記幅は、前記隆起と前記ダイのパッドとの間の接触界面の前記設計の幅の約８０％未満の大きさである、請求項８に記載のフリップチップ配線。
  11. 前記配線部分における前記パッドの前記幅は、前記隆起と前記ダイのパッドとの間の接触界面の前記設計の幅の約６０％未満の大きさである、請求項８に記載のフリップチップ配線。
  12. 前記配線部分における前記パッドの前記幅は、公称のトレースの幅の約１２０％の大きさである、請求項１に記載のフリップチップ配線。
  13. フリップチップ半導体パッケージであって、
    複数の半田の隆起であって、該複数の半田の隆起のうちの各々は、ダイ上の配線パッドに取り付けられ、基板の配線部分における対応するパッドに嵌合されている、複数の半田の隆起
    を備えており、該配線部分における該パッドの幅は、該隆起と該ダイのパッドとの間の接触界面の公称の幅未満である、フリップチップ半導体パッケージ。
  14. 前記配線部分における前記パッドの前記幅は、前記隆起と前記ダイのパッドとの間の接触界面の前記公称の幅の少なくとも約２０％の大きさである、請求項１３に記載のフリップチップ半導体パッケージ。
  15. 前記配線部分における前記パッドの前記幅は、前記隆起と前記ダイのパッドとの間の接触界面の前記公称の幅の少なくとも約２５％の大きさである、請求項１３に記載のフリップチップ半導体パッケージ。
  16. 前記配線部分における前記パッドの前記幅は、前記隆起と前記ダイのパッドとの間の接触界面の前記公称の幅の約８０％未満の大きさである、請求項１４に記載のフリップチップ半導体パッケージ。
  17. 前記配線部分における前記パッドの前記幅は、前記隆起と前記ダイのパッドとの間の接触界面の前記公称の幅の約６０％未満の大きさである、請求項１４に記載のフリップチップ半導体パッケージ。
  18. 前記配線部分における前記パッドの前記幅は、公称のトレースの幅の約１２０％の大きさである、請求項１４に記載のフリップチップ半導体パッケージ。
  19. フリップチップ半導体パッケージであって、
    複数の半田の隆起であって、該複数の半田の隆起のうちの各々は、ダイ上の配線パッドに取り付けられ、基板の配線部分における対応するパッドに嵌合されている、複数の半田の隆起
    を備えており、該配線部分における該パッドの幅は、該隆起と該ダイのパッドとの間の接触界面の設計の幅未満である、フリップチップ半導体パッケージ。
  20. 前記配線部分における前記パッドの前記幅は、前記隆起と前記ダイのパッドとの間の接触界面の前記設計の幅の少なくとも約２０％の大きさである、請求項１９に記載のフリップチップ半導体パッケージ。
  21. 前記配線部分における前記パッドの前記幅は、前記隆起と前記ダイのパッドとの間の接触界面の前記設計の幅の少なくとも約２５％の大きさである、請求項１９に記載のフリップチップ半導体パッケージ。
  22. 前記配線部分における前記パッドの前記幅は、前記隆起と前記ダイのパッドとの間の接触界面の前記設計の幅の約８０％未満の大きさである、請求項２０に記載のフリップチップ半導体パッケージ。
  23. 前記配線部分における前記パッドの前記幅は、前記隆起と前記ダイのパッドとの間の接触界面の前記設計の幅の約６０％未満の大きさである、請求項２０に記載のフリップチップ半導体パッケージ。
  24. 前記配線部分における前記パッドの前記幅は、公称のトレースの幅の約１２０％の大きさである、請求項２０に記載のフリップチップ半導体パッケージ。
  25. 前記配線は、非半田マスク規定型である、請求項１に記載のフリップチップ配線。
  26. 前記配線は、半田マスク規定型である、請求項１に記載のフリップチップ配線。
  27. ダイのフリップチップ配線のための基板であって、
    該ダイは、隆起を有しており、各隆起は、ダイパッド上に取り付けられており、
    該基板は、配線部分におけるパッドを有しているパターニングされた金属層を備えており、
    該配線部分における該パッドの幅は、該隆起と該ダイパッドとの間の接触界面の公称の幅未満である、基板。
  28. 前記配線部分における前記パッドの前記幅は、前記隆起と前記ダイパッドとの間の接触界面の前記公称の幅の少なくとも約２０％の大きさである、請求項２７に記載の基板。
  29. 前記配線部分における前記パッドの前記幅は、前記隆起と前記ダイパッドとの間の接触界面の前記公称の幅の少なくとも約２５％の大きさである、請求項２７に記載の基板。
  30. 前記配線部分における前記パッドの前記幅は、前記隆起と前記ダイパッドとの間の接触界面の前記公称の幅の約８０％未満の大きさである、請求項２８に記載の基板。
  31. 前記配線部分における前記パッドの前記幅は、前記隆起と前記ダイパッドとの間の接触界面の前記公称の幅の約６０％未満の大きさである、請求項２８に記載の基板。
  32. 前記配線部分における前記パッドの前記幅は、設計のトレースの幅の約１２０％の大きさである、請求項２８に記載の基板。
  33. フリップチップ配線を形成する方法であって、
    請求項２７に記載の基板を提供することと、
    該基板および前記ダイを支持することと、
    ある量の硬化可能な接着剤を該基板上に分配することと、
    該ダイの活性側が該基板のダイ取り付け表面に向くように該ダイを配置することと、
    該ダイおよび該基板を位置合わせして、互いに向けて動かすことにより、該隆起が該基板上の前記対応する狭い配線パッドに接触することと、
    該隆起を該嵌合する狭いパッドの上に押圧するように、力を加えることであって、該力は、該隆起と該嵌合する狭いパッドとの間から接着剤を除去するために十分である、ことと、
    該接着剤を少なくとも部分的に硬化させることと、
    前記半田を融解し、その後、再び凝固させることと、
    該隆起と該パッドとの間に、金属的な配線を形成することと
    を包含する、方法。
  34. 前記ある量の硬化可能な接着剤を前記基板上に分配することは、該基板上で少なくとも前記配線パッドをカバーする、請求項３３に記載の方法。
  35. フリップチップ配線を形成する方法であって、
    請求項２７に記載の基板を提供することと、
    活性側において配線パッドに取り付けられた隆起を有している前記ダイを提供することと、
    該基板および該ダイを支持することと、
    硬化可能な接着剤の量を該ダイの該活性側の上に分配することと、
    該ダイを該基板のダイ取り付け表面に向けて配置することであって、該ダイは、該ダイの活性側を有している、ことと、
    該ダイおよび該基板を位置合わせして、互いに向けて動かすことにより、該隆起は、該基板上の前記対応するパッドに接触する、ことと、
    該隆起を該嵌合する狭いパッドの上に押圧するように、力を加えることであって、該力は、該隆起と該嵌合する狭いパッドとの間から接着剤を除去するために十分である、ことと、
    該接着剤を少なくとも部分的に硬化させることと、
    前記半田を融解し、その後、再び凝固させることと、
    該隆起と該パッドとの間に、金属的な配線を形成することと
    を包含する、方法。
  36. 硬化可能な接着剤の量を前記ダイの前記活性側に分配することは、少なくとも前記隆起をカバーする、請求項３５に記載の方法。
  37. フリップチップ配線を形成する方法であって、
    請求項２７に記載の基板を提供することであって、該基板は、前記パッドの上に開口部を有した半田マスクを有している、ことと、
    活性表面において配線パッドに取り付けられた隆起を有している前記ダイを提供することと、
    該基板および該ダイを支持することと、
    該ダイの活性側が該基板のダイ取り付け表面に向くように該ダイを配置することと、
    該ダイおよび該基板を位置合わせして、互いに向けて動かすことにより、該隆起が該基板上の前記対応するパッドに接触することと、
    融解し、その後、再び凝固させることにより、該隆起と該狭いパッドとの間に配線を形成することと
    を包含する、方法。
  38. 前記隆起は、崩壊可能な半田部分を含んでおり、前記融解および凝固することは、該隆起を融解し、前記狭いパッド上に配線を形成する、請求項３５に記載の方法。
  39. 前記基板は、前記パッド上に半田ペーストを提供されており、
    前記ダイおよび該基板を互いに向けて動かすことは、前記隆起と該パッド上の半田との間の接触をもたらし、
    前記融解および凝固するステップは、前記狭いパッド上の半田を融解し、配線を形成する、請求項３５に記載の方法。
  40. 前記隆起は、崩壊可能な半田部分を含んでおり、
    前記融解および凝固することは、該隆起を融解し、前記狭いパッド上に配線を形成する、請求項３７に記載の方法。
  41. 前記基板は、前記パッド上に半田ペーストを提供されており、
    前記ダイおよび該基板を互いに向けて動かすことは、前記隆起と該パッド上の半田との間の接触をもたらし、
    前記融解および凝固するステップは、前記狭いパッド上の半田を融解し、配線を形成する、請求項３７に記載の方法。
JP2008503281A 2005-03-25 2006-03-24 基板上に狭い配線部分を有するフリップチップ配線 Withdrawn JP2008535225A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US66520805P 2005-03-25 2005-03-25
PCT/US2006/011094 WO2006105015A2 (en) 2005-03-25 2006-03-24 Flip chip interconnection having narrow interconnection sites on the substrate

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2011282221A Division JP5565875B2 (ja) 2005-03-25 2011-12-22 基板上に狭い配線部分を有するフリップチップ配線

Publications (1)

Publication Number Publication Date
JP2008535225A true JP2008535225A (ja) 2008-08-28

Family

ID=37053986

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2008503281A Withdrawn JP2008535225A (ja) 2005-03-25 2006-03-24 基板上に狭い配線部分を有するフリップチップ配線
JP2011282221A Active JP5565875B2 (ja) 2005-03-25 2011-12-22 基板上に狭い配線部分を有するフリップチップ配線

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2011282221A Active JP5565875B2 (ja) 2005-03-25 2011-12-22 基板上に狭い配線部分を有するフリップチップ配線

Country Status (5)

Country Link
US (3) US20060216860A1 (ja)
JP (2) JP2008535225A (ja)
KR (1) KR20070107154A (ja)
TW (1) TWI404114B (ja)
WO (1) WO2006105015A2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011258921A (ja) * 2010-06-10 2011-12-22 Stats Chippac Ltd 部分パット上にバンプを有するフリップチップ相互接続構造を形成する半導体デバイスおよびその方法
WO2013157197A1 (ja) * 2012-04-19 2013-10-24 パナソニック株式会社 電子部品実装方法および電子部品実装ライン
JP2014072370A (ja) * 2012-09-28 2014-04-21 Ibiden Co Ltd プリント配線板及びプリント配線板の製造方法
JP2014072371A (ja) * 2012-09-28 2014-04-21 Ibiden Co Ltd プリント配線板及びプリント配線板の製造方法
US9125332B2 (en) 2008-03-25 2015-09-01 Stats Chippac, Ltd. Filp chip interconnection structure with bump on partial pad and method thereof

Families Citing this family (73)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10388626B2 (en) 2000-03-10 2019-08-20 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming flipchip interconnect structure
USRE47600E1 (en) 2003-11-10 2019-09-10 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming electrical interconnect with stress relief void
US8574959B2 (en) 2003-11-10 2013-11-05 Stats Chippac, Ltd. Semiconductor device and method of forming bump-on-lead interconnection
US8129841B2 (en) 2006-12-14 2012-03-06 Stats Chippac, Ltd. Solder joint flip chip interconnection
KR101249555B1 (ko) 2003-11-10 2013-04-01 스태츠 칩팩, 엘티디. 범프-온-리드 플립 칩 인터커넥션
US8026128B2 (en) 2004-11-10 2011-09-27 Stats Chippac, Ltd. Semiconductor device and method of self-confinement of conductive bump material during reflow without solder mask
US8216930B2 (en) 2006-12-14 2012-07-10 Stats Chippac, Ltd. Solder joint flip chip interconnection having relief structure
US8674500B2 (en) * 2003-12-31 2014-03-18 Stats Chippac, Ltd. Semiconductor device and method of self-confinement of conductive bump material during reflow without solder mask
US9029196B2 (en) * 2003-11-10 2015-05-12 Stats Chippac, Ltd. Semiconductor device and method of self-confinement of conductive bump material during reflow without solder mask
TWI232072B (en) * 2004-04-05 2005-05-01 Wistron Corp Method and structure for printed circuit board assembly and jig for assembling structure
US7927997B2 (en) * 2005-03-15 2011-04-19 Panasonic Corporation Flip-chip mounting method and bump formation method
US8841779B2 (en) 2005-03-25 2014-09-23 Stats Chippac, Ltd. Semiconductor device and method of forming high routing density BOL BONL and BONP interconnect sites on substrate
KR20070107154A (ko) 2005-03-25 2007-11-06 스태츠 칩팩, 엘티디. 기판상에 좁은 상호접속 사이트를 갖는 플립 칩 상호접속체
TWI307950B (en) * 2006-08-15 2009-03-21 Advanced Semiconductor Eng Substrate structure having n-smd ball pads
US20080123335A1 (en) * 2006-11-08 2008-05-29 Jong Kun Yoo Printed circuit board assembly and display having the same
US7750250B1 (en) 2006-12-22 2010-07-06 Amkor Technology, Inc. Blind via capture pad structure
US8592989B2 (en) * 2007-02-09 2013-11-26 Stats Chippac Ltd. Integrated circuit package system with bump over via
JP4618260B2 (ja) * 2007-02-21 2011-01-26 日本テキサス・インスツルメンツ株式会社 導体パターンの形成方法、半導体装置の製造方法、並びに半導体装置
US20080246147A1 (en) * 2007-04-09 2008-10-09 Chao-Yuan Su Novel substrate design for semiconductor device
US8323771B1 (en) * 2007-08-15 2012-12-04 Amkor Technology, Inc. Straight conductor blind via capture pad structure and fabrication method
US7749887B2 (en) * 2007-12-18 2010-07-06 Micron Technology, Inc. Methods of fluxless micro-piercing of solder balls, and resulting devices
US20090250814A1 (en) * 2008-04-03 2009-10-08 Stats Chippac, Ltd. Flip Chip Interconnection Structure Having Void-Free Fine Pitch and Method Thereof
EP2120262A1 (en) * 2008-05-16 2009-11-18 Phoenix Precision Technology Corporation Structure of packaging substrate and method for making the same
DK2200347T3 (da) 2008-12-22 2013-04-15 Oticon As Fremgangsmåde til drift af et høreinstrument baseret på en estimering af den aktuelle kognitive belastning af en bruger og et høreapparatsystem og tilsvarende anordning
US8659172B2 (en) 2008-12-31 2014-02-25 Stats Chippac, Ltd. Semiconductor device and method of confining conductive bump material with solder mask patch
TWI455263B (zh) * 2009-02-16 2014-10-01 Ind Tech Res Inst 晶片封裝結構及晶片封裝方法
US8536458B1 (en) * 2009-03-30 2013-09-17 Amkor Technology, Inc. Fine pitch copper pillar package and method
US8294276B1 (en) * 2010-05-27 2012-10-23 Amkor Technology, Inc. Semiconductor device and fabricating method thereof
US8492197B2 (en) 2010-08-17 2013-07-23 Stats Chippac, Ltd. Semiconductor device and method of forming vertically offset conductive pillars over first substrate aligned to vertically offset BOT interconnect sites formed over second substrate
US8435834B2 (en) * 2010-09-13 2013-05-07 Stats Chippac, Ltd. Semiconductor device and method of forming bond-on-lead interconnection for mounting semiconductor die in FO-WLCSP
US20120098120A1 (en) * 2010-10-21 2012-04-26 Taiwan Semiconductor Manufacturing Company, Ltd. Centripetal layout for low stress chip package
US8970033B2 (en) * 2011-02-25 2015-03-03 Taiwan Semiconductor Manufacturing Company, Ltd. Extending metal traces in bump-on-trace structures
US20120267779A1 (en) * 2011-04-25 2012-10-25 Mediatek Inc. Semiconductor package
US8441127B2 (en) * 2011-06-29 2013-05-14 Taiwan Semiconductor Manufacturing Company, Ltd. Bump-on-trace structures with wide and narrow portions
US8643196B2 (en) * 2011-07-27 2014-02-04 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method for bump to landing trace ratio
KR101281341B1 (ko) * 2011-08-08 2013-07-02 앰코 테크놀로지 코리아 주식회사 반도체 디바이스
CN102458046A (zh) * 2011-09-28 2012-05-16 柏承科技(昆山)股份有限公司 改善焊盘外形限制锡膏扩散的结构和方法
US9786622B2 (en) * 2011-10-20 2017-10-10 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package
US20130099371A1 (en) * 2011-10-21 2013-04-25 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package having solder jointed region with controlled ag content
US8952529B2 (en) * 2011-11-22 2015-02-10 Stats Chippac, Ltd. Semiconductor device with conductive layer over substrate with vents to channel bump material and reduce interconnect voids
US9257385B2 (en) * 2011-12-07 2016-02-09 Taiwan Semiconductor Manufacturing Company, Ltd. Landing areas of bonding structures
US9659893B2 (en) 2011-12-21 2017-05-23 Mediatek Inc. Semiconductor package
US8633588B2 (en) 2011-12-21 2014-01-21 Mediatek Inc. Semiconductor package
US8497579B1 (en) * 2012-02-16 2013-07-30 Chipbond Technology Corporation Semiconductor packaging method and structure thereof
US9064757B2 (en) * 2012-02-29 2015-06-23 Mediatek Inc. Enhanced flip chip structure using copper column interconnect
US9437534B2 (en) * 2012-02-29 2016-09-06 Mediatek Inc. Enhanced flip chip structure using copper column interconnect
US9935038B2 (en) * 2012-04-11 2018-04-03 Taiwan Semiconductor Manufacturing Company Semiconductor device packages and methods
TWI562295B (en) 2012-07-31 2016-12-11 Mediatek Inc Semiconductor package and method for fabricating base for semiconductor package
US10991669B2 (en) 2012-07-31 2021-04-27 Mediatek Inc. Semiconductor package using flip-chip technology
TWI491347B (zh) * 2012-10-24 2015-07-01 Hon Hai Prec Ind Co Ltd 散熱板及封裝殼體
JP5913063B2 (ja) * 2012-11-27 2016-04-27 日本特殊陶業株式会社 配線基板
US8877558B2 (en) * 2013-02-07 2014-11-04 Harris Corporation Method for making electronic device with liquid crystal polymer and related devices
TW201436665A (zh) * 2013-03-07 2014-09-16 Delta Electronics Inc 電路板設置緩衝墊的自動化製程及結構
US9536850B2 (en) * 2013-03-08 2017-01-03 Taiwan Semiconductor Manufacturing Company, Ltd. Package having substrate with embedded metal trace overlapped by landing pad
US9275967B2 (en) 2014-01-06 2016-03-01 Taiwan Semiconductor Manufacturing Company, Ltd. Protrusion bump pads for bond-on-trace processing
US9508637B2 (en) 2014-01-06 2016-11-29 Taiwan Semiconductor Manufacturing Company, Ltd. Protrusion bump pads for bond-on-trace processing
US9418928B2 (en) 2014-01-06 2016-08-16 Taiwan Semiconductor Manufacturing Company, Ltd. Protrusion bump pads for bond-on-trace processing
US9305890B2 (en) 2014-01-15 2016-04-05 Taiwan Semiconductor Manufacturing Company, Ltd. Package having substrate with embedded metal trace overlapped by landing pad
US9806046B2 (en) * 2014-03-13 2017-10-31 Taiwan Semiconductor Manufacturing Co., Ltd Semiconductor device structure and manufacturing method
US10720402B2 (en) * 2014-06-27 2020-07-21 Sony Corporation Semiconductor device and method of manufacturing the same
US9589924B2 (en) * 2014-08-28 2017-03-07 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and method of manufacturing the same
TWI562255B (en) * 2015-05-04 2016-12-11 Chipmos Technologies Inc Chip package structure and manufacturing method thereof
FR3041625B1 (fr) * 2015-09-29 2021-07-30 Tronics Microsystems Dispositif de fixation de deux elements tels qu'une puce, un interposeur et un support
CN107591385A (zh) * 2016-07-08 2018-01-16 欣兴电子股份有限公司 封装基板及其制造方法
US10109570B2 (en) 2016-09-21 2018-10-23 Intel Corporation Radial solder ball pattern for attaching semiconductor and micromechanical chips
CN106777718A (zh) * 2016-12-23 2017-05-31 上海斐讯数据通信技术有限公司 一种pcb光绘文件处理方法及处理系统
DE102019117917B4 (de) * 2018-09-27 2023-07-06 Taiwan Semiconductor Manufacturing Co., Ltd. Bondingstrukturen in halbleiter-packages und verfahren zu ihrer herstellung
US11393771B2 (en) * 2018-09-27 2022-07-19 Taiwan Semiconductor Manufacturing Company, Ltd. Bonding structures in semiconductor packaged device and method of forming same
KR20210138223A (ko) 2020-05-12 2021-11-19 삼성전자주식회사 반도체 패키지
US11404390B2 (en) * 2020-06-30 2022-08-02 Micron Technology, Inc. Semiconductor device assembly with sacrificial pillars and methods of manufacturing sacrificial pillars
KR20220055112A (ko) 2020-10-26 2022-05-03 삼성전자주식회사 반도체 칩들을 갖는 반도체 패키지
KR20220089365A (ko) * 2020-12-21 2022-06-28 삼성전자주식회사 패키지 기판 및 이를 포함하는 반도체 패키지
KR20230111542A (ko) * 2022-01-18 2023-07-25 엘지이노텍 주식회사 반도체 패키지

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04355933A (ja) * 1991-02-07 1992-12-09 Nitto Denko Corp フリツプチツプの実装構造
JPH10256307A (ja) * 1997-03-13 1998-09-25 Ngk Spark Plug Co Ltd 半導体素子付き配線基板、配線基板及びその製造方法
JPH10256315A (ja) * 1997-03-12 1998-09-25 Internatl Business Mach Corp <Ibm> 半導体チップ付着パッドおよび形成方法
JP2000031204A (ja) * 1998-07-07 2000-01-28 Ricoh Co Ltd 半導体パッケージの製造方法
JP2000133667A (ja) * 1998-10-22 2000-05-12 Citizen Watch Co Ltd 突起電極の形成方法
JP2001351945A (ja) * 2000-06-05 2001-12-21 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JP2004221205A (ja) * 2003-01-10 2004-08-05 Seiko Epson Corp 半導体チップの実装方法、半導体実装基板、電子デバイスおよび電子機器

Family Cites Families (202)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0719737B2 (ja) 1990-02-28 1995-03-06 信越半導体株式会社 Ｓ０１基板の製造方法
JPH0528037A (ja) 1991-07-23 1993-02-05 Nec Corp バツフア管理方式
US5186383A (en) 1991-10-02 1993-02-16 Motorola, Inc. Method for forming solder bump interconnections to a solder-plated circuit trace
US5383916A (en) 1991-11-12 1995-01-24 Puretan International, Inc. Support member for a tanning bed or comparable device
JP2678958B2 (ja) * 1992-03-02 1997-11-19 カシオ計算機株式会社 フィルム配線基板およびその製造方法
US5314651A (en) * 1992-05-29 1994-05-24 Texas Instruments Incorporated Fine-grain pyroelectric detector material and method
JP3152796B2 (ja) 1993-05-28 2001-04-03 株式会社東芝 半導体装置およびその製造方法
US5386624A (en) * 1993-07-06 1995-02-07 Motorola, Inc. Method for underencapsulating components on circuit supporting substrates
US5508561A (en) * 1993-11-15 1996-04-16 Nec Corporation Apparatus for forming a double-bump structure used for flip-chip mounting
US5519580A (en) * 1994-09-09 1996-05-21 Intel Corporation Method of controlling solder ball size of BGA IC components
JP3353508B2 (ja) * 1994-12-20 2002-12-03 ソニー株式会社 プリント配線板とこれを用いた電子装置
JPH08236654A (ja) * 1995-02-23 1996-09-13 Matsushita Electric Ind Co Ltd チップキャリアとその製造方法
US5650595A (en) * 1995-05-25 1997-07-22 International Business Machines Corporation Electronic module with multiple solder dams in soldermask window
EP0747954A3 (en) * 1995-06-07 1997-05-07 Ibm Solder ball comprising a metal cover with low melting point
JPH0997791A (ja) 1995-09-27 1997-04-08 Internatl Business Mach Corp <Ibm> バンプ構造、バンプの形成方法、実装接続体
US5710071A (en) * 1995-12-04 1998-01-20 Motorola, Inc. Process for underfilling a flip-chip semiconductor device
KR0182073B1 (ko) * 1995-12-22 1999-03-20 황인길 반도체 칩 스케일 반도체 패키지 및 그 제조방법
US5889326A (en) * 1996-02-27 1999-03-30 Nec Corporation Structure for bonding semiconductor device to substrate
JPH09260552A (ja) * 1996-03-22 1997-10-03 Nec Corp 半導体チップの実装構造
JP2751912B2 (ja) 1996-03-28 1998-05-18 日本電気株式会社 半導体装置およびその製造方法
KR100216839B1 (ko) * 1996-04-01 1999-09-01 김규현 Bga 반도체 패키지의 솔더 볼 랜드 메탈 구조
US5854514A (en) 1996-08-05 1998-12-29 International Buisness Machines Corporation Lead-free interconnection for electronic devices
US5729896A (en) 1996-10-31 1998-03-24 International Business Machines Corporation Method for attaching a flip chip on flexible circuit carrier using chip with metallic cap on solder
US5775569A (en) 1996-10-31 1998-07-07 Ibm Corporation Method for building interconnect structures by injection molded solder and structures built
US5795818A (en) * 1996-12-06 1998-08-18 Amkor Technology, Inc. Integrated circuit chip to substrate interconnection and method
KR100467897B1 (ko) 1996-12-24 2005-01-24 닛토덴코 가부시키가이샤 반도체 장치 및 이의 제조방법
JPH10270496A (ja) * 1997-03-27 1998-10-09 Hitachi Ltd 電子装置、情報処理装置、半導体装置並びに半導体チップの実装方法
JP3346263B2 (ja) * 1997-04-11 2002-11-18 イビデン株式会社 プリント配線板及びその製造方法
WO1999000842A1 (en) * 1997-06-26 1999-01-07 Hitachi Chemical Company, Ltd. Substrate for mounting semiconductor chips
JPH1126919A (ja) * 1997-06-30 1999-01-29 Fuji Photo Film Co Ltd プリント配線板
US5985456A (en) * 1997-07-21 1999-11-16 Miguel Albert Capote Carboxyl-containing polyunsaturated fluxing adhesive for attaching integrated circuits
US6335571B1 (en) * 1997-07-21 2002-01-01 Miguel Albert Capote Semiconductor flip-chip package and method for the fabrication thereof
EP1025587A4 (en) * 1997-07-21 2000-10-04 Aguila Technologies Inc SEMICONDUCTOR FLIPCHIP PACK AND PRODUCTION METHOD THEREFOR
US6335222B1 (en) 1997-09-18 2002-01-01 Tessera, Inc. Microelectronic packages with solder interconnections
US6448665B1 (en) * 1997-10-15 2002-09-10 Kabushiki Kaisha Toshiba Semiconductor package and manufacturing method thereof
US6049122A (en) 1997-10-16 2000-04-11 Fujitsu Limited Flip chip mounting substrate with resin filled between substrate and semiconductor chip
JPH11145176A (ja) 1997-11-11 1999-05-28 Fujitsu Ltd ハンダバンプの形成方法及び予備ハンダの形成方法
JP3819576B2 (ja) * 1997-12-25 2006-09-13 沖電気工業株式会社 半導体装置及びその製造方法
US6303408B1 (en) 1998-02-03 2001-10-16 Tessera, Inc. Microelectronic assemblies with composite conductive elements
JPH11233571A (ja) 1998-02-12 1999-08-27 Hitachi Ltd 半導体装置及びアンダーフィル材並びに熱硬化性フィルム材
US6324754B1 (en) * 1998-03-25 2001-12-04 Tessera, Inc. Method for fabricating microelectronic assemblies
US6329605B1 (en) * 1998-03-26 2001-12-11 Tessera, Inc. Components with conductive solder mask layers
JPH11330162A (ja) * 1998-05-19 1999-11-30 Sony Corp 半導体チップの実装方法
US6409073B1 (en) 1998-07-15 2002-06-25 Fraunhofer-Gesellschaft Zur Foerderung Der Angewandten Forschung E.V. Method for transfering solder to a device and/or testing the device
JP3420076B2 (ja) * 1998-08-31 2003-06-23 新光電気工業株式会社 フリップチップ実装基板の製造方法及びフリップチップ実装基板及びフリップチップ実装構造
DE19839760A1 (de) 1998-09-01 2000-03-02 Bosch Gmbh Robert Verfahren zur Verbindung von elektronischen Bauelementen mit einem Trägersubstrat sowie Verfahren zur Überprüfung einer derartigen Verbindung
EP1942523A1 (en) * 1998-09-30 2008-07-09 Ibiden Co., Ltd. Semiconductor chip and semiconductor chip manufacturing method
JP2000133672A (ja) * 1998-10-28 2000-05-12 Seiko Epson Corp 半導体装置及びその製造方法、回路基板並びに電子機器
US6383916B1 (en) 1998-12-21 2002-05-07 M. S. Lin Top layers of metal for high performance IC's
JP3346320B2 (ja) * 1999-02-03 2002-11-18 カシオ計算機株式会社 半導体装置及びその製造方法
JP4024958B2 (ja) 1999-03-15 2007-12-19 株式会社ルネサステクノロジ 半導体装置および半導体実装構造体
US6556268B1 (en) 1999-03-31 2003-04-29 Industrial Technology Research Institute Method for forming compact LCD packages and devices formed in which first bonding PCB to LCD panel and second bonding driver chip to PCB
JP4121665B2 (ja) * 1999-04-19 2008-07-23 株式会社ルネサステクノロジ 半導体基板の接合方法
US6225206B1 (en) 1999-05-10 2001-05-01 International Business Machines Corporation Flip chip C4 extension structure and process
JP2000349194A (ja) 1999-06-08 2000-12-15 Matsushita Electric Ind Co Ltd 半導体装置の製造方法および半導体装置
US6458622B1 (en) 1999-07-06 2002-10-01 Motorola, Inc. Stress compensation composition and semiconductor component formed using the stress compensation composition
US6122171A (en) 1999-07-30 2000-09-19 Micron Technology, Inc. Heat sink chip package and method of making
JP2001068836A (ja) * 1999-08-27 2001-03-16 Mitsubishi Electric Corp プリント配線基板及び半導体モジュール並びに半導体モジュールの製造方法
US6303400B1 (en) * 1999-09-23 2001-10-16 International Business Machines Corporation Temporary attach article and method for temporary attach of devices to a substrate
TW429492B (en) * 1999-10-21 2001-04-11 Siliconware Precision Industries Co Ltd Ball grid array package and its fabricating method
US6774474B1 (en) * 1999-11-10 2004-08-10 International Business Machines Corporation Partially captured oriented interconnections for BGA packages and a method of forming the interconnections
JP2001156203A (ja) 1999-11-24 2001-06-08 Matsushita Electric Works Ltd 半導体チップ実装用プリント配線板
JP3865989B2 (ja) 2000-01-13 2007-01-10 新光電気工業株式会社 多層配線基板、配線基板、多層配線基板の製造方法、配線基板の製造方法、及び半導体装置
JP2001230339A (ja) * 2000-02-18 2001-08-24 Nec Corp 半導体装置
US6592019B2 (en) 2000-04-27 2003-07-15 Advanpack Solutions Pte. Ltd Pillar connections for semiconductor chips and method of manufacture
US6578754B1 (en) 2000-04-27 2003-06-17 Advanpack Solutions Pte. Ltd. Pillar connections for semiconductor chips and method of manufacture
JP2001313314A (ja) * 2000-04-28 2001-11-09 Sony Corp バンプを用いた半導体装置、その製造方法、および、バンプの形成方法
US6661084B1 (en) 2000-05-16 2003-12-09 Sandia Corporation Single level microelectronic device package with an integral window
JP2001332583A (ja) * 2000-05-22 2001-11-30 Fujitsu Ltd 半導体チップの実装方法
US6573610B1 (en) * 2000-06-02 2003-06-03 Siliconware Precision Industries Co., Ltd. Substrate of semiconductor package for flip chip package
US6787918B1 (en) * 2000-06-02 2004-09-07 Siliconware Precision Industries Co., Ltd. Substrate structure of flip chip package
US6201305B1 (en) * 2000-06-09 2001-03-13 Amkor Technology, Inc. Making solder ball mounting pads on substrates
JP3506233B2 (ja) * 2000-06-28 2004-03-15 シャープ株式会社 半導体装置及びその製造方法
JP3554533B2 (ja) * 2000-10-13 2004-08-18 シャープ株式会社 チップオンフィルム用テープおよび半導体装置
WO2002036002A1 (en) 2000-11-01 2002-05-10 3M Innovative Properties Company Electrical sensing and/or signal application device
JP2002151532A (ja) 2000-11-08 2002-05-24 Sharp Corp 電子部品、半導体装置の実装方法および半導体装置の実装構造
JP2002151551A (ja) 2000-11-10 2002-05-24 Hitachi Ltd フリップチップ実装構造、その実装構造を有する半導体装置及び実装方法
US6552436B2 (en) 2000-12-08 2003-04-22 Motorola, Inc. Semiconductor device having a ball grid array and method therefor
DE10163799B4 (de) * 2000-12-28 2006-11-23 Matsushita Electric Works, Ltd., Kadoma Halbleiterchip-Aufbausubstrat und Verfahren zum Herstellen eines solchen Aufbausubstrates
US6518678B2 (en) 2000-12-29 2003-02-11 Micron Technology, Inc. Apparatus and method for reducing interposer compression during molding process
US6780682B2 (en) 2001-02-27 2004-08-24 Chippac, Inc. Process for precise encapsulation of flip chip interconnects
US7242099B2 (en) * 2001-03-05 2007-07-10 Megica Corporation Chip package with multiple chips connected by bumps
US7902679B2 (en) * 2001-03-05 2011-03-08 Megica Corporation Structure and manufacturing method of a chip scale package with low fabrication cost, fine pitch and high reliability solder bump
US6818545B2 (en) * 2001-03-05 2004-11-16 Megic Corporation Low fabrication cost, fine pitch and high reliability solder bump
JP2002270732A (ja) 2001-03-13 2002-09-20 Sharp Corp アンダーフィル材付き電子部品
DE60235335D1 (de) 2001-03-15 2010-04-01 Halo Inc Doppelbit MONOS Speicherzellgebrauch für breite Programbandbreite
US7331502B2 (en) 2001-03-19 2008-02-19 Sumitomo Bakelite Company, Ltd. Method of manufacturing electronic part and electronic part obtained by the method
US6495397B2 (en) 2001-03-28 2002-12-17 Intel Corporation Fluxless flip chip interconnection
TW498506B (en) 2001-04-20 2002-08-11 Advanced Semiconductor Eng Flip-chip joint structure and the processing thereof
US6664483B2 (en) * 2001-05-15 2003-12-16 Intel Corporation Electronic package with high density interconnect and associated methods
US6510976B2 (en) 2001-05-18 2003-01-28 Advanpack Solutions Pte. Ltd. Method for forming a flip chip semiconductor package
US7294457B2 (en) 2001-08-07 2007-11-13 Boehringer Ingelheim (Canada) Ltd. Direct binding assay for identifying inhibitors of HCV polymerase
US6550666B2 (en) 2001-08-21 2003-04-22 Advanpack Solutions Pte Ltd Method for forming a flip chip on leadframe semiconductor package
US6660560B2 (en) 2001-09-10 2003-12-09 Delphi Technologies, Inc. No-flow underfill material and underfill method for flip chip devices
US6853076B2 (en) * 2001-09-21 2005-02-08 Intel Corporation Copper-containing C4 ball-limiting metallurgy stack for enhanced reliability of packaged structures and method of making same
TW507341B (en) * 2001-11-01 2002-10-21 Siliconware Precision Industries Co Ltd Substrate capable of preventing delamination of chip and semiconductor encapsulation having such a substrate
US7202556B2 (en) 2001-12-20 2007-04-10 Micron Technology, Inc. Semiconductor package having substrate with multi-layer metal bumps
JP3891838B2 (ja) 2001-12-26 2007-03-14 株式会社ルネサステクノロジ 半導体装置およびその製造方法
AU2002234063A1 (en) 2001-12-26 2003-09-09 Motorola, Inc. Method of mounting a semiconductor die on a substrate without using a solder mask
US6870276B1 (en) * 2001-12-26 2005-03-22 Micron Technology, Inc. Apparatus for supporting microelectronic substrates
TWI245402B (en) * 2002-01-07 2005-12-11 Megic Corp Rod soldering structure and manufacturing process thereof
TWI268581B (en) * 2002-01-25 2006-12-11 Advanced Semiconductor Eng Stack type flip-chip package including a substrate board, a first chip, a second chip, multiple conductive wire, an underfill, and a packaging material
TWI239578B (en) * 2002-02-21 2005-09-11 Advanced Semiconductor Eng Manufacturing process of bump
JP2003264256A (ja) * 2002-03-08 2003-09-19 Hitachi Ltd 半導体装置
JP2003273145A (ja) * 2002-03-12 2003-09-26 Sharp Corp 半導体装置
US6767411B2 (en) 2002-03-15 2004-07-27 Delphi Technologies, Inc. Lead-free solder alloy and solder reflow process
TW550800B (en) 2002-05-27 2003-09-01 Via Tech Inc Integrated circuit package without solder mask and method for the same
US6780673B2 (en) * 2002-06-12 2004-08-24 Texas Instruments Incorporated Method of forming a semiconductor device package using a plate layer surrounding contact pads
TW558809B (en) * 2002-06-19 2003-10-21 Univ Nat Central Flip chip package and process of making the same
US6659512B1 (en) 2002-07-18 2003-12-09 Hewlett-Packard Development Company, L.P. Integrated circuit package employing flip-chip technology and method of assembly
US6696644B1 (en) 2002-08-08 2004-02-24 Texas Instruments Incorporated Polymer-embedded solder bumps for reliable plastic package attachment
US6974330B2 (en) 2002-08-08 2005-12-13 Micron Technology, Inc. Electronic devices incorporating electrical interconnections with improved reliability and methods of fabricating same
US6811892B2 (en) 2002-08-22 2004-11-02 Delphi Technologies, Inc. Lead-based solder alloys containing copper
JP2004095923A (ja) * 2002-09-02 2004-03-25 Murata Mfg Co Ltd 実装基板およびこの実装基板を用いた電子デバイス
US7294928B2 (en) * 2002-09-06 2007-11-13 Tessera, Inc. Components, methods and assemblies for stacked packages
TW561602B (en) 2002-09-09 2003-11-11 Via Tech Inc High density integrated circuit packages and method for the same
JP2004111676A (ja) * 2002-09-19 2004-04-08 Toshiba Corp 半導体装置、半導体パッケージ用部材、半導体装置の製造方法
JP2004134648A (ja) * 2002-10-11 2004-04-30 Seiko Epson Corp 回路基板、ボール・グリッド・アレイの実装構造、及び電気光学装置、並びに電子機器
JP2004165283A (ja) 2002-11-11 2004-06-10 Fujitsu Ltd 半導体装置
US7173342B2 (en) 2002-12-17 2007-02-06 Intel Corporation Method and apparatus for reducing electrical interconnection fatigue
US6821878B2 (en) 2003-02-27 2004-11-23 Freescale Semiconductor, Inc. Area-array device assembly with pre-applied underfill layers on printed wiring board
US6943058B2 (en) 2003-03-18 2005-09-13 Delphi Technologies, Inc. No-flow underfill process and material therefor
US6774497B1 (en) * 2003-03-28 2004-08-10 Freescale Semiconductor, Inc. Flip-chip assembly with thin underfill and thick solder mask
US20040232560A1 (en) 2003-05-22 2004-11-25 Chao-Yuan Su Flip chip assembly process and substrate used therewith
US20040232562A1 (en) * 2003-05-23 2004-11-25 Texas Instruments Incorporated System and method for increasing bump pad height
US6849944B2 (en) * 2003-05-30 2005-02-01 Texas Instruments Incorporated Using a supporting structure to control collapse of a die towards a die pad during a reflow process for coupling the die to the die pad
US6888255B2 (en) * 2003-05-30 2005-05-03 Texas Instruments Incorporated Built-up bump pad structure and method for same
TW572361U (en) * 2003-06-03 2004-01-11 Via Tech Inc Flip-chip package carrier
TWI227556B (en) * 2003-07-15 2005-02-01 Advanced Semiconductor Eng Chip structure
TWI241702B (en) * 2003-07-28 2005-10-11 Siliconware Precision Industries Co Ltd Ground pad structure for preventing solder extrusion and semiconductor package having the ground pad structure
KR100523330B1 (ko) * 2003-07-29 2005-10-24 삼성전자주식회사 Ｓｍｄ 및 ｎｓｍｄ 복합형 솔더볼 랜드 구조를 가지는ｂｇａ 반도체 패키지
TWI234258B (en) * 2003-08-01 2005-06-11 Advanced Semiconductor Eng Substrate with reinforced structure of contact pad
TWI241675B (en) * 2003-08-18 2005-10-11 Siliconware Precision Industries Co Ltd Chip carrier for semiconductor chip
KR100541394B1 (ko) * 2003-08-23 2006-01-10 삼성전자주식회사 비한정형 볼 그리드 어레이 패키지용 배선기판 및 그의제조 방법
TWI221336B (en) * 2003-08-29 2004-09-21 Advanced Semiconductor Eng Integrated circuit with embedded passive component in flip-chip connection and method for manufacturing the same
US7271484B2 (en) * 2003-09-25 2007-09-18 Infineon Technologies Ag Substrate for producing a soldering connection
WO2005031861A1 (en) 2003-09-26 2005-04-07 Tessera, Inc. Structure and method of making capped chips including a flowable conductive medium
US7112524B2 (en) * 2003-09-29 2006-09-26 Phoenix Precision Technology Corporation Substrate for pre-soldering material and fabrication method thereof
JP3877717B2 (ja) 2003-09-30 2007-02-07 三洋電機株式会社 半導体装置およびその製造方法
JP2005109187A (ja) 2003-09-30 2005-04-21 Tdk Corp フリップチップ実装回路基板およびその製造方法ならびに集積回路装置
TWI245389B (en) * 2003-10-02 2005-12-11 Siliconware Precision Industries Co Ltd Conductive trace structure and semiconductor package having the conductive trace structure
US7462942B2 (en) 2003-10-09 2008-12-09 Advanpack Solutions Pte Ltd Die pillar structures and a method of their formation
US8076232B2 (en) * 2008-04-03 2011-12-13 Stats Chippac, Ltd. Semiconductor device and method of forming composite bump-on-lead interconnection
KR101249555B1 (ko) 2003-11-10 2013-04-01 스태츠 칩팩, 엘티디. 범프-온-리드 플립 칩 인터커넥션
US8026128B2 (en) 2004-11-10 2011-09-27 Stats Chippac, Ltd. Semiconductor device and method of self-confinement of conductive bump material during reflow without solder mask
US7736950B2 (en) 2003-11-10 2010-06-15 Stats Chippac, Ltd. Flip chip interconnection
US8129841B2 (en) 2006-12-14 2012-03-06 Stats Chippac, Ltd. Solder joint flip chip interconnection
US7294451B2 (en) 2003-11-18 2007-11-13 Texas Instruments Incorporated Raised solder-mask-defined (SMD) solder ball pads for a laminate electronic circuit board
US7294929B2 (en) * 2003-12-30 2007-11-13 Texas Instruments Incorporated Solder ball pad structure
JP3863161B2 (ja) 2004-01-20 2006-12-27 松下電器産業株式会社 半導体装置
US7902678B2 (en) 2004-03-29 2011-03-08 Nec Corporation Semiconductor device and manufacturing method thereof
JP4024773B2 (ja) 2004-03-30 2007-12-19 シャープ株式会社 配線基板、半導体装置およびその製造方法並びに半導体モジュール装置
KR100597993B1 (ko) * 2004-04-08 2006-07-10 주식회사 네패스 반도체 패키지용 범프, 그 범프를 적용한 반도체 패키지 및 제조방법
TWI240389B (en) * 2004-05-06 2005-09-21 Advanced Semiconductor Eng High-density layout substrate for flip-chip package
US7224073B2 (en) * 2004-05-18 2007-05-29 Ultratera Corporation Substrate for solder joint
US7183493B2 (en) 2004-06-30 2007-02-27 Intel Corporation Electronic assembly having multi-material interconnects
US7057284B2 (en) * 2004-08-12 2006-06-06 Texas Instruments Incorporated Fine pitch low-cost flip chip substrate
JP2006108313A (ja) 2004-10-04 2006-04-20 Rohm Co Ltd 実装基板および半導体装置
DE102004050178B3 (de) 2004-10-14 2006-05-04 Infineon Technologies Ag Flip-Chip-Bauelement
US7488896B2 (en) 2004-11-04 2009-02-10 Ngk Spark Plug Co., Ltd. Wiring board with semiconductor component
US8067823B2 (en) 2004-11-15 2011-11-29 Stats Chippac, Ltd. Chip scale package having flip chip interconnect on die paddle
US20060131758A1 (en) * 2004-12-22 2006-06-22 Stmicroelectronics, Inc. Anchored non-solder mask defined ball pad
TWI261329B (en) * 2005-03-09 2006-09-01 Phoenix Prec Technology Corp Conductive bump structure of circuit board and method for fabricating the same
US7361990B2 (en) 2005-03-17 2008-04-22 Taiwan Semiconductor Manufacturing Company, Ltd. Reducing cracking of high-lead or lead-free bumps by matching sizes of contact pads and bump pads
KR20070107154A (ko) * 2005-03-25 2007-11-06 스태츠 칩팩, 엘티디. 기판상에 좁은 상호접속 사이트를 갖는 플립 칩 상호접속체
US20060255473A1 (en) 2005-05-16 2006-11-16 Stats Chippac Ltd. Flip chip interconnect solder mask
JP4190525B2 (ja) 2005-08-22 2008-12-03 富士通マイクロエレクトロニクス株式会社 半導体装置の製造方法
JP4971769B2 (ja) 2005-12-22 2012-07-11 新光電気工業株式会社 フリップチップ実装構造及びフリップチップ実装構造の製造方法
TWI286830B (en) 2006-01-16 2007-09-11 Siliconware Precision Industries Co Ltd Electronic carrier board
TWI294682B (en) 2006-02-03 2008-03-11 Siliconware Precision Industries Co Ltd Semiconductor package substrate
US20070200234A1 (en) 2006-02-28 2007-08-30 Texas Instruments Incorporated Flip-Chip Device Having Underfill in Controlled Gap
US7317245B1 (en) 2006-04-07 2008-01-08 Amkor Technology, Inc. Method for manufacturing a semiconductor device substrate
US7541681B2 (en) 2006-05-04 2009-06-02 Infineon Technologies Ag Interconnection structure, electronic component and method of manufacturing the same
JP2007305881A (ja) 2006-05-12 2007-11-22 Sharp Corp テープキャリアおよび半導体装置並びに半導体モジュール装置
US7902660B1 (en) 2006-05-24 2011-03-08 Amkor Technology, Inc. Substrate for semiconductor device and manufacturing method thereof
KR100764055B1 (ko) 2006-09-07 2007-10-08 삼성전자주식회사 웨이퍼 레벨 칩 스케일 패키지 및 칩 스케일 패키지의 제조방법
TWI378540B (en) 2006-10-14 2012-12-01 Advanpack Solutions Pte Ltd Chip and manufacturing method thereof
US20080093749A1 (en) 2006-10-20 2008-04-24 Texas Instruments Incorporated Partial Solder Mask Defined Pad Design
TWI331388B (en) 2007-01-25 2010-10-01 Advanced Semiconductor Eng Package substrate, method of fabricating the same and chip package
JP4618260B2 (ja) 2007-02-21 2011-01-26 日本テキサス・インスツルメンツ株式会社 導体パターンの形成方法、半導体装置の製造方法、並びに半導体装置
US7521284B2 (en) 2007-03-05 2009-04-21 Texas Instruments Incorporated System and method for increased stand-off height in stud bumping process
TWI361482B (en) 2007-05-10 2012-04-01 Siliconware Precision Industries Co Ltd Flip-chip semiconductor package structure and package substrate applicable thereto
US8178392B2 (en) 2007-05-18 2012-05-15 Stats Chippac Ltd. Electronic system with expansion feature
US20090057378A1 (en) 2007-08-27 2009-03-05 Chi-Won Hwang In-situ chip attachment using self-organizing solder
EP2206145A4 (en) 2007-09-28 2012-03-28 Tessera Inc FLIP-CHIP CONNECTION WITH DOUBLE POSTS
TWI357137B (en) 2007-10-19 2012-01-21 Advanced Semiconductor Eng Flip chip package structure and carrier thereof
TWI358113B (en) 2007-10-31 2012-02-11 Advanced Semiconductor Eng Substrate structure and semiconductor package usin
TW200921868A (en) 2007-11-07 2009-05-16 Advanced Semiconductor Eng Substrate structure
US7847399B2 (en) 2007-12-07 2010-12-07 Texas Instruments Incorporated Semiconductor device having solder-free gold bump contacts for stability in repeated temperature cycles
JP5107012B2 (ja) 2007-12-12 2012-12-26 新光電気工業株式会社 配線基板及び電子部品の実装構造の製造方法
TWI340615B (en) 2008-01-30 2011-04-11 Advanced Semiconductor Eng Surface treatment process for circuit board
US7670939B2 (en) 2008-05-12 2010-03-02 Ati Technologies Ulc Semiconductor chip bump connection apparatus and method
US7851928B2 (en) 2008-06-10 2010-12-14 Texas Instruments Incorporated Semiconductor device having substrate with differentially plated copper and selective solder
TWI425896B (zh) 2008-06-11 2014-02-01 Advanced Semiconductor Eng 具有內埋式導電線路之電路板及其製造方法
KR100979497B1 (ko) 2008-06-17 2010-09-01 삼성전기주식회사 웨이퍼 레벨 패키지 및 그 제조방법
US7932170B1 (en) 2008-06-23 2011-04-26 Amkor Technology, Inc. Flip chip bump structure and fabrication method
US7790509B2 (en) 2008-06-27 2010-09-07 Texas Instruments Incorporated Method for fine-pitch, low stress flip-chip interconnect
TWI384600B (zh) 2008-12-09 2013-02-01 Advanced Semiconductor Eng 內埋線路基板及其製造方法
US7898083B2 (en) 2008-12-17 2011-03-01 Texas Instruments Incorporated Method for low stress flip-chip assembly of fine-pitch semiconductor devices
US20110049703A1 (en) 2009-08-25 2011-03-03 Jun-Chung Hsu Flip-Chip Package Structure
US8435834B2 (en) 2010-09-13 2013-05-07 Stats Chippac, Ltd. Semiconductor device and method of forming bond-on-lead interconnection for mounting semiconductor die in FO-WLCSP
US9299674B2 (en) 2012-04-18 2016-03-29 Taiwan Semiconductor Manufacturing Company, Ltd. Bump-on-trace interconnect

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04355933A (ja) * 1991-02-07 1992-12-09 Nitto Denko Corp フリツプチツプの実装構造
JPH10256315A (ja) * 1997-03-12 1998-09-25 Internatl Business Mach Corp <Ibm> 半導体チップ付着パッドおよび形成方法
JPH10256307A (ja) * 1997-03-13 1998-09-25 Ngk Spark Plug Co Ltd 半導体素子付き配線基板、配線基板及びその製造方法
JP2000031204A (ja) * 1998-07-07 2000-01-28 Ricoh Co Ltd 半導体パッケージの製造方法
JP2000133667A (ja) * 1998-10-22 2000-05-12 Citizen Watch Co Ltd 突起電極の形成方法
JP2001351945A (ja) * 2000-06-05 2001-12-21 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JP2004221205A (ja) * 2003-01-10 2004-08-05 Seiko Epson Corp 半導体チップの実装方法、半導体実装基板、電子デバイスおよび電子機器

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9125332B2 (en) 2008-03-25 2015-09-01 Stats Chippac, Ltd. Filp chip interconnection structure with bump on partial pad and method thereof
US9345148B2 (en) 2008-03-25 2016-05-17 Stats Chippac, Ltd. Semiconductor device and method of forming flipchip interconnection structure with bump on partial pad
JP2011258921A (ja) * 2010-06-10 2011-12-22 Stats Chippac Ltd 部分パット上にバンプを有するフリップチップ相互接続構造を形成する半導体デバイスおよびその方法
WO2013157197A1 (ja) * 2012-04-19 2013-10-24 パナソニック株式会社 電子部品実装方法および電子部品実装ライン
JPWO2013157197A1 (ja) * 2012-04-19 2015-12-21 パナソニックＩｐマネジメント株式会社 電子部品実装方法および電子部品実装ライン
US10034389B2 (en) 2012-04-19 2018-07-24 Panasonic Intellectual Property Management Co., Ltd. Electric component mounting method
JP2014072370A (ja) * 2012-09-28 2014-04-21 Ibiden Co Ltd プリント配線板及びプリント配線板の製造方法
JP2014072371A (ja) * 2012-09-28 2014-04-21 Ibiden Co Ltd プリント配線板及びプリント配線板の製造方法

Also Published As

Publication number Publication date
US8318537B2 (en) 2012-11-27
TWI404114B (zh) 2013-08-01
US20120211880A9 (en) 2012-08-23
KR20070107154A (ko) 2007-11-06
US20130026628A1 (en) 2013-01-31
JP5565875B2 (ja) 2014-08-06
US20100193947A1 (en) 2010-08-05
WO2006105015A3 (en) 2007-11-22
US9159665B2 (en) 2015-10-13
US20060216860A1 (en) 2006-09-28
TW200723355A (en) 2007-06-16
JP2012064980A (ja) 2012-03-29
WO2006105015A2 (en) 2006-10-05

Similar Documents

Publication Publication Date Title
JP5565875B2 (ja) 基板上に狭い配線部分を有するフリップチップ配線
JP4928945B2 (ja) バンプ−オン−リードフリップチップ相互接続
US9545014B2 (en) Flip chip interconnect solder mask
US7901983B2 (en) Bump-on-lead flip chip interconnection

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101008

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101014

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110112

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110208

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110422

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110520

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110715

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110822

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111222

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20120119

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20120209

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20120309

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20120326