JP2001230339A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JP2001230339A
JP2001230339A JP2000040576A JP2000040576A JP2001230339A JP 2001230339 A JP2001230339 A JP 2001230339A JP 2000040576 A JP2000040576 A JP 2000040576A JP 2000040576 A JP2000040576 A JP 2000040576A JP 2001230339 A JP2001230339 A JP 2001230339A
Authority
JP
Japan
Prior art keywords
land metal
semiconductor device
solder ball
groove
solder
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000040576A
Other languages
English (en)
Inventor
Sadao Nakayama
貞夫 中山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2000040576A priority Critical patent/JP2001230339A/ja
Priority to US09/780,819 priority patent/US6472608B2/en
Priority to KR1020010008068A priority patent/KR20010082746A/ko
Publication of JP2001230339A publication Critical patent/JP2001230339A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3452—Solder masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0373—Conductors having a fine structure, e.g. providing a plurality of contact points with a structured tool
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09745—Recess in conductor, e.g. in pad or in metallic substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0562—Details of resist
    • H05K2203/0594—Insulating resist or coating with special shaped edges
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1178—Means for venting or for letting gases escape
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】 ランドメタル部とパッケージ基板との間の強
度を維持すつつ半田ボールとランドメタル部と実装強度
の強化を図った半導体装置を提供すること。 【解決手段】 回路基板１に絶縁層を介して配設された
配線層２と、この配線層２に形成されたランドメタル部
３と、このランドメタル部３の周囲および回路基板１の
全体を覆うようにして積層されたソルダレジスト４と、
このソルダレジスト４によって区画されるランドメタル
部３上に装備される半田ボール５とを備えたＢＧＡ構造
の半導体装置において、ランドメタル部３の半田ボール
当接面に、一方の端から他方の端に連通する凹溝（又は
凸条部）７を設けたこと。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体装置にかか
り、特に半導体素子の入出力端子として半田ボールを装
備してなるＢＧＡ（Ｂall Ｇrid Ａrray）構造の半導体
装置に関する。
【０００２】
【従来の技術】従来例を図５（Ａ）（Ｂ）に示す。この
図５（Ａ）（Ｂ）に示す従来例は、ＢＧＡパッケージを
採用した半導体装置のＢＧＡ構造の一部を示すものであ
る。
【０００３】この内、図５（Ａ）に示す従来例には、パ
ッケージ基板（回路基板）８０１上の所定箇所に装備さ
れたランドメタル８０２に、半田ボール８０３が装着さ
れている。又、パッケージ基板８０１には半導体素子を
含むＩＣが装備されており、前述したランドメタル８０
２は半導体素子に対する外部との信号入出力回路として
パッケージ基板８０１に装備されたものである。
【０００４】この場合、半田ボール８０３は、図５
（Ａ）に示すようにその周囲がソルダーレジスト８０５
で囲まれるような状態で前述したランドメタル８０２に
固着装備されている。この半田ボール８０３は、ランド
メタル８０２上に熱又は導電性接着剤等によって固着さ
れている。
【０００５】しかしながら、この手法では半田ボール８
０３がランドメタル８０２上に面接触にて接着されてい
ることから、機械的強度が十分ではなく、落下試験によ
り半田ボールとランドメタルの境界８０２ａでの部分剥
離が見られることもあり、十分な実装強度を実現するこ
とが困難となっていた。
【０００６】かかる不都合を改善するため、近時にあっ
ては、図５（Ｂ）に示すようにランドメタル９０２を半
田ボール９０３でくわえこむようにして当該半田ボール
９０３を装備するという手法が開発されている。ここ
で、符号９０１はパッケージ基板を示し、符号９０５は
ソルダーレジストを示す。
【０００７】又、特開平１０−１５４７６６号公報で
は、半田ボールとランドメタルとの接着強度を増すため
の手法として、ランドメタル上に機械的に窪みを設け、
この窪みに半田ボールを接着することが開示されてい
る。この手法は、半田ボールとランドメタル間の接地面
積を大きくしているので、接着強度の向上において一応
の効果を奏している。
【０００８】更に、特開平８−２７４２１１号公報で
は、ランドメタル上の中央部に窪みを設けると共に、当
該窪みに連通する機械的な凹溝を当該ランドメタル上に
設け、前述した窪みに半田ボールの当接面を変形した状
態で接着し固定するという手法が開示されている。
【０００９】
【発明が解決しようとする課題】しかしながら、上記図
５（Ｂ）に示す改善された従来例では、半田ボール９０
３とランドメタル９０２との間の機械的強度は向上する
ものの、ランドメタル９０２とパッケージ基板９０１と
の間の接地面積が小さくなり、同時にランドメタル９０
２をソルダーレジスト９０５が押さえ込むような構造を
採り得ないため、落下試験においては強度の改善がみら
れないという結果となっている。
【００１０】一方、ランドメタル９０２とパッケージ基
板９０５の境界面９０２ａは接地面積が小さいことか
ら、剥離が生じる易い等の不都合があり、かかる点にお
いて当該図５（Ｂ）の従来例では、十分な実装強度を実
現することが困難なものとなっていた。
【００１１】また、特開平１０−１５４７６６号公報に
開示された機械的な窪みに半田ボールを接着する手法に
あっては、ランドメタル上に単純に窪みを設けているた
めに、半田ボールを接着する際には窪み部に空気や余分
なフラックスが溜まりやすいという不都合が生じ、その
ため、半田ボールとランドメタルの接着面に気泡が発生
して接着強度が低下するという不都合がしばしば生じて
いた。
【００１２】更に、特開平８−２７４２１１号公報に開
示された機械的に窪みに連通する機械的な凹溝を当該ラ
ンドメタル上に設けると共に前記窪みに半田ボールを接
着する手法にあっては、例えば当該半田ボールの接着面
部分が加熱により一部軟化した状態でランドメタル上に
接着されることから、前述した凹溝部が軟化した半田に
よってわずかなタイミングで先に塞がれると、窪みに閉
じ込められた気泡（ボイド）が半田ボールとの接触面又
は半田ボール内に閉じ込められることとなり、当該箇所
の半田ボールの強度が著しく弱くなり、かかる点におい
て耐久性が悪くなるという不都合が生じていた。
【００１３】
【発明の目的】本発明は、かかる従来例の有する不都合
を改善し、特にランドメタルとパッケージ基板との間の
強度を有効に維持すつつ更にランドメタルに対する半田
ボールの実装強度の強化を図った耐久性あるＢＧＡ構造
の半導体装置を提供することを、その目的とする。
【００１４】
【課題を解決するための手段】上記目的を達成するた
め、請求項１乃至６記載の各発明では、回路基板と、こ
の回路基板に絶縁層を介して配設された配線層と、この
配線層の一部に形成されたランドメタル部と、このラン
ドメタル部の中央部を除いて当該ランドメタル部の周囲
および前述した回路基板の全体を覆うようにして積層さ
れたソルダレジストと、このソルダレジストによって囲
まれた状態に区画されるランドメタル部の中央部に配設
される半田ボールとを備えたＢＧＡ構造の半導体装置に
おいて、前述したランドメタル部の半田ボール当接面
に、一方の端から他方の端に連通する凹溝を設ける、と
いう構成を共通の基本的構成として備えている。
【００１５】このため、この請求項１乃至６記載の各発
明では、半田ボール５の装着に際し、まず、ランドメタ
ル部の凹溝部の中央部内に半田ボールの一部が押し込め
られ、続いて凹溝部の中央部から当該凹溝部に沿って端
部に向かって半田ボールの一部が順次押し込められる。
これにより、当該半田ボールとランドメタル部との接触
面積が増大し、信号授受に際しては電気抵抗が大幅に低
減され、信号の減衰が少なくなる。
【００１６】又、半田ボールに外部から横方向の不規則
な押圧力が作用しても、当該半田ボールの一部が凹溝部
内に食い込んだ状態で装備されていることから、機械的
強度が大きく、かかる点においても接着強度が強化さ
れ、実装強度が著しく強化されることとなる。
【００１７】ここで、前述したランドメタル部上の凹溝
については、半田ボール当接面の中央領域を通過する構
成としてもよい。又、この凹溝については、少なくとも
二条設けるとよい。この場合、二条の凹溝は、その中央
領域が交叉するように構成してもよい。そして、この場
合、その凹溝の程度に応じて半田ボールとランドメタル
部との接触面積が増大し当該半田ボールの実装強度が強
化される。
【００１８】更に、前述した凹溝の各端部の周囲には、
一方と他方の各端部を覆うようにして空間領域を設ける
と共に、この空間領域と外気とを連通する排気用切除溝
をソルダレジスト部分に形成してもよい。この場合、排
気用切除溝については、前述した凹溝の周囲に広げるこ
となく当該凹溝の各端部と外気とを直接連通するように
形成してもよい。
【００１９】このようにすると、半田ボールの装着に際
して生じる接着剤であるフラックスの余剰分や残存空気
の抜けが容易となる。即ち、半田ボールによって残存空
気等が凹溝部内に閉じ込められた状態になっても、当該
残存空気等は凹溝部から排気用切除溝に押し出され、こ
の排気用切除溝から外部に極く自然に排出される。
【００２０】請求項７乃至１１記載の各発明では、回路
基板と、この回路基板に絶縁層を介して配設された配線
層と、この配線層の一部に形成されたランドメタル部
と、このランドメタル部の中央部を除いて当該ランドメ
タル部の周囲および回路基板の全体を覆うようにして積
層されソルダレジストと、このソルダレジストによって
区画されるランドメタルの中央部に配設される半田ボー
ルとを備えたＢＧＡ構造の半導体装置において、前述し
たランドメタル部の半田ボール当接面に、一方の端から
他方の端に連通する凸条部を設ける、という構成を共通
の基本的構成として備えている。
【００２１】このため、この請求項７乃至１１記載の各
発明では、前述した凹溝部を付した場合（請求項１記載
の発明）とほぼ同等に機能する実装強度が強化された半
導体装置を得ることがでいる。
【００２２】ここで、前述した凸条部は、半田ボール当
接面の中央領域を通過する構成としてもよい。又、この
凸条部については、少なくとも二条設けるとよい。更に
この二条の凸条部については、その中央領域が交差する
ように構成してもよい。
【００２３】そして、この場合も、その凸条部程度に応
じて半田ボールとランドメタル部との接触面積が増大し
当該半田ボールの実装強度が強化される。
【００２４】更に、前述したランドメタルの周囲を覆う
ソルダレジストの側壁部分に、ソルダレジストの周端部
と外気とを連通する所定の排気用切除溝を設けてもよ
い。
【００２５】このようにすると、半田ボールの装着に際
して生じる接着剤であるフラックスの余剰分や残存空気
の抜けが容易となる。即ち、半田ボールによって残存空
気等がランドメタル部上に閉じ込められた状態になって
も、当該残存空気等はランドメタル部の端部から排気用
切除溝に押し出され、この排気用切除溝から外部に極く
自然に排出されることとなる。
【００２６】
【発明の実施の形態】以下、本発明の実施の形態を図面
に従って説明する。
【００２７】
【第１の実施形態】図１（Ａ）（Ｂ）に第１の実施形態
を示す。この図１（Ａ）（Ｂ）において、符号１は回路
基板（「パッケージ基板」ともいう）を示す。この回路
基板１には、絶縁層を介して半導体素子および配線層
（ＩＣ）２が装備されている。この配線層２の一部に
は、信号入出力端子の一部を成すランドメタル部３が設
けられている。
【００２８】符号４はソルダレジストを示す。このソル
ダレジスト４は、前述したランドメタル部３の中央部を
除いて当該ランドメタル部３の周囲および前述した回路
基板１の全体を覆うようにして、当該回路基板１上に積
層されている。この場合、ランドメタル部の外周はソル
ダーレジスト４によって押さえ込まれているため、回路
基板（パッケージ基板）からのランドメタル部３の剥離
事故の発生が有効に抑制されている。
【００２９】このソルダレジスト４によって囲まれた区
画領域内の前述したランドメタル部３の中央部には、図
１（Ａ）に示すように信号入出力端子の一部として半田
ボール５が装備されランドメタル部３に接合されてい
る。この場合、半田ボール５は、図示の如くソルダレジ
スト４から一部露出した状態で前述したランドメタル部
３の中央部に装備され、当該ランドメタル部３に導電性
接着材によって又は加熱溶着によって固着装備されてい
る。
【００３０】前述したランドメタル部３の半田ボール当
接面には、一方の端から他方の端に連通する凹溝部７が
設けられている。この凹溝部７は、本実施形態では、図
１（Ｂ）に示すようにランドメタル部３の（半田ボール
当接面の）中央領域で直交して交叉する二条の凹溝７
ａ，７ｂをもって構成されている。
【００３１】このため、半田ボール５の装着に際して
は、まず、ランドメタル部３の凹溝部７ａ，７ｂの中央
部内に半田ボール５の一部が押し込められ、続いて凹溝
７ａ，７ｂの（中央部の）交叉領域から四方に向かって
均一に食い込まれる。これにより、当該半田ボール５と
ランドメタル部３との接触面積が増大することとなり、
電気抵抗が大幅に低減され、従って信号の減衰が少なく
なり当該信号の伝達をより円滑に成し得ることとなる。
【００３２】更に、半田ボール５に外部から横方向の不
規則な押圧力が作用しても、当該半田ボール５の一部が
凹溝７ａ，７ｂ内に食い込んだ状態で装備されているこ
とから、機械的強度が大きくなり充分これに対抗するこ
とができる。又、接触面積が大きいことから当該接触面
を介しての接着強度も強化されることとなり、かかる点
においても実装強度が著しく強化された半導体装置を得
ることができる。
【００３３】又、前述した各凹溝７ａ，７ｂの一方と他
方の各端部を覆うようにして当該各端部のソルダレジス
ト側の周囲（凹溝７ａ，７ｂの端部とソルダレジスト４
との当接領域）には空間領域８が形成されている。そし
て、この空間領域８と外気とを連通する排気用切除溝
（ドレイン部）９が、前述したソルダレジスト４部分に
形成されている。この排気用切除溝９は、断面半円形状
で且つ前述したソルダレジスト４のランドメタル部３側
の内壁面に形成されている。
【００３４】このため、半田ボール５の装着に際して生
じる接着剤であるフラックスの余剰分や残存空気の抜け
が容易となる。即ち、半田ボール５の半田は中央部から
周囲に向けて徐々に凹溝７ａ，７ｂ内に入って行くこと
から、かりに半田ボール５によって空気が凹溝７ａ，７
ｂ内に閉じ込められた状態になっても、当該残存空気等
は凹溝７ａ，７ｂを通って排気用切除溝９に押し出さ
れ、この排気用切除溝９から外部に極く自然に排出され
る。
【００３５】更に、上述したように接着剤の残存フラッ
クスや残存空気が凹溝７ａ，７ｂ内に閉じ込められるこ
とがなくなることから、かかる点においてランドメタル
部３と半田ボール５との間に気泡等が閉じ込められて実
装強度が低下するという従来例の有する不都合をほぼ確
実に改善する事が出来る。その他、半導体装置として必
要な公知の構成およびその機能は、本実施形態でもその
まま備えたものとなっている。
【００３６】ここで、上記凹溝部７については、図１
（Ｂ）に示すように、本実施形態ではランドメタル部３
の半田ボール当接面における中央領域で交叉する二条の
凹溝７ａ，７ｂを設けた場合を例示したが、特に中央部
で交叉することなく、例えば平行に形成したものであっ
てもよい。又、三条以上の凹溝としてもよい。更に、こ
の凹溝部７については、例えば半田ボール当接面に設け
られた一本の凹溝であっても、或いはその一本の凹溝が
ランドメタル部３の中央部を通過するように構成された
ものであってもよい。このようにしても、前述した図１
（Ａ）（Ｂ）に示す実施例形態とほぼ同等の作用効果を
得ることができる。
【００３７】図２（Ａ）（Ｂ）に、上記第１の実施形態
の変形例（１）を示す。この変形例（１）は、図１に開
示した排気用切除溝９を断面凹状にして排気用切除溝１
９とすると共に、この排気用切除溝１９の底面部分を開
口部（図２（Ａ）の上方側に向けて徐々に（外側に逃げ
るように）傾斜させた傾斜面１９ａとした点に特徴を有
する。この場合、この傾斜面１９ａの図１における上端
（開口端の位置）は、前述したランドメタル部３の直径
よりも外側に位置するように設定されている。その他の
構成は、前述した図１（Ａ）（Ｂ）の場合と同一となっ
ている。
【００３８】このようにしても前述した図１（Ａ）
（Ｂ）の場合と同一の作用効果を有するほか、更に排気
用切除溝１９内に半田ボール５の一部が食い込んで塞が
れる状態が発生しても、当該排気用切除溝１９の底面部
分が外側に逃げるように傾斜しているので、完全に塞が
られるまでにその分タイムラグ（時間遅れ）が生じ、こ
のため、凹溝７ａ，７ｂ内の残存空気等を当該排気用切
除溝１９を介してより有効に外部に排出することが可能
となる。
【００３９】尚、この変形例（１）に開示した排気用切
除溝１９の底面部分の傾斜構造は、前述した図１（Ａ）
（Ｂ）の実施形態にそっくりそのまま適用してもよい。
【００４０】図３（Ａ）（Ｂ）に、上記第１の実施形態
の他の変形例（２）を示す。この変形例（２）は、図１
に開示した排気用切除溝９の深さを図１の場合よりも更
に深い排気用切除溝２９とした点に特徴を備えている。
即ち、この変形例（２）における排気用切除溝２９は、
前述した図１の場合と同様に断面半円状に形成すると共
に、この底面部分を前述したランドメタル部３の直径の
外側にまで拡大した（溝の深さを図１の場合よりも深く
した）点に特徴を備えている。
【００４１】このようにしても前述した図１（Ａ）
（Ｂ）の場合と同一の作用効果を有するほか、更に凹溝
７ａ，７ｂおよび他のランドメタル部３部分に閉じ込め
られた残存空気等を、ランドメタル部３外側まで拡張さ
れた大きい断面積の排気用切除溝２９から円滑に外部に
排出する事が可能となる。
【００４２】
【第２の実施形態】図４（Ａ）（Ｂ）に第２の実施形態
を示す。この第２の実施形態は、前述した第１の実施形
態における十字状の凹溝部７（７ａ，７ｂ）に代えて十
字状の凸条部４７を設けた点に特徴を有する。又、この
第２の実施形態は、前述したランドメタル部３を取り囲
むソルダレジスト４の当該ランドメタル部３側の側壁部
分に、当該ランドメタル部３の周端部を外気に連通する
断面凹状の排気用切除溝（ドレイン部）４９を設けた点
にも特徴を備えている。
【００４３】これを更に詳述する。この図４（Ａ）
（Ｂ）に示す第２の実施形態においては、前述した第１
の実施形態におけるランドメタル部３上に、その中央領
域で直交した状態の凸条部４７が設けられている。この
凸条部４７は、ランドメタル部３上で中心角で９０度隔
てた位置で一方の端から他方の端に向けて形成された同
一高さの二条の凸条４７ａ，４７ｂによって構成されて
いる。１このため、前述した半田ボール５は、この凸条
４７ａ，４７ｂを中央部で跨ぐような状態で凹凸状に面
接合され、ランドメタル部３上に装着され、前述した第
１実施形態における凹溝７の場合と同一の作用効果を得
ることができる。
【００４４】又、前述した断面凹状の排気用切除溝４９
は、上記凸条４７ａ，４７ｂで仕切られるランドメタル
部３上の４つの空間領域毎に、ソルダレジスト４の前述
したランドメタル部側の側壁部に形成されている。本実
施形態では、等間隔に４か所に設けられている。即ち、
この排気用切除溝（ドレイン部）４９については、凸条
部４７で区画されるランドメタル部３上の区画領域ごと
に設けられている。
【００４５】このため、ランドメタル部３上に半田ボー
ル５を装着した場合に生じる残存空気を当該排気用切除
溝（ドレイン部）４９を介して円滑に外部に排出するこ
とができ、例えば変形して或いは傾いて配設された場合
であっても、当該ランドメタル部３上の残存空気等は４
つの各排気用切除溝４９からそれぞれ円滑に外部に排出
されることとなる。その他の構成及びその作用効果は、
前述した第１の実施形態とほぼ同一となっている。
【００４６】ここで、上記凸条部４７については、図４
（Ｂ）に示すように、本実施形態ではランドメタル部３
の半田ボール当接面における中央領域で交叉する二条の
凸条４７ａ，４７ｂを設けた場合を例示したが、特に中
央部で交叉することなく、例えば平行に形成したもので
あってもよい。又、三条以上の凸条部としてもよい。更
に、この凸条部７については、例えば半田ボール当接面
に設けられた一本の凸条であっても、或いはその一本の
凸条がランドメタル部３の中央部を通過するように構成
されたものであってもよい。
【００４７】また、前述した断面凹状の排気用切除溝
（ドレイン部）４９については、断面半円状であって
も、又その大きさが凸条の端部の外側まで覆う大きさの
ものであってもよい。更に、排気用切除溝４９の底面に
ついては、前述した第１の実施形態の変形例（１）の場
合と同様にランドメタル部３から離れるに従いその中央
部から外に向けて逃げるような形態をもった傾斜面とし
てもよい。
【００４８】更に、この排気用切除溝４９については、
凸条部４７で区画された領域毎に設けることなく隣接す
る何れか一方の区画領域に対応して形成された排気用切
除溝４９で共用し他方の区画領域の排気用切除溝４９を
省略してもよい。また、上記凸条部４７については、そ
の端部を一部切除するように構成してもよい。
【００４９】このようにしても、前述した図１（Ａ）
（Ｂ）に示す第１の実施例形態とほぼ同等の作用効果を
得ることができる。
【００５０】
【発明の効果】本発明は以上のように構成され機能する
ので、これによると、ランドメタル部上に設けた凹溝部
（又は凸条部）の作用によって当該凹溝部内に半田ボー
ルの一部が入り込む状態（凸条部の場合は逆）となり、
このため、当該ランドメタル部と半田ボールとの接着面
積が著しく大きくなり、従来例における平坦な場合に比
較して両者間の接着強度が著しく大きくなる。
【００５１】また、本発明では、ランドメタル部上の凹
溝部（又は凸条部）に半田ボールの一部が食い込んだ状
態で両者は係合されることから全体的に機械強度が向上
し、このため、外部からの振動や横方向の衝撃力に対し
てもこれに有効に対抗することができ、かかる点におい
て、ランドメタル部と半田ボールとの実装強度が大幅に
強化されることとなる。
【００５２】更に、本発明では、半田ボールを接着する
際に生じる残存空気や余剰のフラックスが半田ボールに
塞がれてランドメタル部上に残存する場合であっても、
排気用切除溝（ドレイン部）が有効に機能して残存空気
や余剰のフラックスを有効に外部に排出することがで
き、かかる点において従来例で生じていた不都合（残存
空気等によってランドメタル部と半田ボールの間に気泡
が発生したり、余剰なフラックスが半田ボール内に入り
込んで当該半田ボールの強度を低下させること等）を有
効に回避することができ、かかる点において、接着強度
が経時的に低下するのを有効に防止することができ、こ
のため、本発明によると、半田ボールの実装強度の著し
い向上を図った半導体装置を提供することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態を示す図で、図１
（Ａ）はランドメタル部及び半田ボールを含む概略断面
図、図１（Ｂ）は図１（Ａ）の半田ボールを除いた場合
を示す概略平面図である。
【図２】図１の変形例を示す図で、図２（Ａ）はランド
メタル部及び半田ボールを含む概略断面図、図２（Ｂ）
は図２（Ａ）の半田ボールを除いた場合を示す概略平面
図である。
【図３】図１の他の変形例を示す図で、図３（Ａ）はラ
ンドメタル部及び半田ボールを含む概略断面図、図３
（Ｂ）は図３（Ａ）の半田ボールを除いた場合を示す概
略平面図である。
【図４】本発明の第２の実施形態を示す図で、図４
（Ａ）はランドメタル部及び半田ボールを含む概略断面
図、図４（Ｂ）は図４（Ａ）の半田ボールを除いた場合
を示す概略平面図である。
【図５】従来例を示す図で、図５（Ａ）は従来例（１）
における半導体装置のランドメタル部と半田ボールとの
係合部分を示す概略断面図、図５（Ｂ）は従来例（２）
における半導体装置のランドメタル部と半田ボールとの
係合部分を示す概略断面図である。
【符号の説明】
１ 回路基板（パッケージ基板） ２ 配線層 ３ ランドメタル部 ４ ソルダレジスト ５ 半田ボール ７ 凹溝部 ７ａ，７ｂ 凹溝 ８ 空間領域 ９，４９ 排気用切除溝（ドレイン部）

Claims (11)

    【特許請求の範囲】
  1. 【請求項１】 回路基板と、この回路基板に絶縁層を介
    して配設された配線層と、この配線層の一部に形成され
    たランドメタル部と、このランドメタル部の中央部を除
    いて当該ランドメタル部の周囲および前記回路基板の全
    体を覆うようにして積層されたソルダレジストと、この
    ソルダレジストに囲まれた状態に区画されたランドメタ
    ル部の中央部に配設される半田ボールとを備えたＢＧＡ
    構造の半導体装置において、 前記ランドメタル部の半田ボール当接面に、一方の端か
    ら他方の端に連通する凹溝を設けたことを特徴とする半
    導体装置。
  2. 【請求項２】 前記凹溝は、前記ランドメタル部の半田
    ボール当接面の中央領域を通過する構成としたことを特
    徴とする請求項１記載の半導体装置。
  3. 【請求項３】 前記凹溝を、所定間隔を隔てて少なくと
    も二条設けたことを特徴とする請求項１記載の半導体装
    置。
  4. 【請求項４】 前記凹溝を、前記半田ボール当接面の中
    央領域で交叉する少なくとも二条の凹溝としたことを特
    徴とする請求項１記載の半導体装置。
  5. 【請求項５】 前記凹溝の一方と他方の各端部を覆う部
    分の前記ソルダレジスト部分に、当該凹溝の各端部と外
    気とを連通する排気用切除溝を設けたことを特徴とする
    請求項１，２，３又は４記載の半導体装置。
  6. 【請求項６】 前記凹溝の一方と他方の各端部を覆うよ
    うにして当該各端部の周囲に空間領域を設け、この空間
    領域と外気とを連通する排気用切除溝を、前記ソルダレ
    ジスト部分に形成したことを特徴とする請求項１，２，
    ３又は４記載の半導体装置。
  7. 【請求項７】 回路基板と、この回路基板に絶縁層を介
    して配設された配線層と、この配線層の一部に形成され
    たランドメタル部と、このランドメタル部の中央部を除
    いて当該ランドメタル部の周囲および前記回路基板の全
    体を覆うようにして積層されソルダレジストと、このソ
    ルダレジストによって区画されるランドメタル部の中央
    部に配設される半田ボールとを備えたＢＧＡ構造の半導
    体装置において、 前記ランドメタル部の半田ボール当接面に、一方の端か
    ら他方の端に連通する凸条部を設けたことを特徴とする
    半導体装置。
  8. 【請求項８】 前記凸条部は、前記ランドメタル部の半
    田ボール当接面の中央領域を通過する構成としたことを
    特徴とする請求項７記載の半導体装置。
  9. 【請求項９】 前記凸条部を、少なくとも二条設けたこ
    とを特徴とする請求項７記載の半導体装置。
  10. 【請求項１０】 前記凸条部を、その中央領域が交差す
    る少なくとも二条の凸条部としたことを特徴とする請求
    項７記載の半導体装置。
  11. 【請求項１１】 前記ランドメタルの周囲を覆うソルダ
    レジストの側壁部分に、前記ソルダレジストの周端部と
    外気とを連通する所定の排気用切除溝を設けたことを特
    徴とする請求項７，８，９又は１０記載の半導体装置。
JP2000040576A 2000-02-18 2000-02-18 半導体装置 Pending JP2001230339A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2000040576A JP2001230339A (ja) 2000-02-18 2000-02-18 半導体装置
US09/780,819 US6472608B2 (en) 2000-02-18 2001-02-09 Semiconductor device
KR1020010008068A KR20010082746A (ko) 2000-02-18 2001-02-19 반도체장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000040576A JP2001230339A (ja) 2000-02-18 2000-02-18 半導体装置

Publications (1)

Publication Number Publication Date
JP2001230339A true JP2001230339A (ja) 2001-08-24

Family

ID=18563937

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000040576A Pending JP2001230339A (ja) 2000-02-18 2000-02-18 半導体装置

Country Status (3)

Country Link
US (1) US6472608B2 (ja)
JP (1) JP2001230339A (ja)
KR (1) KR20010082746A (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100575885B1 (ko) 2004-05-12 2006-05-03 주식회사 하이닉스반도체 반도체 칩 패키지용 회로 기판 및 이의 제조 방법
KR100772107B1 (ko) * 2006-06-29 2007-11-01 주식회사 하이닉스반도체 볼 그리드 어레이 패키지
US7303978B2 (en) 2002-02-01 2007-12-04 Nec Toppan Circuit Solutions, Inc. Board for mounting BGA semiconductor chip thereon, semiconductor device, and methods of fabricating such board and semiconductor device
JP2008277720A (ja) * 2007-05-04 2008-11-13 Powertech Technology Inc 半導体チップパッケージ基板とそのソルダーパッド
JP2009105441A (ja) * 2009-02-04 2009-05-14 Nec Infrontia Corp 半導体装置
JP2010021185A (ja) * 2008-07-08 2010-01-28 Powertech Technology Inc 半導体パッケージの基板およびそれを用いた半導体パッケージ
WO2010106740A1 (ja) * 2009-03-19 2010-09-23 パナソニック株式会社 半導体装置および半導体基板、並びに半導体装置の製造方法
WO2024085687A1 (ko) * 2022-10-19 2024-04-25 엘지이노텍 주식회사 회로 기판 및 이를 포함하는 반도체 패키지

Families Citing this family (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1387604A1 (en) * 2002-07-31 2004-02-04 United Test Center Inc. Bonding pads of printed circuit board capable of holding solder balls securely
US6959856B2 (en) * 2003-01-10 2005-11-01 Samsung Electronics Co., Ltd. Solder bump structure and method for forming a solder bump
DE10301352B3 (de) * 2003-01-16 2004-07-15 Saint-Gobain Sekurit Deutschland Gmbh & Co. Kg Lötanschlusselement sowie Verfahren zum Herstellen eines Lötanschlusses
TWI234258B (en) * 2003-08-01 2005-06-11 Advanced Semiconductor Eng Substrate with reinforced structure of contact pad
US20070105277A1 (en) 2004-11-10 2007-05-10 Stats Chippac Ltd. Solder joint flip chip interconnection
US8129841B2 (en) 2006-12-14 2012-03-06 Stats Chippac, Ltd. Solder joint flip chip interconnection
US7659633B2 (en) 2004-11-10 2010-02-09 Stats Chippac, Ltd. Solder joint flip chip interconnection having relief structure
USRE47600E1 (en) 2003-11-10 2019-09-10 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming electrical interconnect with stress relief void
US8574959B2 (en) 2003-11-10 2013-11-05 Stats Chippac, Ltd. Semiconductor device and method of forming bump-on-lead interconnection
US9029196B2 (en) 2003-11-10 2015-05-12 Stats Chippac, Ltd. Semiconductor device and method of self-confinement of conductive bump material during reflow without solder mask
US20060216860A1 (en) * 2005-03-25 2006-09-28 Stats Chippac, Ltd. Flip chip interconnection having narrow interconnection sites on the substrate
US8350384B2 (en) * 2009-11-24 2013-01-08 Stats Chippac, Ltd. Semiconductor device and method of forming electrical interconnect with stress relief void
WO2005048311A2 (en) 2003-11-10 2005-05-26 Chippac, Inc. Bump-on-lead flip chip interconnection
US8216930B2 (en) 2006-12-14 2012-07-10 Stats Chippac, Ltd. Solder joint flip chip interconnection having relief structure
US8026128B2 (en) 2004-11-10 2011-09-27 Stats Chippac, Ltd. Semiconductor device and method of self-confinement of conductive bump material during reflow without solder mask
JP2006108313A (ja) * 2004-10-04 2006-04-20 Rohm Co Ltd 実装基板および半導体装置
US8841779B2 (en) 2005-03-25 2014-09-23 Stats Chippac, Ltd. Semiconductor device and method of forming high routing density BOL BONL and BONP interconnect sites on substrate
DE102005014665A1 (de) * 2005-03-29 2006-11-02 Infineon Technologies Ag Substrat zur Herstellung einer Lötverbindung mit einem zweiten Substrat
US7456493B2 (en) * 2005-04-15 2008-11-25 Alps Electric Co., Ltd. Structure for mounting semiconductor part in which bump and land portion are hardly detached from each other and method of manufacturing mounting substrate used therein
JP4738971B2 (ja) * 2005-10-14 2011-08-03 Ｏｋｉセミコンダクタ株式会社 半導体装置及びその製造方法
KR100752028B1 (ko) * 2005-12-06 2007-08-28 삼성전기주식회사 브릿지형 패턴을 이용한 솔더 접합 구조
JP4251458B2 (ja) * 2005-12-21 2009-04-08 Ｔｄｋ株式会社 チップ部品の実装方法及び回路基板
US8310060B1 (en) * 2006-04-28 2012-11-13 Utac Thai Limited Lead frame land grid array
US8461694B1 (en) * 2006-04-28 2013-06-11 Utac Thai Limited Lead frame ball grid array with traces under die having interlocking features
US8487451B2 (en) 2006-04-28 2013-07-16 Utac Thai Limited Lead frame land grid array with routing connector trace under unit
US8492906B2 (en) 2006-04-28 2013-07-23 Utac Thai Limited Lead frame ball grid array with traces under die
KR100761863B1 (ko) * 2006-11-30 2007-09-28 삼성전자주식회사 솔더볼 랜드에 두 종류 이상의 표면처리부를 갖는인쇄회로기판 및 이를 포함하는 반도체 패키지
KR100791009B1 (ko) * 2007-01-10 2008-01-04 삼성전자주식회사 솔더볼 연결시 발생하는 보이드 제어가 가능한인쇄회로기판
TWI340614B (en) * 2007-08-03 2011-04-11 Unimicron Technology Corp Circuit board and method of fabricating the same
KR100979237B1 (ko) * 2008-01-08 2010-08-31 주식회사 하이닉스반도체 Ｂｇａ 패키지용 기판 및 그의 제조방법
TWI471984B (zh) * 2008-05-23 2015-02-01 Advanced Semiconductor Eng 具有內埋式導電線路之電路板及其製造方法
US8703274B2 (en) * 2008-10-02 2014-04-22 International Business Machines Corporation Microcavity structure and process
KR100972589B1 (ko) * 2009-12-08 2010-07-28 에스맥 (주) 가스배출수단을 구비한 ｂｇａ용 인쇄회로기판
US8718720B1 (en) * 2010-07-30 2014-05-06 Triquint Semiconductor, Inc. Die including a groove extending from a via to an edge of the die
US9685402B2 (en) * 2011-12-13 2017-06-20 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming recesses in conductive layer to detect continuity for interconnect between semiconductor die and substrate
JP2014049608A (ja) * 2012-08-31 2014-03-17 Ibiden Co Ltd プリント配線板及びプリント配線板の製造方法
JP6329027B2 (ja) * 2014-08-04 2018-05-23 ミネベアミツミ株式会社 フレキシブルプリント基板
US10319606B1 (en) * 2017-11-14 2019-06-11 Xilinx, Inc. Chip package assembly with enhanced interconnects and method for fabricating the same
CN113945232B (zh) * 2021-10-15 2022-04-22 广东绿展科技有限公司 电阻式传感器及其制备方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5519580A (en) * 1994-09-09 1996-05-21 Intel Corporation Method of controlling solder ball size of BGA IC components
US6225573B1 (en) * 1996-05-31 2001-05-01 Rohm Co., Ltd. Method for mounting terminal on circuit board and circuit board
JP3063687B2 (ja) * 1997-06-30 2000-07-12 日本電気株式会社 マルチチップモジュール
JP3037222B2 (ja) * 1997-09-11 2000-04-24 九州日本電気株式会社 Ｂｇａ型半導体装置
US6329605B1 (en) * 1998-03-26 2001-12-11 Tessera, Inc. Components with conductive solder mask layers
US6246587B1 (en) * 1998-12-03 2001-06-12 Intermedics Inc. Surface mounted device with grooves on a termination lead and methods of assembly

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7303978B2 (en) 2002-02-01 2007-12-04 Nec Toppan Circuit Solutions, Inc. Board for mounting BGA semiconductor chip thereon, semiconductor device, and methods of fabricating such board and semiconductor device
KR100575885B1 (ko) 2004-05-12 2006-05-03 주식회사 하이닉스반도체 반도체 칩 패키지용 회로 기판 및 이의 제조 방법
KR100772107B1 (ko) * 2006-06-29 2007-11-01 주식회사 하이닉스반도체 볼 그리드 어레이 패키지
JP2008277720A (ja) * 2007-05-04 2008-11-13 Powertech Technology Inc 半導体チップパッケージ基板とそのソルダーパッド
JP2010021185A (ja) * 2008-07-08 2010-01-28 Powertech Technology Inc 半導体パッケージの基板およびそれを用いた半導体パッケージ
JP2009105441A (ja) * 2009-02-04 2009-05-14 Nec Infrontia Corp 半導体装置
WO2010106740A1 (ja) * 2009-03-19 2010-09-23 パナソニック株式会社 半導体装置および半導体基板、並びに半導体装置の製造方法
JP2010225690A (ja) * 2009-03-19 2010-10-07 Panasonic Corp 半導体装置および半導体基板、並びに半導体装置の製造方法
US8525332B2 (en) 2009-03-19 2013-09-03 Panasonic Corporation Semiconductor device having semiconductor substrate, and method of manufacturing the same
WO2024085687A1 (ko) * 2022-10-19 2024-04-25 엘지이노텍 주식회사 회로 기판 및 이를 포함하는 반도체 패키지

Also Published As

Publication number Publication date
US6472608B2 (en) 2002-10-29
US20010015285A1 (en) 2001-08-23
KR20010082746A (ko) 2001-08-30

Similar Documents

Publication Publication Date Title
JP2001230339A (ja) 半導体装置
JP2931741B2 (ja) 半導体装置
US7291906B2 (en) Stack package and fabricating method thereof
WO2017169485A1 (ja) 半導体装置
JP2002334944A (ja) 中空構造パッケージ
TWI451539B (zh) 半導體封裝件及其製造方法
TWI640046B (zh) 晶片封裝體及其製作方法
US20030151149A1 (en) Semiconductor device
KR101070799B1 (ko) 반도체패키지 및 그 제조방법
JP2005286087A (ja) 半導体装置
JP3386043B2 (ja) 弾性表面波デバイス
KR19990049144A (ko) 칩 사이즈 반도체 패키지 및 그의 제조 방법
TWI423405B (zh) 具載板之封裝結構
JP3209119B2 (ja) 圧力センサ
KR100646474B1 (ko) 반도체패키지 및 그 제조방법
CN210984718U (zh) 引线焊接结构及半导体器件
JP2000277556A (ja) ソルダーバンプランドメタル構造
JP5272331B2 (ja) 半導体装置
KR20000011229A (ko) 반도체장치
KR100753793B1 (ko) 전력 반도체 패키지 및 그 제조방법
JP2011091266A (ja) 半導体装置およびその製造方法
JP2003197820A (ja) ボールグリッドアレイ及びその端子構造
JP6771412B2 (ja) 半導体装置
JP2006278884A (ja) 半導体チップの実装方法、半導体チップ実装用スペーサ並びに半導体装置
JP2001313365A (ja) 半導体装置

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20030715