TWI423405B - 具載板之封裝結構 - Google Patents

具載板之封裝結構 Download PDF

Info

Publication number
TWI423405B
TWI423405B TW100105422A TW100105422A TWI423405B TW I423405 B TWI423405 B TW I423405B TW 100105422 A TW100105422 A TW 100105422A TW 100105422 A TW100105422 A TW 100105422A TW I423405 B TWI423405 B TW I423405B
Authority
TW
Taiwan
Prior art keywords
carrier
wafer
substrate
pads
metal layer
Prior art date
Application number
TW100105422A
Other languages
English (en)
Other versions
TW201236119A (en
Inventor
Yicheng Chen
Original Assignee
Chipsip Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chipsip Technology Co Ltd filed Critical Chipsip Technology Co Ltd
Priority to TW100105422A priority Critical patent/TWI423405B/zh
Publication of TW201236119A publication Critical patent/TW201236119A/zh
Application granted granted Critical
Publication of TWI423405B publication Critical patent/TWI423405B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/0555Shape
    • H01L2224/05552Shape in top view
    • H01L2224/05553Shape in top view being rectangular
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4912Layout
    • H01L2224/49171Fan-out arrangements

Description

具載板之封裝結構
本發明是有關於一種半導體封裝結構,且特別是有關於一種具有載板與導電線路之封裝結構。
隨著半導體技術的發展,封裝體整合愈來愈多的功能,使得封裝體之元件數量與內部構造更加複雜。為了縮小封裝結構之體積,以朝向微型化之目標,有必要將各封裝體堆疊在一起,進而形成堆疊式封裝結構。
請同時參照第1A圖與第1B圖,第1A圖係繪示習知技術中封裝結構的剖視示意圖,第1B圖係繪示習知技術中封裝結構的俯視示意圖。封裝結構10包含一第一基板21、一第一晶片41、數個銲球61、一第一封膠71、一第二基板22、一第二晶片42、數個銲線62、一第二封膠72以及數個金屬球81。
第一基板21具有數個第一接墊31與數個第二接墊32。第一晶片41位於第一基板21上,並具有數個第一銲墊51,此些第一銲墊51經由此些銲球61電性連接此些第一接墊31。第一封膠71覆蓋第一晶片41、此些銲球61與此些第一接墊31。
第二基板22位於第一封膠71之上方,並具有數個第三接墊33與數個第四接墊34。第二晶片42位於第二基板22上,並具有數個第二銲墊52,此些第二銲墊52經由此些銲線62電性連接此些第三接墊33。第二封膠72覆蓋第二晶片42、此些銲線62與此些第三接墊33。此些金屬球81位於第一基板21與第二基板22之間,並電性連接此些第二接墊32與此些第四接墊34。
在上述之習知技術中,當第一晶片41之厚度增加時,為保持第一基板21與第二基板22間之電性連接,金屬球81之高度H需配合增加。由於金屬球81係為一球體,當高度H增加時,金屬球81之寬度W亦隨之增加。在第一基板21與第二基板22之面積相同下,金屬球81之寬度W限制了金屬球81所能設置的數量,使得第二晶片42與第一基板21之間導電路徑的數量受限。再者,金屬球81的高度H有限,通常僅能設置一個第一晶片41,且第一晶片41之厚度很小。
再者,因封裝結構10無散熱功能,常導致第一晶片41與第二晶片42之熱能往封裝結構10外散發的速度緩慢,容易影響第一晶片41與第二晶片42之正常運作。同時,封裝結構10亦無電磁屏蔽功能,以致無法屏蔽第一晶片41與第二晶片42不受電磁波之干擾。
因此,目前亟需一種具有新穎性與進步性之封裝結構,以解決上述之問題。
鑒於先前技術之問題,本發明之目的係提供一種具載板之封裝結構。利用載板與導電線路電性連接晶片與基板,俾能設置較多或較厚的晶片,同時藉由金屬層加強各晶片之散熱效能,並屏蔽電磁波之干擾。
為達上述之目的,根據本發明之一態樣,具載板之封裝結構包含一基板、一第一晶片、一第一載板、至少一第二載板、數個導電線路以及一第二晶片。第一晶片位於基板上,並電性連接基板。第一載板位於第一晶片之上方,並具有數個導通孔,此些導通孔貫穿第一載板。第二載板位於第一晶片之外側,並設置於基板上。此些導電線路自第一載板延伸至第二載板,並電性連接此些導通孔與基板。第二晶片位於第一載板上,並電性連接此些導通孔。
依據本發明一實施例,上述之第一載板更具有數個導電材料、相對之一第一面與一第二面。第一面面向第一晶片,第二晶片位於第二面上,此些導通孔貫穿第一面與第二面,此些導電材料分別位於此些導通孔內,並電性連接第二晶片與此些導電線路。
依據本發明一實施例,上述之封裝結構更包含數個銲球,基板具有數個接墊,第二載板接觸此些接墊,第二晶片具有數個銲墊,此些銲球位於此些銲墊與此些導通孔之間,此些導電線路各自彎折成倒L形之形狀,並依序自此些導通孔、第一載板、第二載板延伸至此些接墊。
依據本發明一實施例,上述之封裝結構更包含一第一金屬層,第一金屬層覆蓋於第一載板上並具有數個開口,開口顯露出導通孔,第二晶片電性隔絕第一金屬層。
依據本發明一實施例,上述之封裝結構更包含一第二金屬層,第二載板具有相對之一第三面與一第四面,第三面面向第一晶片,第二金屬層覆蓋於第四面上。上述之第一金屬層與第二金屬層係用以對第一晶片及第二晶片作熱能之散發或電磁波之屏蔽。
依據本發明一實施例,上述之封裝結構更包含一第一封膠與一第二封膠。第一封膠覆蓋基板與第一晶片,第二封膠覆蓋第一載板與第二晶片。第一載板位於第一封膠之上方,第二載板位於第一封膠之外側。
依據本發明一實施例,上述之封裝結構中,二個第二載板位於第一載板之兩側,並與第一載板構成ㄇ字型之形狀,此些導電線路沿著第一載板與第二載板各自彎折成倒L型之形狀。
依據本發明一實施例,上述之封裝結構中,四個第二載板位於第一載板之周圍,並與第一載板構成蓋子型之形狀,此些導電線路沿著第一載板與第二載板各自彎折成倒L型之形狀。
根據本發明之另一態樣,具載板之封裝結構包含一基板、一第一晶片、一第一載板、至少一第二載板、數個導電線路以及一第二晶片。第一晶片位於基板上,並電性連接基板。第一載板位於第一晶片之上方。第二載板位於第一晶片之外側,並設置於基板上。導電線路依序自第一載板、第二載板延伸至基板。第二晶片位於第一載板上,並具有數個銲墊,此些銲墊經由此些導電線路電性連接基板。
依據本發明一實施例,上述之封裝結構更包含數個銲線,基板具有數個接墊,此些銲線電性連接此些銲墊與此些導電線路,第二載板接觸此些接墊,此些導電線路各自彎折成倒L形之形狀,並依序自第一載板、第二載板延伸至此些接墊。
依據本發明一實施例,上述之封裝結構更包含一第一金屬層,第一載板具有相對之一第一面與一第二面,第二晶片位於第一面上,並面向第一晶片,第一金屬層覆蓋於第二面上。
依據本發明一實施例,上述之封裝結構更包含一第二金屬層,第二載板具有相對之一第三面與一第四面,第三面面向第一晶片,第二金屬層覆蓋於第四面上。上述之第一金屬層與第二金屬層係用以對第一晶片及第二晶片作熱能之散發或電磁波之屏蔽。
依據本發明一實施例,上述之封裝結構更包含一第一封膠與一第二封膠。第一封膠覆蓋基板與第一晶片,第二封膠接觸第一封膠,並覆蓋第一載板與第二晶片。第一載板位於第二封膠之上方,第二載板位於第一封膠之外側。
依據本發明一實施例,上述之封裝結構中,二個第二載板位於第一載板之兩側,並與第一載板構成ㄇ字型之形狀,此些導電線路沿著第一載板與第二載板各自彎折成倒L型之形狀。
依據本發明一實施例,上述之封裝結構中,四個第二載板位於第一載板之周圍,並與第一載板構成蓋子型之形狀,此些導電線路沿著第一載板與第二載板各自彎折成倒L型之形狀。
根據本發明之又一態樣,具載板之封裝結構包含一基板、一第一晶片、一第一載板、至少一第二載板、數個導電線路以及一第二晶片。基板具有數個接墊。第一晶片位於基板上,並電性連接基板。第一載板位於第一晶片之上方。第二載板位於第一晶片之外側,並接觸此些接墊。導電線路自第一載板延伸至第二載板,並電性連接接墊。第二晶片位於第一載板上,並電性連接此些導電線路。
依據本發明一實施例,上述之封裝結構更包含數個銲線,基板具有數個接墊,第二晶片具有數個銲墊,此些銲線電性連接此些銲墊與此些導電線路,此些導電線路各自彎折成倒L形之形狀。
依據本發明一實施例,上述之封裝結構更包含一第一金屬層,第一載板具有相對之一第一面與一第二面,第一面面向第一晶片,第一金屬層覆蓋於第一面上,第二晶片位於第二面上。
依據本發明一實施例,上述之封裝結構更包含一第二金屬層,第二載板具有相對之一第三面與一第四面,第三面面向第一晶片,第二金屬層覆蓋於第三面上。上述之第一金屬層與第二金屬層係用以對第一晶片及第二晶片作熱能之散發或電磁波之屏蔽。
依據本發明一實施例,上述之封裝結構更包含一第一封膠與一第二封膠,第一封膠覆蓋基板與第一晶片,第二封膠覆蓋第一載板、第二晶片、第二載板與此些導電線路,第一載板位於第一封膠之上方,第二載板位於第一封膠之外側。
依據本發明一實施例,上述之封裝結構中,二個第二載板位於第一載板之兩側,並與第一載板構成ㄇ字型之形狀,此些導電線路沿著第一載板與第二載板各自彎折成倒L型之形狀。
依據本發明一實施例,上述之封裝結構中,四個第二載板位於第一載板之周圍,並與第一載板構成蓋子型之形狀,此些導電線路沿著第一載板與第二載板各自彎折成倒L型之形狀。
綜上所述,本發明藉由載板與導電線路取代習知技術之金屬球,用以電性連接晶片與基板。由於導電線路的寬度較小,故可設置較多數量的導電線路於晶片與基板之間。同時,導電線路能任意延展,在導電線路之高度增加時,導電線路之寬度並不需隨之增加,因此可設置較多或較厚的晶片。
為了使本發明之敘述更加詳盡與完備,可參照所附之圖式及以下所述各種較佳實施例,圖式中相同之號碼代表相同或相似之元件。另一方面,眾所週知的元件與步驟並未描述於實施例中,以避免造成本發明不必要的限制。
請參閱第2圖,係繪示本發明第一實施例中具載板之封裝結構的剖視示意圖。封裝結構100包含一基板110、至少一第一晶片121、一第一載板131、至少一第二載板132、數個導電線路151以及一第二晶片122。
第一晶片121位於基板110上,並電性連接基板110。第一載板131位於第一晶片121之上方,並具有數個導通孔133,此些導通孔133貫穿第一載板131。第二載板132位於第一晶片121之外側,並設置於基板110上。此些導電線路151自第一載板131延伸至第二載板132,並電性連接此些導通孔133與基板110。第二晶片122位於第一載板131上,並電性連接此些導通孔133。
第一載板131更具有數個導電材料134、相對之一第一面141與一第二面142。第一載板131之第一面141面向第一晶片121,第二晶片122位於第一載板131之第二面142上,此些導通孔133貫穿第一載板131之第一面141與第二面142,此些導電材料134分別位於此些導通孔133內,並電性連接第二晶片122與此些導電線路151。
封裝結構100更包含數個銲球181或數個銲線182,基板110具有數個第一接墊111,第一晶片121具有數個第一銲墊171,此些第一銲墊171可經由此些銲球181或銲線182電性連接此些第一接墊111。
封裝結構100更包含數個銲球183,基板110更具有數個第二接墊112,第二載板132接觸此些第二接墊112。第二晶片122具有數個第二銲墊172,此些銲球183位於此些第二銲墊172與此些導通孔133之間,用以電性連接第二晶片122與此些導通孔133。
上述之導電線路151各自彎折成倒L形之形狀,並依序自此些導通孔133、第一載板131之第一面141、第二載板132之第三面143延伸至基板110之第二接墊112,用以電性連接此些導通孔133與基板110。實作上,未彎折前的導電線路151除直線外,亦可為斜線、彎曲線、規則型線路、不規則型線路或任意形狀的線路。
封裝結構100更包含一第一金屬層161,第一金屬層161覆蓋於第一載板131之第二面142上,並具有數個開口163,此些開口163顯露出此些導通孔133,第二晶片122電性隔絕第一金屬層161。
封裝結構100更包含一第二金屬層162,第二載板132具有相對之一第三面143與一第四面144,第三面143面向第一晶片121,第二金屬層162覆蓋於第二載板132之第四面144上。
因此,藉由第一金屬層161與第二金屬層162,使第一晶片121與第二晶片122所產生的熱能快速散發至封裝結構100外,讓第一晶片121與第二晶片122具有良好的散熱功能。同時,第一金屬層161與第二金屬層162亦對第一晶片121與第二晶片122具有電磁波之屏蔽效用。
封裝結構100更包含一第一封膠191與一第二封膠192。第一封膠191覆蓋基板110與第一晶片121,第二封膠192覆蓋第一載板131與第二晶片122。第一載板131位於第一封膠191之上方,第二載板132位於第一封膠191之外側。
此外,第一金屬層161、第一載板131與導電線路151大致形成上下三層的結構,第二金屬層162、第二載板132與導電線路151大致形成左右三層的結構。而且,第一載板131與第二載板132可為同一載板分割而成,或為不同的載板組合而成。
請參閱第3A圖,係繪示本發明第一實施例中載板與導電線路之第一態樣的展開示意圖。舉例而言,載板與導電線路之製造方法,可先將同一載板分割為三個,或提供三個載板,其中一個為第一載板131,另二個為第二載板132,且二個第二載板132位於第一載板131之兩側。接著,將數個導通孔133形成於第一載板131中。再來,將數個導電線路151依序自此些導通孔133處延伸至第一載板131與第二載板132上。最後,如第2圖所示,將第一載板131與二個第二載板132構成類似ㄇ字型之形狀,使此些導電線路151沿著第一載板131與第二載板132各自彎折成倒L型之形狀。
請參閱第3B圖,係繪示本發明第一實施例中載板與導電線路之第二態樣的展開示意圖。第二態樣與第一態樣之構造及製造方法相似。但是,在第二態樣中,第二載板132共有四個,並分別位於第一載板131之四周,數個導通孔133形成於第一載板131中,數個導電線路151自此些導通孔133處延伸至第一載板131與第二載板132上。第一載板131與四個第二載板132可構成類似蓋子型之形狀(圖未示)。又如第2圖所示,此些導電線路151可沿著第一載板131與第二載板132各自彎折成倒L型之形狀。
在第2圖、第3A圖與第3B圖之第一實施例中,藉由第一載板131、第二載板132與導電線路151取代習知技術之金屬球,用以電性連接第二晶片122與基板110。由於導電線路151的寬度W1較小,故可設置較多數量的導電線路151於第二晶片122與基板110之間。加上,導電線路151能任意延展,在導電線路151之高度H1增加時,導電線路151之寬度W1並不需隨之增加,因此可設置較多或較厚的第一晶片121。
請參閱第4圖,係繪示本發明第二實施例中具載板之封裝結構的剖視示意圖。封裝結構200包含一基板210、至少一第一晶片221、一第一載板231、至少一第二載板232、數個導電線路251以及一第二晶片222。
第一晶片221位於基板210上,並電性連接基板210。第一載板231位於第一晶片221之上方。第二載板232位於第一晶片221之外側,並設置於基板210上。此些導電線路251依序自第一載板231、第二載板232延伸至基板210。第二晶片222位於第一載板231上,並經由此些導電線路251電性連接基板210。
封裝結構200更包含數個銲線281或銲球(圖未示),基板210具有數個第一接墊211,第一晶片221具有數個第一銲墊271,此些第一銲墊271可經由此些銲線281或銲球電性連接此些第一接墊211。
封裝結構200更包含數個銲線282或銲球(圖未示),基板210具有數個第二接墊212,第二載板232接觸此些第二接墊212,此些導電線路251延伸至此些第二接墊212。第二晶片222具有數個第二銲墊272,此些第二銲墊272可經由此些銲線282或銲球電性連接此些導電線路251與此些第二接墊212。
封裝結構200更包含一第一金屬層261,第一載板231具有相對之一第一面241與一第二面242,第二晶片222位於第一載板231之第一面241上並面向第一晶片221,第一金屬層261覆蓋於第一載板231之第二面242上。
封裝結構200更包含一第二金屬層262,第二載板232具有相對之一第三面243與一第四面244,第三面243面向第一晶片221,第二金屬層262覆蓋於第二載板232之第四面244上。
因此,藉由第一金屬層261與第二金屬層262,使第一晶片221與第二晶片222所產生的熱能快速散發至封裝結構200外,讓第一晶片221與第二晶片222具有良好的散熱功能。同時,第一金屬層261與第二金屬層262亦對第一晶片221及第二晶片222具有電磁波之屏蔽效用。
上述之導電線路251各自彎折成倒L形之形狀,並依序自第一載板231之第一面241、第二載板232之第三面243延伸至基板210之第二接墊212,用以電性連接第二晶片222與基板210。實作上,未彎折前的導電線路251除直線外,亦可為斜線、彎曲線、規則型線路、不規則型線路或任意形狀的線路。
封裝結構200更包含一第一封膠291與一第二封膠292。第一封膠291覆蓋基板210與第一晶片221。第二封膠292可接觸第一封膠291,並覆蓋第一載板231與第二晶片222。第一載板231位於第二封膠292之上方,第二載板232位於第一封膠291之外側。
此外,第一金屬層261、第一載板231與導電線路251大致形成上下三層的結構,第二金屬層262、第二載板232與導電線路251大致形成左右三層的結構。而且,第一載板231與第二載板232可為同一載板分割而成,或為不同的載板組合而成。
請參閱第5A圖,係繪示本發明第二實施例中載板與導電線路之第一態樣的展開示意圖。舉例而言,載板與導電線路之製造方法,可先將同一載板分割為三個,或提供三個載板,其中一個為第一載板231,另二個為第二載板232,且二個第二載板232位於第一載板231之兩側。接著,將數個導電線路251形成於第一載板231與第二載板232上。最後,如第4圖所示,將第一載板231與二個第二載板232構成類似ㄇ字型之形狀,使此些導電線路251沿著第一載板231與第二載板232各自彎折成倒L型之形狀。
請參閱第5B圖,係繪示本發明第二實施例中載板與導電線路之第二態樣的展開示意圖。第二態樣與第一態樣之構造及製造方法相似。但是,在第二態樣中,第二載板232共有四個,並分別位於第一載板231之四周,數個導電線路251位於第一載板231及第二載板232上。第一載板231與四個第二載板232可構成類似蓋子型之形狀(圖未示)。又如第4圖所示,此些導電線路251可沿著第一載板231與第二載板232各自彎折成倒L型之形狀。
在第4圖、第5A圖與第5B圖之第二實施例中,藉由第一載板231、第二載板232與導電線路251取代習知技術之金屬球,用以電性連接第二晶片222與基板210。由於導電線路251的寬度W2較小,故可設置較多數量的導電線路251於第二晶片222與基板210之間。加上,導電線路251能任意延展,在導電線路251之高度H2增加時,導電線路251之寬度W2並不需隨之增加,因此可設置較多或較厚的第一晶片221。
請參閱第6圖,係繪示本發明第三實施例中具載板之封裝結構的剖視示意圖。封裝結構300包含一基板310、至少一第一晶片321、一第一載板331、至少一第二載板332、數個導電線路351以及一第二晶片322。
第一晶片321位於基板310上,並電性連接基板310。第一載板331位於第一晶片321之上方,第二載板332位於第一晶片321之外側,此些導電線路351自第一載板331延伸至第二載板332。第二晶片322位於第一載板331上,並電性連接此些導電線路351。
封裝結構300更包含數個銲球381或銲線(圖未示),基板310具有數個第一接墊311,第一晶片321具有數個第一銲墊371,此些第一銲墊371可經由此些銲球381或銲線電性連接此些第一接墊311。
封裝結構300更包含數個銲線382或銲球(圖未示),基板310具有數個第二接墊312,第二晶片322具有數個第二銲墊372,此些第二銲墊372可經由此些銲線382或銲球電性連接此些導電線路351。
封裝結構300更包含一第一金屬層361,第一載板331具有相對之一第一面341與一第二面342,第一面341面向第一晶片321,第一金屬層361覆蓋於第一載板331之第一面341上,第二晶片322位於第一載板331之第二面342上。
封裝結構300更包含一第二金屬層362,第二載板332具有相對之一第三面343與一第四面344,第三面343面向第一晶片321,第二金屬層362覆蓋於第二載板332第三面343上,並接觸第一金屬層361。
因此,藉由第一金屬層361與第二金屬層362,使第一晶片321與第二晶片322所產生的熱能快速散發至封裝結構300外,讓第一晶片321與第二晶片322具有良好的散熱功能。同時,第一金屬層361與第二金屬層362亦對第一晶片321與第二晶片322具有電磁波之屏蔽效用。
上述之導電線路351各自彎折成倒L形之形狀,並依序自第一載板331之第二面342、第二載板332之第四面344延伸至基板310之第二接墊312,用以電性連接第二晶片322與基板310。實作上,未彎折前的導電線路351除直線外,亦可為斜線、彎曲線、規則型線路、不規則型線路或任意形狀的線路。
封裝結構300更包含一第一封膠391與一第二封膠392。第一封膠391覆蓋基板310與第一晶片321,第二封膠392覆蓋第一載板331、第二晶片322、第二載板332與此些導電線路351。第一載板331位於第一封膠391之上方,第二載板332位於第一封膠391之外側。
此外,導電線路351、第一載板331與第一金屬層361大致形成上下三層的結構,導電線路351、第二載板332與第二金屬層362大致形成左右三層的結構。而且,第一載板331與第二載板332可為同一載板分割而成,或為不同的載板組合而成。
請參閱第7A圖,係繪示本發明第三實施例中載板與導電線路之第一態樣的展開示意圖。舉例而言,載板與導電線路之製造方法,可先將同一載板分割為三個,或提供三個載板,其中一個為第一載板331,另二個為第二載板332,且二個第二載板332位於第一載板331之兩側,並各自與第一載板331之間保持一間距D,以利二個第二載板332及導電線路351彎折於第一載板331之兩側。接著,將數個導電線路351形成於第一載板331與第二載板332上。最後,如第6圖所示,將第一載板331與二個第二載板332構成類似ㄇ字型之形狀,使此些導電線路351沿著第一載板331與第二載板332各自彎折成倒L型之形狀。
請參閱第7B圖,係繪示本發明第三實施例中載板與導電線路之第二態樣的展開示意圖。第二態樣與第一態樣之構造及製造方法相似。但是,在第二態樣中,第二載板332共有四個,並分別位於第一載板331之四周。第一載板331與四個第二載板332之間皆保持一間距D,以利四個第二載板332及導電線路351彎折於第一載板331之四周。數個導電線路351位於第一載板331及第二載板332上。第一載板331與四個第二載板332可構成類似蓋子型之形狀(圖未示)。又如第6圖所示,此些導電線路351可沿著第一載板331與第二載板332各自彎折成倒L型之形狀。
在第6圖、第7A圖與第7B圖之第三實施例中,藉由第一載板331、第二載板332與導電線路351取代習知技術之金屬球,用以電性連接第二晶片322與基板310。由於導電線路351的寬度W3較小,故可設置較多數量的導電線路351於第二晶片322與基板310之間。加上,導電線路351能任意延展,在導電線路351之高度H3增加時,導電線路351之寬度W3並不需隨之增加,因此可設置較多或較厚的第一晶片321。
要說明的是,本發明上述各實施例之元件亦可以其他類似元件取代之。例如:基板可為載體、載板、電路板、承載件、封裝基板、玻璃基板、陶瓷基板、單層板、多層板、積層板或疊層板等。載板可為基板、電路板、載體、承載件、塑膠件、絕緣體、非導電體、封裝膠體或連接體等。晶片可為裸晶片、封裝晶片、封裝體或任何的晶片等。導電線路可為電路線、導線、金屬線、銅線或連接線等。金屬層可為網狀金屬層、金屬線路層、金屬屏蔽層、電磁屏蔽層、散熱層、散熱膠、導電層、接地層或地線層等。
導通孔可為導電孔、電通孔、貫穿孔、孔洞、開口或開槽等。開口可為缺口、孔洞、凹孔、凹槽或開槽等。導電材料可為導電元件、導電體、導電層、導電柱、導電條、導線、金屬材料、金屬層、金屬針、金屬線或銲料等。接墊可為銲墊、連接墊、金屬墊、接點或引指等。銲墊可為接墊、連接墊、金屬墊、接點或引指等。銲球可為金屬球、金球、錫球、金屬塊、凸塊、接點、導電元件或連接元件等。銲線可為導線、金屬線、金線、銅線或連接線等。封膠可為矽膠、環氧樹脂、熱固性塑膠、聚醯胺類或聚苯二甲基類等。
雖然本發明已以實施方式揭露如上,在不脫離本發明之精神和範圍內,舉凡依本發明申請範圍所述之形狀、構造、特徵及精神當可做些許之變更,因此本發明之專利保護範圍須視本說明書所附之申請專利範圍所界定者為準。
10...封裝結構
21...第一基板
22...第二基板
31...第一接墊
32...第二接墊
33...第三接墊
34...第四接墊
41...第一晶片
42...第二晶片
51...第一銲墊
52...第二銲墊
61...銲球
62...銲線
71...第一封膠
72...第二封膠
81...金屬球
H...高度
W...寬度
100、200、300...封裝結構
110、210、310...基板
111、211、311...第一接墊
112、212、312...第二接墊
121、221、321...第一晶片
122、222、322...第二晶片
131、231、331...第一載板
132、232、332...第二載板
133...導通孔
134...導電材料
141、241、341...第一面
142、242、342...第二面
143、243、343...第三面
144、244、344...第四面
151、251、351...導電線路
161、261、361...第一金屬層
162、262、362...第二金屬層
163...開口
171、271、371...第一銲墊
172、272、372...第二銲墊
181、183、381...銲球
182、281、282、382...銲線
191、291、391...第一封膠
192、292、392...第二封膠
H1、H2、H3...高度
W1、W2、W3...寬度
D...間距
為讓本發明之上述和其他目的、特徵、優點與實施例能更明顯易懂,所附圖式之說明如下:
第1A圖 係繪示習知技術中封裝結構的剖視示意圖。
第1B圖 係繪示習知技術中封裝結構的俯視示意圖。
第2圖 係繪示本發明第一實施例中具載板之封裝結構的剖視示意圖。
第3A圖 係繪示本發明第一實施例中載板與導電線路之第一態樣的展開示意圖。
第3B圖 係繪示本發明第一實施例中載板與導電線路之第二態樣的展開示意圖。
第4圖 係繪示本發明第二實施例中具載板之封裝結構的剖視示意圖。
第5A圖 係繪示本發明第二實施例中載板與導電線路之第一態樣的展開示意圖。
第5B圖 係繪示本發明第二實施例中載板與導電線路之第二態樣的展開示意圖。
第6圖 係繪示本發明第三實施例中具載板之封裝結構的剖視示意圖。
第7A圖 係繪示本發明第三實施例中載板與導電線路之第一態樣的展開示意圖。
第7B圖 係繪示本發明第三實施例中載板與導電線路之第二態樣的展開示意圖。
100...封裝結構
110...基板
111...第一接墊
112...第二接墊
121...第一晶片
122...第二晶片
131...第一載板
132...第二載板
133...導通孔
134...導電材料
141...第一面
142...第二面
143...第三面
144...第四面
151...導電線路
161...第一金屬層
162...第二金屬層
163...開口
171...第一銲墊
172...第二銲墊
181、183...銲球
182...銲線
191...第一封膠
192...第二封膠
H1...高度

Claims (12)

  1. 一種具載板之封裝結構,其包含:一基板;一第一晶片,位於該基板上,並電性連接該基板;一第一載板,位於該第一晶片之上方,並具有複數個導通孔,該些導通孔貫穿該第一載板;至少一第二載板,位於該第一晶片之外側,並設置於該基板上;複數個導電線路,自該第一載板延伸至該第二載板,並電性連接該些導通孔與該基板;以及一第二晶片,位於該第一載板上,並電性連接該些導通孔。
  2. 如申請專利範圍第1項所述具載板之封裝結構,其中該第一載板更具有複數個導電材料、相對之一第一面與一第二面,該第一面面向該第一晶片,該第二晶片位於該第二面上,該些導通孔貫穿該第一面與該第二面,該些導電材料分別位於該些導通孔內,並電性連接該第二晶片與該些導電線路。
  3. 如申請專利範圍第1項所述具載板之封裝結構,更包含複數個銲球,該基板具有複數個接墊,該第二載板接觸該些接墊,該第二晶片具有複數個銲墊,該些銲球位於該些銲墊與該些導通孔之間,該些導電線路各自彎折成倒L形之形狀,並依序自該些導通孔、該第一載板、該第二載板延伸至該些接墊。
  4. 如申請專利範圍第1項所述具載板之封裝結構,更包含一第一金屬層或一第二金屬層,該第一金屬層覆蓋於該第一載板上並具有複數個開口,該些開口顯露出該些導通孔,該第二晶片電性隔絕該第一金屬層,該第二載板具有相對之一第三面與一第四面,該第三面面向該第一晶片,該第二金屬層覆蓋於該第四面上。
  5. 一種具載板之封裝結構,其包含:一基板;一第一晶片,位於該基板上,並電性連接該基板;一第一載板,位於該第一晶片之上方;至少一第二載板,位於該第一晶片之外側,並設置於該基板上;複數個導電線路,依序自該第一載板、該第二載板延伸至該基板;以及一第二晶片,位於該第一載板上,並具有複數個銲墊,該些銲墊經由該些導電線路電性連接該基板。
  6. 如申請專利範圍第5項所述具載板之封裝結構,更包含複數個銲線,該基板具有複數個接墊,該些銲線電性連接該些銲墊與該些導電線路,該第二載板接觸該些接墊,該些導電線路各自彎折成倒L形之形狀,並依序自該第一載板、該第二載板延伸至該些接墊。
  7. 如申請專利範圍第5項所述具載板之封裝結構,更包含一第一金屬層或一第二金屬層,該第一載板具有相對之一第一面與一第二面,該第二晶片位於該第一面上並面向該第一晶片,該第一金屬層覆蓋於該第二面上,該第二載板具有相對之一第三面與一第四面,該第三面面向該第一晶片,該第二金屬層覆蓋於該第四面上。
  8. 如申請專利範圍第5項所述具載板之封裝結構,更包含一第一封膠與一第二封膠,該第一封膠覆蓋該基板與該第一晶片,該第二封膠接觸該第一封膠,並覆蓋該第一載板與該第二晶片,該第一載板位於該第二封膠之上方,該第二載板位於該第一封膠之外側。
  9. 一種具載板之封裝結構,其包含:一基板,具有複數個接墊;一第一晶片,位於該基板上,並電性連接該基板;一第一載板,位於該第一晶片之上方;至少一第二載板,位於該第一晶片之外側,並接觸該些接墊;複數個導電線路,自該第一載板延伸至該第二載板,並電性連接該些接墊;以及一第二晶片,位於該第一載板上,並電性連接該些導電線路。
  10. 如申請專利範圍第9項所述具載板之封裝結構,更包含一第一金屬層或一第二金屬層,該第一載板具有相對之一第一面與一第二面,該第一面面向該第一晶片,該第一金屬層覆蓋於該第一面上,該第二晶片位於該第二面上,該第二載板具有相對之一第三面與一第四面,該第三面面向該第一晶片,該第二金屬層覆蓋於該第三面上。
  11. 如申請專利範圍第9項所述具載板之封裝結構,其中二個該第二載板位於該第一載板之兩側,並與該第一載板構成ㄇ字型之形狀,該些導電線路沿著該第一載板與該第二載板各自彎折成倒L型之形狀。
  12. 如申請專利範圍第9項所述具載板之封裝結構,其中四個該第二載板位於該第一載板之周圍,並與該第一載板構成蓋子型之形狀,該些導電線路沿著該第一載板與該第二載板各自彎折成倒L型之形狀。
TW100105422A 2011-02-18 2011-02-18 具載板之封裝結構 TWI423405B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW100105422A TWI423405B (zh) 2011-02-18 2011-02-18 具載板之封裝結構

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW100105422A TWI423405B (zh) 2011-02-18 2011-02-18 具載板之封裝結構

Publications (2)

Publication Number Publication Date
TW201236119A TW201236119A (en) 2012-09-01
TWI423405B true TWI423405B (zh) 2014-01-11

Family

ID=47222769

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100105422A TWI423405B (zh) 2011-02-18 2011-02-18 具載板之封裝結構

Country Status (1)

Country Link
TW (1) TWI423405B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI508247B (zh) * 2013-07-10 2015-11-11 矽品精密工業股份有限公司 半導體裝置及其製法
CN111010853B (zh) * 2019-12-26 2021-11-16 惠州Tcl移动通信有限公司 防干扰散热结构及移动终端

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200709307A (en) * 2005-08-18 2007-03-01 Advanced Semiconductor Eng IC three-dimensional package
TW200723478A (en) * 2005-12-14 2007-06-16 Advanced Semiconductor Eng System-in-package structure
TW201044514A (en) * 2009-06-11 2010-12-16 Chipsip Technology Co Ltd Carrier and package structure with the carrier

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200709307A (en) * 2005-08-18 2007-03-01 Advanced Semiconductor Eng IC three-dimensional package
TW200723478A (en) * 2005-12-14 2007-06-16 Advanced Semiconductor Eng System-in-package structure
TW201044514A (en) * 2009-06-11 2010-12-16 Chipsip Technology Co Ltd Carrier and package structure with the carrier

Also Published As

Publication number Publication date
TW201236119A (en) 2012-09-01

Similar Documents

Publication Publication Date Title
US10566320B2 (en) Method for fabricating electronic package
TWI587759B (zh) 三維空間封裝結構及其製造方法
JP4768012B2 (ja) 集積回路の他の集積回路への積層構造
US7656031B2 (en) Stackable semiconductor package having metal pin within through hole of package
US7719104B2 (en) Circuit board structure with embedded semiconductor chip and method for fabricating the same
KR20070073187A (ko) 다양한 크기의 볼 패드를 갖는 배선기판과, 그를 갖는반도체 패키지 및 그를 이용한 적층 패키지
TW201630084A (zh) 半導體封裝結構及半導體製程
TW201537719A (zh) 堆疊型半導體封裝
TWI496258B (zh) 封裝基板之製法
US20090261465A1 (en) Semiconductor device and its manufacturing method
KR20150130660A (ko) 반도체 패키지 및 그의 제조 방법
CN106601692B (zh) 半导体封装件、制造该半导体封装件的方法及半导体模块
US20100123236A1 (en) Semiconductor package having adhesive layer and method of manufacturing the same
TWI531283B (zh) 連接基板及層疊封裝結構
KR20130089473A (ko) 반도체 패키지
TWI423405B (zh) 具載板之封裝結構
US10008441B2 (en) Semiconductor package
TW201327769A (zh) 半導體封裝件及其製造方法
TW201601272A (zh) 封裝結構
KR20120126365A (ko) 유닛 패키지 및 이를 갖는 스택 패키지
US20140284803A1 (en) Semiconductor package and fabrication method thereof
TW201446086A (zh) 封裝結構及其製作方法
WO2014171403A1 (ja) 半導体装置
JP2011119619A (ja) 半導体パッケージ
KR20100050981A (ko) 반도체 패키지 및 이를 이용한 스택 패키지

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees