KR20130089473A - 반도체 패키지 - Google Patents

반도체 패키지 Download PDF

Info

Publication number
KR20130089473A
KR20130089473A KR1020120010865A KR20120010865A KR20130089473A KR 20130089473 A KR20130089473 A KR 20130089473A KR 1020120010865 A KR1020120010865 A KR 1020120010865A KR 20120010865 A KR20120010865 A KR 20120010865A KR 20130089473 A KR20130089473 A KR 20130089473A
Authority
KR
South Korea
Prior art keywords
semiconductor chip
conductive
molding material
conductive connection
semiconductor package
Prior art date
Application number
KR1020120010865A
Other languages
English (en)
Inventor
김용훈
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020120010865A priority Critical patent/KR20130089473A/ko
Priority to US13/660,317 priority patent/US20130200509A1/en
Publication of KR20130089473A publication Critical patent/KR20130089473A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/171—Disposition
    • H01L2224/1718—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/17181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73207—Bump and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06589—Thermal management, e.g. cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1094—Thermal management, e.g. cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

전도성 연결부를 이용하여 히트 슬러그(Heat Slug)를 기판 상의 그라운드 패드에 접지시킴으로써, 열 방출, 전자기파 간섭 및 정전기 방전 특성이 개선되는 반도체 패키지를 제공하는 것이다. 상기 반도체 패키지는 복수의 그라운드 패드가 형성된 실장면을 포함하는 기판, 상기 실장면 상에 배치되는 반도체 칩, 상기 복수의 그라운드 패드 중 적어도 하나와 연결되되, 말단부의 폭보다 중앙부의 폭이 큰 전도성 연결부, 상기 실장면과 상기 전도성 연결부와 상기 반도체 칩을 감싸되, 상기 전도성 연결부의 상부면을 노출시키는 몰딩재, 및 상기 몰딩재 상에 배치되고, 상기 전도성 연결부의 상부면과 연결되는 히트 슬러그(heat slug)를 포함한다.

Description

반도체 패키지{Semiconductor package}
본 발명은 반도체 패키지에 관한 것이다.
최근 고성능의 소자 구현이 요구되면서, 반도체 칩 사이즈의 증가 및 그에 따른 반도체 패키지 사이즈가 증가하고 있다. 반면, 전자 장치의 슬림화 경향에 따라 반도체 패키지의 두께는 오히려 감소하고 있다. 고성능의 소자 구현을 위해, 여러 개의 반도체 칩이 반도체 패키지에 사용되고 있으며, 이로 인한 발열 문제 및 주파수 간섭 문제가 대두되고 있다. 따라서, 반도체 패키지의 효과적인 열 방출, 전자기파 간섭 및 정전기적 방전(ESD)를 개선하기 위한 많은 연구가 진행되고 있다.
소자의 고속화와 동작 주파수의 증가에 따른, 전력 완전성(PI, Power Integrity) 신호 완전성(SI, Signal Integrity) 및 전자기파 간섭(EMI, Electromagnetic Interference) 등이 반도체 패키지에서 문제되고 있다. 특히, 핸드폰과 같은 휴대 가능 소자에서, 수신 감도를 저하시키는 전자기파 간섭의 문제가 심각하다. 또한, 사용하는 전력이 증가함에 따라, 반도체 패키지에서 발생하는 열을 효과적으로 방출해야 할 필요가 있다.
본 발명이 해결하려는 과제는, 전도성 연결부를 이용하여 히트 슬러그(Heat Slug)를 기판 상의 그라운드 패드에 접지시킴으로써, 열 방출, 전자기파 간섭 및 정전기 방전 특성이 개선되는 반도체 패키지를 제공하는 것이다.
본 발명이 해결하려는 과제들은 이상에서 언급한 과제들로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 과제를 해결하기 위한 본 발명의 반도체 패키지의 일 태양(aspect)은 복수의 그라운드 패드가 형성된 실장면을 포함하는 기판, 상기 실장면 상에 배치되는 반도체 칩, 상기 복수의 그라운드 패드 중 적어도 하나와 연결되되, 말단부의 폭보다 중앙부의 폭이 큰 전도성 연결부, 상기 실장면과 상기 전도성 연결부와 상기 반도체 칩을 감싸되, 상기 전도성 연결부의 상부면을 노출시키는 몰딩재, 및 상기 몰딩재 상에 배치되고, 상기 전도성 연결부의 상부면과 연결되는 히트 슬러그(heat slug)를 포함한다.
상기 과제를 해결하기 위한 본 발명의 반도체 패키지의 다른 태양은 복수의 그라운드 패드가 형성된 실장면을 포함하는 기판, 상기 실장면 상에 배치되는 하부 반도체 칩, 상기 하부 반도체 칩 상에 배치되는 상부 반도체 칩, 상기 복수의 그라운드 패드 중 적어도 하나와 연결되는 솔더볼, 상기 실장면과 상기 솔더볼과 상기 상부 반도체 칩과 상기 하부 반도체 칩을 감싸되, 상기 솔더볼의 상부면을 노출시키는 몰딩재, 및 상기 몰딩재 상에 배치되고, 상기 솔더볼의 상부면과 연결되는 히트 슬러그를 포함한다.
본 발명의 기타 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
도 1은 본 발명의 일 실시예에 따른 반도체 패키지의 단면도이다.
도 2는 도 1의 반도체 패키지에서 사용되는 기판의 예시적인 평면도이다.
도 3은 도 1에서 히트 슬러그를 제외한 반도체 패키지의 평면도이다.
도 4는 도 3의 AA를 자른 단면이다.
도 5a 및 도 5b는 도 4의 I 부분의 확대도이다.
도 6a는 본 발명의 일 실시예에 따른 반도체 패키지의 변형예에서 히트 슬러그를 제외한 평면도이다.
도 6b는 도 6a의 BB를 자른 단면이다.
도 7은 본 발명의 일 실시예에 따른 반도체 패키지의 다른 변형예에서 히트 슬러그를 제외한 평면도이다.
도 8은 본 발명의 다른 실시예에 따른 반도체 패키지의 단면도이다.
도 9는 본 발명의 또 다른 실시예에 따른 반도체 패키지의 단면도이다.
도 10은 본 발명의 또 다른 실시예에 따른 반도체 패키지의 단면도이다.
도 11은 도 10의 반도체 패키지의 변형예를 나타내는 단면도이다.
도 12 및 도 13은 도 10에서 히트 슬러그를 제외한 반도체 패키지의 평면도들이다.
도 14 및 도 15는 본 발명의 또 다른 실시예에 따른 반도체 패키지를 설명하기 위한 도면이다.
도 16a 및 도 16b는 본 발명의 또 다른 실시예에 따른 반도체 패키지를 설명하기 위한 단면도이다.
도 17은 도 1의 반도체 패키지를 이용한 패키지 온 패키지 구조를 나타내는 도면이다.
도 18은 본 발명의 실시예에 따른 반도체 패키지의 응용예를 도시한 사시도이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 도면에서 층 및 영역들의 상대적인 크기는 설명의 명료성을 위해 과장된 것일 수 있다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
하나의 소자(elements)가 다른 소자와 "접속된(connected to)" 또는 "커플링된(coupled to)" 이라고 지칭되는 것은, 다른 소자와 직접 연결 또는 커플링된 경우 또는 중간에 다른 소자를 개재한 경우를 모두 포함한다. 반면, 하나의 소자가 다른 소자와 "직접 접속된(directly connected to)" 또는 "직접 커플링된(directly coupled to)"으로 지칭되는 것은 중간에 다른 소자를 개재하지 않은 것을 나타낸다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. "및/또는"은 언급된 아이템들의 각각 및 하나 이상의 모든 조합을 포함한다.
소자(elements) 또는 층이 다른 소자 또는 층의 "위(on)" 또는 "상(on)"으로 지칭되는 것은 다른 소자 또는 층의 바로 위뿐만 아니라 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다. 반면, 소자가 "직접 위(directly on)" 또는 "바로 위"로 지칭되는 것은 중간에 다른 소자 또는 층을 개재하지 않은 것을 나타낸다.
비록 제1, 제2 등이 다양한 소자, 구성요소 및/또는 섹션들을 서술하기 위해서 사용되나, 이들 소자, 구성요소 및/또는 섹션들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 소자, 구성요소 또는 섹션들을 다른 소자, 구성요소 또는 섹션들과 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 소자, 제1 구성요소 또는 제1 섹션은 본 발명의 기술적 사상 내에서 제2 소자, 제2 구성요소 또는 제2 섹션일 수도 있음은 물론이다.
본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 "포함한다(comprises)" 및/또는 "포함하는(comprising)"은 언급된 구성요소, 단계, 동작 및/또는 소자는 하나 이상의 다른 구성요소, 단계, 동작 및/또는 소자의 존재 또는 추가를 배제하지 않는다.
다른 정의가 없다면, 본 명세서에서 사용되는 모든 용어(기술 및 과학적 용어를 포함)는 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 공통적으로 이해될 수 있는 의미로 사용될 수 있을 것이다. 또 일반적으로 사용되는 사전에 정의되어 있는 용어들은 명백하게 특별히 정의되어 있지 않는 한 이상적으로 또는 과도하게 해석되지 않는다.
이하에서, 도 1 내지 7을 참조하여, 본 발명의 일 실시예에 따른 반도체 패키지에 대해 설명한다.
도 1은 본 발명의 일 실시예에 따른 반도체 패키지의 단면도이다. 도 2는 도 1의 반도체 패키지에서 사용되는 기판의 예시적인 평면도이다. 도 3은 도 1에서 히트 슬러그를 제외한 반도체 패키지의 평면도이다. 도 4는 도 3의 AA를 자른 단면이다. 도 5a 및 도 5b는 도 4의 I 부분의 확대도이다. 도 6a는 본 발명의 일 실시예에 따른 반도체 패키지의 변형예에서 히트 슬러그를 제외한 평면도이다. 도 6b는 도 6a의 BB를 자른 단면이다. 도 7은 본 발명의 일 실시예에 따른 반도체 패키지의 다른 변형예에서 히트 슬러그를 제외한 평면도이다.
먼저, 도 1을 참조하여, 반도체 패키지(10)는 기판(100), 반도체 칩(200), 전도성 연결부(300), 몰딩재(400) 및 히트 슬러그(500)를 포함한다. 기판(100)은 복수의 그라운드 패드(110)가 형성된 실장면(100a)을 포함한다. 반도체 칩(200)은 실장면(100a) 상에 배치되어, 기판(100)과 전기적으로 연결된다. 전도성 연결부(300)는 실장면(100a) 상에 형성된 복수의 그라운드 패드(110) 중 적어도 하나와 연결된다. 몰딩재(400)는 실장면(100a), 전도성 연결부(300) 및 반도체 칩(200)을 감싸고, 전도성 연결부의 상부면(300a)을 노출시킨다. 히트 슬러그(500)는 몰딩재(400) 상에 배치되고, 전도성 연결부의 상부면(300a)과 연결된다.
구체적으로, 기판(100)은 패키지용 기판일 수 있고, 예를 들어, 인쇄용 회로 기판(PCB) 또는 세라믹 기판 등일 수 있다. 기판(100)의 하면 즉, 반도체 칩(200)이 실장되는 실장면(100a)과 대응되는 면에는 반도체 패키지(10)를 외부 장치에 전기적으로 연결하는 솔더 볼과 같은 하나 이상의 외부 단자(100s)가 부착되어 있을 수 있다. 실장면(100a) 상에 형성된 복수의 그라운드 패드(110)는 기판(100) 내의 접지 라인(120)과 연결된다.
반도체 칩(200)은 예를 들어, 메모리 칩, 로직 칩 등일 수 있다. 반도체 칩(200)은 복수개일 수 있으나, 이에 대해서는 도 16a 및 도 16b에서 설명한다. 반도체 칩(200)은 솔더볼(200s)에 의해 기판(100)과 전기적으로 연결될 수 있다. 반도체 칩(200)은 예를 들어, 플립칩(flip chip)의 형태를 할 수 있고, 솔더볼(200s)은 반도체 소자 회로가 형성된 면에 형성될 수 있다. 또는, 솔더볼(200s)은 반도체 칩(200)을 관통하는 실리콘 관통 전극(TSV, Through Hole Via)과 연결될 수 있다. 본 발명의 반도체 패키지(10)에서, 반도체 칩(200)이 몰딩재(400) 외부로 노출되는 경우, 와이어링을 통해 반도체 칩(200)을 기판(100)과 연결하는 것은 제외한다.
전도성 연결부(300)는 예를 들어, 가운데 부분이 불룩한 기둥 형태일 수 있다. 전도성 연결부(300)는 말단부의 폭보다 중앙부의 폭이 클 수 있다. 즉, 히트 슬러그(500) 및 그라운드 패드(110)와 연결되는 전도성 연결부(300)의 끝부분의 폭은 길이 방향으로 중간 부근의 전도성 연결부(300)의 폭보다 작을 수 있다. 전도성 연결부(300)는 예를 들어, 솔더볼일 수 있다. 전도성 연결부(300)의 형상은 도 4를 참조하여 설명한다.
몰딩재(400)는 전도성 연결부(300)를 수용하는 홀(400h)를 포함할 수 있다. 몰딩재(400)는 반도체 칩(200)과 실장면(100a) 사이를 완전히 메울 수 있다. 몰딩재(400)는 반도체 칩(200)과 전도성 연결부(300)의 측면을 완전히 둘러쌀 수 있다. 몰딩재(400)는 예를 들어, 에폭시 몰딩 컴파운드(EMC, Epoxy Molding Compound)일 수 있다. 몰딩재(400)는 예를 들어, 몰디드 언더 필(MUF, Molded Underfill) 방법으로 형성될 수 있다.
히트 슬러그(500)는 예를 들어, 평평한 판재 또는 얇은 포일(foil) 형태일 수 있다. 히트 슬러그(500)는 열전도성 물질(heat conductive material)일 뿐만 아니라, 전기전도성 물질(electro conductive material)이어야 한다. 히트 슬러그(500)는 예를 들어, 금속 판재 또는 금속 포일 일 수 있고, 구체적으로 예를 들어, 구리 판재, 알루미늄 판재, 구리 포일, 알루미늄 포일 또는 이들의 조합일 수 있다. 히트 슬러그(500)와 전도성 연결부(300)는 예를 들어, 열처리 등을 통해 서로 간에 웨팅(wetting)을 통해 연결부를 형성하고, 전기적으로 연결될 수 있다. 히트 슬러그(500)와 반도체 칩(200), 또는 히트 슬러그(500)와 몰딩재(400)는 접착제를 이용하여 서로 간에 접착시킬 수 있으나, 이에 제한되는 것은 아니다.
본 발명의 실시예에 따른 반도체 패키지(10)에서, 히트 슬러그(500)와 기판(100)은 전도성 연결부(300)를 매개로 연결된다. 구체적으로, 히트 슬러그(500)는 전도성 연결부를 통해 기판(100) 내의 접지 라인(120)과 연결된다. 히트 슬러그(500)는 열전도성이 우수할 뿐만 아니라, 전기전도성도 우수한 물질이므로, 반도체 칩(200)에서 발생하는 열을 효과적으로 방출시킬 수 있다. 또한, 히트 슬러그(500)는 외부의 전자기파를 차단하여, 반도체 칩(200)이 정확하게 동작할 수 있도록 해주고, 정전기적 쇼크로부터 반도체 칩(200)을 보호한다. 본 발명의 실시예에서 전도성 연결부(300)의 측면을 몰딩재(400)가 감싸도록 함으로써, 반도체 패키지(10)의 구조적인 안정성을 확보할 수 있다. 만약 전도성 연결부(300)로 솔더볼을 사용할 경우, 솔더볼은 단가가 낮아 패키지의 가격을 증가시키지 않고, 통전성이 우수하기 때문에 기판(100)에 히트 슬러그(500)를 효과적으로 접지할 수 있다.
도 2를 참조하여, 실장면(100a) 상에 복수의 그라운드 패드(110)가 형성되어 있다. 그라운드 패드(110)는 예를 들어, 기판(100)의 모서리 부근에 형성되어 있는 것으로 도시되어 있다. 하지만, 그라운드 패드(110)는 실장면(100a)의 둘레 부근에 형성될 수도 있으므로, 이에 제한되는 것은 아니다. 복수의 그라운드 패드(110)는 기판(100) 내에 형성된 다층 배선 중 접지 라인에 연결되어 있다. 각각의 그라운드 패드(110)는 예를 들어, 하나의 사각형 형상을 하고 있으나, 이에 제한되는 것은 아니다. 기판(100)의 모서리 부근에 위치하는 각각의 그라운드 패드(110)는 여러 개의 패드가 모여서 형성될 수도 있다. 반도체 칩(200)은 예를 들어, 실장면(100a)의 중앙 부근에 배치될 수 있다. 반도체 칩(200)은 예를 들어, 정방형의 모양을 할 수 있으나, 장방형의 형상을 할 수 있음은 물론이다. 반도체 칩(200)의 연결 패드는 예를 들어, 실리콘 관통 전극(TSV)를 통해 기판(100)과 연결될 수 있으므로, 반도체 칩(200)의 상면에 실리콘 관통 전극이 형성될 수 있다.
도 3을 참조하여, 몰딩재의 상부면(400a)으로부터 반도체 칩의 상부면(200a)과 전도성 연결부의 상부면(300a)이 노출되어 있다. 본 발명의 일 실시예에서, 몰딩재(400)는 반도체 칩의 상부면(200a)을 노출시킬 뿐이다. 도 1에서, 반도체 칩(200)의 측면은 몰딩재(400)에 의해 전부 감싸여 있으므로, 반도체 칩의 상부면(200a)만이 몰딩재(400) 외부에 노출되어 있다. 반도체 칩의 상부면(200a)이 노출되지 않는 경우는 도 10 내지 도 13에 관련하여 설명한다. 몰딩재(400)는 예를 들어, 반도체 칩(200)과 전도성 연결부(300)가 움직이지 않도록 고정하는 역할을 할 수 있다.
도 3을 참조하여, 실장면의 모서리 부근에 형성된 그라운드 패드(110) 상에 전도성 연결부(300)가 배치되어 있다. 전도성 연결부(300)는 그라운드 패드(110) 중 적어도 하나와 연결되면 충분하다. 하지만, 설명의 편의성을 위해 모든 그라운드 패드(110) 상에 전도성 연결부(300)가 배치된다. 예를 들어, 열처리를 통해, 전도성 연결부(300)는 그라운드 패드(110)와 연결될 수 있다. 전도성 연결부의 상부면(300a)을 몰딩재가 덮을 수 있지만, 예를 들어, 그라인딩(grinding) 공정을 통해 전도성 연결부의 상부면(300a)을 노출시킬 수 있다. 전도성 연결부의 상부면(300a)의 단면은 예를 들어, 원형일 수 있으나, 이에 제한되는 것은 아니다.
도 4를 참조하여, 전도성 연결부(300)의 측면은 몰딩재(400)에 의해 감싸여 있다. 즉, 몰딩재(400)는 전도성 연결부(300)를 수용할 수 있는 홀(400h)을 포함하고 있고, 홀(400h)는 전도성 연결부(300)의 측면과 동일한 형상을 하고 있다. 전도성 연결부(300)는 예를 들어, 말단부가 좁고, 가운데 부분이 볼록한 기둥 형상을 할 수 있다. 예를 들어, 불룩한 기둥 형상은 길이 방향으로 길게 연장될 수 있다. 다시 말하자면, 전도성 연결부(300)는 예를 들어, 항아리 형상을 하고 있을 수 있다. 단면상에서, 전도성 연결부(300)가 그라운드 패드(110)와 연결되는 곳의 폭을 w3, 전도성 연결부(300)가 몰딩재(400) 외부로 노출되는 폭을 w2라고 한다. 또한, 길이 방향으로 중간 부근에서 전도성 연결부(300)의 볼록한 부분의 폭을 w1이라고 한다. 전도성 연결부(300)의 폭은 w1은 w2 및 w3 보다 크다. 즉, 폭이 w1인 부분의 단면이 가장 크다. 전도성 연결부(300)가 그라운드 패드(110)와 연결되는 곳의 폭 w3과 전도성 연결부(300)가 몰딩재(400) 외부로 노출되는 폭 w2의 크기는 상관 관계가 없다. 전도성 연결부(300)를 수용하는 홀(400h)의 폭 역시, w1, w2 및 w3의 관계가 성립된다. 몰딩재의 홀(400h)은 전도성 연결부(300)의 측면에 꼭 맞게 형성될 수 있으므로, 전도성 연결부(300)의 측면은 몰딩재(400)와 직접 접할 수 있다. 본 발명의 일 실시예에 따른 반도체 패키지에서, 전도성 연결부(300)가 가운데 부분이 볼록한 기둥 형상인 솔더볼인 경우, 솔더볼의 측면은 몰딩재와 직접 접할 수 있다. 또한, 그라운드 패드(110)와 연결되지 않는 솔더볼의 일단은 몰딩재의 상부면(400a)에 노출된다.
도 4를 참조하여, 반도체 칩(200)은 솔더볼(200s)에 의해 기판(100)과 연결된다. 전도성 연결부(300)는 그라운드 패드(110)와 연결되어 있다. 동일한 레벨을 갖는 평평한 실장면 상에 솔더볼(200s)과 전도성 연결부(300)가 배치된다고 하자. 전도성 연결부(300)의 높이는 t, 솔더볼(200s)의 높이는 t2, 반도체 칩(200)의 두께는 t1이라고 하면, t1과 t2의 합은 t와 같다. 또한, 기판(100) 상에 실장된 반도체 칩(200)의 두께 t1과 솔더볼(200s)의 높이 t2를 합한 값은 몰딩재(400)의 두께와 같을 수 있다. 따라서, 전도성 연결부(300)를 감싸는 몰딩재(400)의 두께는 전도성 연결부(300)의 높이 t과 같을 수 있다. 여기서, "동일한 높이"는 비교되는 2개의 구성 요소의 높이가 완전히 동일한 것뿐만 아니라, 공정 과정 상의 마진 등으로 인하여 발생할 수 있는 미세한 높이의 차이를 포함하는 의미이다. 또한, "동일한 높이"는 전도성 연결부(300)가 연결되는 그라운드 패드(110)와 솔더볼(200s)이 연결되는 실장면(100a)의 높이 차이로 발생할 수 있는 높이의 차이도 포함하는 의미이다.
도 5a를 참조하여, 반도체 칩의 상부면(200a)과 몰딩재의 상부면(400a)은 코플래너(coplanar)일 수 있다. 반도체 칩의 상부면(200a)과 몰딩재의 상부면(400a)은 단차가 없거나, 높이에 주요한 변화가 없어, 코플래너인 하나의 표면으로 형성될 수 있다. 예를 들어, 그라인딩 공정으로 함께 평탄화된 부분의 상면에 대하여, 서로 다른 부분이 코플래너일 수 있다. 또는, 도 5b를 참조하여, 몰딩재의 상부면(400a)은 곡면 형상일 수 있다. 몰딩재의 상부면(400a)은 오목한 곡면 형상인 것으로 도시하였으나, 볼록한 곡면 형상일 수 있다. 예를 들어, 그라인딩 공정으로 반도체 칩(200)과 몰딩재(400) 사이를 연마할 때, 몰딩재의 상부면(400a)은 곡면 형상을 가질 수 있다.
도 6a를 참조하여, 본 발명의 반도체 패키지에서, 서포터(310)를 더 포함할 수 있다. 서포터(310)는 몰딩재(400)에 의해 감싸지고, 그라운드 패드(110)와 비오버랩되어 기판의 실장면과 연결될 수 있다. 서포터(310)는 기판의 실장면과 히트 슬러그를 연결할 수 있다. 서포터(310)는 예를 들어, 전류가 통하지 않는 접착제에 의해 히트 슬러그와 접착될 수 있다. 몰딩재의 상부면(400a)으로부터 반도체 칩의 상부면(200a), 전도성 연결부의 상부면(300a) 및 서포터의 상부면(310a)이 노출되어 있다. 몰딩재(400)는 예를 들어, 반도체 칩(200), 전도성 연결부(300) 및 서포터(310)가 움직이지 않도록 고정하는 역할을 할 수 있다.
도 6a를 참조하여, 실장면의 모서리 부근에 형성된 그라운드 패드(110) 상에 전도성 연결부(300)가 배치되어 있다. 하나의 전도성 연결부(300)가 그라운드 패드(110)와 연결되어 있으나, 설명을 위한 것일 뿐, 이에 제한되는 것은 아니다. 서포터(310)는 실장면 상에 그라운드 패드(110)가 형성된 부분이 아닌 다른 부분, 즉, 그라운드 패드(110)와 비오버랩되는 부분에 배치된다. 서포터(310)는 그라운드 패드(110) 주위에 배치되는 것으로 도시되었으나, 이에 한정되는 것은 아니다. 서포터(310)는 기판(100)과 연결되어, 기판 상에 고정된다. 서포터(310)는 본 발명의 반도체 패키지에 사용되는 히트 슬러그가 움직이지 않게 고정되는 것을 도와줄 수 있다. 즉, 전도성 연결부(300)와 몰딩재(400)에 의해 기판에 고정되는 히트 슬러그를 보다 강하게 고정시키기 위해, 서포터(310)를 더 사용할 수 있다.
서포터(310)는 예를 들어, 전도성 물질일 수 있고, 구체적으로 솔더볼일 수 있다. 하지만, 서포터(310)는 히트 슬러그를 그라운드 패드(110)와 연결시키는 것이 목적이 아니므로, 절연 물질을 사용할 수도 있다. 서포터의 상부면(310a)은 전도성 연결부의 상부면(300a)과 같이 원형으로 도시하였으나, 이에 제한되는 것은 아니다.
도 6b를 참조하여, 그라운드 패드(110) 상에 배치되는 전도성 연결부(300)와 그라운드 패드(110)가 아닌 실장면(100a) 상에 배치되는 서포터(310)는 몰딩재(400)에 의해 감싸여 있다. 전도성 연결부(300)를 수용하는 홀과 같이, 몰딩재(400) 내에 서포터(310)를 수용하는 홀(400h)도 서포터(310)의 측면과 동일한 형상을 가지고 있다. 서포터(310)는 예를 들어, 전도성 연결부(300)와 같이 가운데 부분이 불룩한 기둥 형상 즉, 항아리 형상을 할 수 있으나, 이에 제한되는 것은 아니다. 예를 들어, 몰딩재(400)로 실장면(100a), 반도체 칩(200) 및 전도성 연결부(300)를 덮은 후, 서포터(310)는 형성될 수 있다. 예를 들어, 레이저 드릴링(laser drilling) 방법으로 몰딩재(400) 내에 실장면(100a)이 노출되는 구멍을 형성한 후, 서포터(310)는 형성된 구멍을 메워 형성될 수 있다. 이때, 서포터(310)가 실장면과 만나는 부분의 폭과 몰딩재(400) 외부로 노출되는 부분의 폭이 동일할 수도 있고, 또는 서포터(310)가 실장면과 만나는 부분의 폭이 몰딩재(400) 외부로 노출되는 부분의 폭보다 좁을 수 있다. 또한, 서포터(310)의 높이는 반도체 칩(200)의 두께와 솔더볼(200s)의 높이의 합과 같을 수 있고, 몰딩재(400)의 두께와도 같을 수 있다.
도 7을 참조하여, 본 발명의 반도체 패키지에서, 몰딩재의 상부면(400a)에 접착막(410)을 더 포함할 수 있다. 접착막(410)은 몰딩재(400)와 히트 슬러그(도 1의 500)사이에 배치된다. 접착막(410)은 몰딩재의 상부면(400a)과 히트 슬러그를 접착시켜 연결할 수 있다. 몰딩재의 상부면(400a) 중에서, 접착막(410)은 반도체 칩(200) 및 전도성 연결부(300)와 비오버랩되는 부분에 형성될 수 있으나, 이에 제한되는 것은 아니다. 본 발명의 일 실시예에서는, 접착막(410)은 반도체 칩의 상부면(200a) 상에 위치하지 않고, 전도성 연결부의 상부면(300a) 상에 위치하지 않을 수 있다. 도 7에서, 접착막(410)은 반도체 칩의 상부면(200a) 주변에 배치되고, 전도성 연결부의 상부면(300a) 사이에 배치되었으나, 이는 본 발명의 반도체 패키지를 설명하기 위한 것일 뿐이다. 접착막(410)의 평면 형상은 예를 들어, 장방형의 사각형으로 도시하였으나, 이에 제한되지 않고 다각형의 형상과 원형을 가질 수도 있다. 접착막(410)은 히트 슬러그와 몰딩재의 상부면(400a)을 강하게 고정하여, 히트 슬러그가 움직이지 않도록 하는 역할을 하고, 반도체 패키지의 구조적 안정성을 도모할 수 있다.
하지만, 접착막(410)이 형성되는 위치는 접착막(410)의 전기적 특성에 따라, 달라질 수 있다. 먼저, 접착막(410)이 예를 들어, 전기전도성 접착제인 경우, 접착막(410)은 몰딩재의 상부면(400a) 및/또는 반도체 칩의 상부면(200a) 상에 형성될 수 있다. 즉, 몰딩재의 상부면(400a), 반도체 칩의 상부면(200a) 및 전도성 연결부의 상부면(300a) 중 어느 부분이라도, 접착막(410)은 형성될 수 있다. 히트 슬러그(도 1의 500)와 그라운드 패드(도 1의 110)가 전기적으로 연결될 수 있으면 되기 때문이다. 다만, 접착막(410)이 예를 들어, 비전기전도성 접착막인 경우, 전도성 연결부의 상부면(300a) 중 적어도 하나는 접착막(410)에 의해 덮이지 않아야 한다. 이는 적어도 하나의 전도성 연결부(300)는 히트 슬러그와 그라운드 패드를 연결시켜, 히트 슬러그를 접지시켜야 하기 때문이다.
도 8을 참조하여, 본 발명의 다른 실시예에 따른 반도체 패키지를 설명한다. 히트 슬러그의 구조를 제외하고, 도 1 내지 도 7을 통해 설명한 반도체 패키지와 실질적으로 동일하므로, 중복되는 부분은 생략하거나 간단히 설명한다.
도 8은 본 발명의 다른 실시예에 따른 반도체 패키지의 단면도이다.
도 8을 참조하여, 히트 슬러그(500)는 중심부(500a)와 중심부를 둘러싸는 주변부(500b)를 포함한다. 중심부(500a)는 예를 들어, 열전도성과 전기전도성이 우수한 금속 재질, 구체적으로 구리(Cu), 알루미늄(Al) 또는 이들의 조합일 수 있다. 주변부(500b)는 예를 들어, 부식에 강한 금속 재질, 구체적으로 산화 반응에 강한 금속일 수 있다. 주변부(500b)는 예를 들어, 니켈(Ni)일 수 있으나, 이에 제한되는 것은 아니다.
도 8을 참조하여, 주변부(500b)는 중심부(500a)를 노출시키는 패턴(500bp)을 포함할 수 있다. 주변부의 패턴(500bp)는 전도성 연결부의 상부면(300a)과 대응되는 위치에 형성된다. 열처리에 의해, 주변부(500b)로 사용하는 금속은 전도성 연결부(300)와 접착 즉, 웨팅(wetting)에 의한 접합이 용이하지 않을 수 있다. 따라서, 열처리에 의해, 전도성 연결부(300)와 히트 슬러그(500)를 전기전도성이 우수한 접합부(510)로 연결하기 위해, 주변부(500b)에 중심부를 노출시키는 패턴(500bp)를 형성할 필요가 있다. 본 발명의 일 실시예에 따른 반도체 패키지에서, 중심부(500a)는 예를 들어, 구리이고, 전도성 연결부(300)가 예를 들어, 솔더볼인 경우로 설명을 한다. 솔더볼(예를 들어, SnAgCu)은 구리에 웨팅이 잘 되어, 구리와 접합을 잘 한다. 이를 통해, 중심부(500a)와 전도성 연결부(300) 사이에 접합부(510)가 생성이 되고, 생성된 접합부는 전기전도성이 우수하다. 따라서, 전도성 연결부(300)는 히트 슬러그(500)와 서로 접착되어 연결되고, 히트 슬러그(500)를 그라운드 패드(110)에 전기적으로 연결시킨다.
도 9을 참조하여, 본 발명의 또 다른 실시예에 따른 반도체 패키지를 설명한다. 히트 슬러그와 전도성 연결부를 연결하는 전도성 접착제를 더 포함하는 것을 제외하고, 도 1 내지 도 7을 통해 설명한 반도체 패키지와 실질적으로 동일하므로, 중복되는 부분은 생략하거나 간단히 설명한다.
도 9은 본 발명의 또 다른 실시예에 따른 반도체 패키지의 단면도이다.
도 9를 참조하여, 본 발명의 반도체 패키지(10)는 전도성 연결부(300)와 히트 슬러그(500) 사이에 전도성 접착막(420)을 더 포함한다. 전도성 접착막(420)은 예를 들어, 전도성 테이프, 전도성 페이스트, 솔더 또는 이들의 조합일 수 있다. 전도성 접착막(420)을 사용하지 않고도, 전도성 연결부(300)와 히트 슬러그(500) 사이를 연결할 수 있다. 즉, 전도성 연결부(300)와 히트 슬러그(500)가 서로 간에 웨팅을 하여 접합부를 형성할 수 있다. 하지만, 전도성 연결부의 상부면이 몰딩재의 상부면과 동일한 높이 레벨이고, 히트 슬러그(500)가 평평한 판재일 경우, 서로 간의 웨팅은 용이하지 않을 수 있다. 따라서, 전도성 연결부(300)와 히트 슬러그(500) 간의 용이한 연결을 위해 전도성 접착막(420)을 사용할 수 있다. 전도성 연결부(300)는 히트 슬러그(500)와 전기적으로 연결되어야 하므로, 전도성 접착막(420)은 반드시 전기를 통하는 물질이어야 한다.
전도성 접착막(420)이 예를 들어, 전도성 테이프 또는 전도성 페이스트일 경우, 노출된 전도성 연결부(300) 상 또는 전도성 연결부(300)와 대응되는 위치의 히트 슬러그(500)에 전도성 접착막(420)을 형성한다. 이후, 히트 슬러그(500)와 전도성 연결부(300)를 연결해 준다. 전도성 접착막(420)이 예를 들어, 솔더인 경우, 노출된 전도성 연결부(300) 상 또는 전도성 연결부(300)와 대응되는 위치의 히트 슬러그(500)에 솔더를 형성한다. 이후, 히트 슬러그(500)와 전도성 연결부(300)를 대면시켜 열처리해줌으로써, 히트 슬러그(500)와 전도성 연결부(300)를 전기적으로 연결한다.
도 9를 참조하여, 히트 슬러그(500)와 반도체 칩(200) 사이에는 공간이 생성될 수 있다. 히트 슬러그(500)와 반도체 칩(200) 사이의 공간은 전도성 접착막(420)에 의해 형성되는 것이다. 히트 슬러그(500)와 반도체 칩(200) 사이에는 공간은 전도성 접착막(420) 두께보다 작을 수 있다.
도 10 내지 도 13을 참조하여, 본 발명의 또 다른 실시예에 따른 반도체 패키지를 설명한다. 반도체 칩의 상부면이 노출되지 않는 것을 제외하고, 도 1 내지 도 7을 통해 설명한 반도체 패키지와 실질적으로 동일하므로, 중복되는 부분은 생략하거나 간단히 설명한다.
도 10은 본 발명의 또 다른 실시예에 따른 반도체 패키지의 단면도이다. 도 11은 도 10의 반도체 패키지의 변형예를 나타내는 단면도이다. 도 12 및 도 13은 도 10에서 히트 슬러그를 제외한 반도체 패키지의 평면도들이다.
도 10을 참조하여, 본 발명의 반도체 패키지(10)에서, 반도체 칩의 상부면(200a)과 히트 슬러그(500) 사이에 몰딩재(400)의 일부가 배치되어 있다. 반도체 칩(200)은 몰딩재(400)를 매개로 히트 슬러그(500)와 연결된다. 반도체 칩(200)은 솔더볼(200s)에 의해 기판(100)과 전기적으로 연결될 수 있다. 반도체 칩(200)은 예를 들어, 플립칩(flip chip)의 형태를 할 수 있고, 솔더볼(200s)은 반도체 소자 회로가 형성된 면에 형성될 수 있다. 또는, 솔더볼(200s)은 반도체 칩(200)을 관통하는 실리콘 관통 전극과 연결될 수 있다. 반도체 칩의 상부면(200a)에 위치하는 몰딩재의 두께를 t4라고 하고, 솔더볼(200s)을 포함한 반도체 칩(200)의 두께를 t3라고 하자. 이때, 전도성 연결부(300)의 두께 t는 반도체 칩(200)의 두께 t3와 반도체 칩의 상부면(200a) 상의 몰딩재의 두께 t4와의 합과 동일하다. 또한, 기판의 실장면으로부터 전도성 연결부의 상부면까지 높이 즉, 전도성 연결부(300)의 높이는 몰딩재(400)의 두께와 동일하다. 여기서, "동일한 높이"는 비교되는 2개의 구성 요소의 높이가 완전히 동일한 것뿐만 아니라, 공정 과정 상의 마진 등으로 인하여 발생할 수 있는 미세한 높이의 차이를 포함하는 의미이다. 전도성 연결부(300)와 히트 슬러그(500)는 서로 간의 웨팅을 통해 연결될 수 있다.
도 11을 참조하여, 반도체 칩(200)은 와이어링(200w)를 통해 기판(100)과 전기적으로 연결된다. 도 1 내지 도 7에서 설명한 반도체 패키지에서, 반도체 칩의 상부면(200a)이 몰딩재(400) 외부로 노출되는 경우, 와이어링(200w)은 히트 슬러그(500)에 의해 손상이 될 수 있다. 하지만, 반도체 칩의 상부면(200a)에 몰딩재(400)가 배치된 경우, 몰딩재(400)가 와이어링(200w)을 보호할 수 있다. 그러므로, 와이어링을 사용하여 기판(100)과 반도체 칩(200)을 연결할 수 있다. 와이어링(200w)의 최상부의 높이는 전도성 연결부(300)의 높이보다 작으면 된다.
도 12 및 도 13을 참조하여, 반도체 칩(200)은 몰딩재(400)에 의해 덮여 있다. 몰딩재의 상부면(400a) 내부에는 반도체 칩(200)이 노출되지 않는다. 전도성 연결부의 상부면(300a)은 몰딩재(400) 외부로 노출되어 있다. 도 13에서, 몰딩재의 상부면(400a)에서, 서포터의 상부면(310a)과 전도성 연결부의 상부면(300a)이 노출되어 있다. 전도성 연결부(300)는 모든 그라운드 패드(110) 상에 배치되고, 서포터(310)는 전도성 연결부(300) 사이에 각각 배치되어 있다. 이는 본 발명의 실시예에 따른, 전도성 연결부(300)와 서포터(310) 사이의 예시적인 위치 관계를 나타낼 뿐, 이에 한정되는 것은 아니다.
도 14 및 도 15를 참조하여, 본 발명의 또 다른 실시예에 따른 반도체 패키지를 설명한다. 전도성 연결부의 형상을 제외하고, 도 1 내지 도 7을 통해 설명한 반도체 패키지와 실질적으로 동일하므로, 중복되는 부분은 생략하거나 간단히 설명한다.
도 14 및 도 15는 본 발명의 또 다른 실시예에 따른 반도체 패키지를 설명하기 위한 도면이다.
도 14를 참조하여, 기판(100)은 복수의 그라운드 패드(110)가 형성된 실장면(100a)을 포함한다. 복수의 그라운드 패드(110) 상에는 프리 솔더(110s)가 형성되어 있다. 각각의 프리 솔더(110s)는 그라운드 패드(110)의 일부를 덮는 것으로 도시되었으나, 이는 설명의 편이성을 위한 것이므로, 이에 제한되지 않는다. 실장면(100a)과 반도체 칩을 몰딩재(400)를 이용하여 감싼 후, 전도성 연결부를 형성하기 위해, 그라운드 패드(110)가 노출되도록 몰딩재에 홀을 형성할 수 있다. 이때, 프리 솔더(110s)는 그라운드 패드(110)를 보호하는 역할을 할 수 있다. 또한, 프리 솔더(110s)는 기판(100)에 전도성 연결부(300)를 연결할 때, 전도성 연결부(300)가 그라운드 패드(110)에 잘 접착될 수 있도록 할 수 있다.
도 15를 참조하여, 전도성 연결부(300)의 측면은 몰딩재(400)에 의해 감싸여 있다. 전도성 연결부(300)의 형상은 예를 들어, 원기둥, 다각 기둥 또는 원뿔대 등이 될 수 있으나, 이에 한정되는 것은 아니다. 전도성 연결부(300)는 그라운드 패드(110) 상에 위치하는 프리 솔더(110s)와 연결될 수 있다. 전도성 연결부(300)의 형상이 원뿔대일 경우, 그라운드 패드(110)에 인접한 부분의 폭 w4는 외부에 노출되는 전도성 연결부의 상부면(300a)의 폭 w5보다 작다. 이와 같은 전도성 연결부(300)는 예를 들어, 레이저 드릴링을 통해 몰딩재(400)에 구멍을 형성하여 만들 수 있다. 레이저 드릴링의 특성상, 그라운드 패드(110)에 인접한 부분의 폭 w4는 외부에 노출되는 전도성 연결부의 상부면(300a)의 폭 w5보다 작거나 같아야 한다.
도 16a 및 도 16b를 참조하여, 본 발명의 또 다른 실시예에 따른 반도체 패키지를 설명한다. 반도체 칩이 복수개인 것을 제외하고, 도 1 내지 도 7을 통해 설명한 반도체 패키지와 실질적으로 동일하므로, 중복되는 부분은 생략하거나 간단히 설명한다.
도 16a 및 도 16b는 본 발명의 또 다른 실시예에 따른 반도체 패키지를 설명하기 위한 단면도이다.
도 16a를 참조하여, 반도체 패키지(10)는 기판(100), 상부 반도체 칩(200t), 하부 반도체 칩(200b), 전도성 연결부(300), 몰딩재(400) 및 히트 슬러그(500)를 포함한다. 기판(100)은 복수의 그라운드 패드(110)가 형성된 실장면(100a)을 포함한다. 하부 반도체 칩(200b)은 실장면(100a) 상에 배치되어, 기판(100)과 전기적으로 연결된다. 상부 반도체 칩(200t)는 하부 반도체 칩(200b) 상에 배치되고, 하부 반도체 칩(200b)과 전기적으로 연결될 수 있다. 전도성 연결부(300)는 실장면(100a) 상에 형성된 복수의 그라운드 패드(110) 중 적어도 하나와 연결된다. 전도성 연결부(300)는 예를 들어, 솔더볼일 수 있다. 몰딩재(400)는 실장면(100a), 전도성 연결부(300), 하부 반도체 칩(200b) 및 상부 반도체 칩(200t)을 감싸고, 전도성 연결부의 상부면(도 1의 300a)을 노출시킨다. 히트 슬러그(500)는 몰딩재(400) 상에 배치되고, 전도성 연결부의 상부면(300a)과 연결된다.
반도체 칩의 개수를 2개를 이용하여 설명하나, 이에 제한되는 것은 아니고, n개의 반도체 칩이 적층되어 반도체 패키지를 구성할 수 있다. 상부 반도체 칩(200t) 및 하부 반도체 칩(200b)는 예를 들어, 메모리 칩 또는 로직 칩 등일 수 있고, 예를 들어, 동일한 종류의 반도체 칩일 수 있다. 기판(100), 상부 반도체 칩(200t) 및 하부 반도체 칩(200b)은 솔더볼에 의해 전기적으로 연결될 수 있다. 상부 반도체 칩(200t) 및 하부 반도체 칩(200b) 각각은 예를 들어, 플립칩의 형태를 할 수 있고, 솔더볼(200s)은 반도체 소자 회로가 형성된 면에 형성될 수 있다. 또는, 솔더볼(200s)은 상부 반도체 칩(200t) 및 하부 반도체 칩(200b) 각각을 관통하는 실리콘 관통 전극과 연결될 수 있다. 또는 상부 반도체 칩(200t) 및 하부 반도체 칩(200b) 중 하나는 플립칩이고 다른 하나는 실리콘 관통 전극을 이용하는 칩일 수 있다.
본 발명의 반도체 패키지(10)는 서포터(도 6b의 310)를 더 포함할 수 있다. 서포터는 몰딩재(400)에 의해 감싸지고, 그라운드 패드(110)와 비오버랩되어 기판의 실장면(도 6b의 310)과 연결될 수 있다. 서포터는 기판의 실장면과 히트 슬러그(500)를 연결할 수 있다. 도 6a를 참조하여, 서포터의 상부면은 몰딩재(400)에 의해 덮이지 않고, 몰딩재의 상부면으로부터 노출된다.
도 16b를 참조하면, 하부 반도체 칩(200b)는 기판(100)과 와이어링에 의해 전기적으로 연결된다. 상부 반도체 칩(200t)은 솔더볼에 의해 하부 반도체 칩(200b)와 전기적으로 연결된다. 상부 반도체 칩(200t)이 몰딩재(400) 외부로 노출되는 경우, 와이어링(200w)은 히트 슬러그(500)에 의해 손상이 될 수 있다. 따라서, 상부 반도체 칩(200t)은 와이어링을 이용하여, 기판(100) 또는 하부 반도체 칩(200b)와 연결하기 어렵다. 하지만, 도 11을 참조하여, 상부 반도체 칩(200t) 상부에 몰딩재(400)가 배치된 경우, 몰딩재(400)가 와이어링을 보호할 수 있다. 따라서, 와이어링을 사용하여 상부 반도체 칩(200t)을 기판(100) 또는 하부 반도체 칩(200b)와 전기적으로 연결할 수 있다.
도 17을 참조하여, 본 발명의 반도체 패키지를 포함하는 패키지 온 패키지 구조를 설명한다.
도 17은 도 1의 반도체 패키지를 이용한 패키지 온 패키지 구조를 나타내는 도면이다.
도 17을 참조하여, 패키지 온 패키지는 제1 반도체 패키지(10)과 제2 반도체 패키지(20)을 포함한다. 제1 반도체 패키지(10)에서 몰딩재(400)로부터 전도성 연결부(300)의 상부면은 노출된다. 전도성 연결부(300)는 히트 슬러그(500)를 그라운드 패드(110)에 전기적으로 연결시킨다. 히트 슬러그(500), 전도성 연결부(300) 및 그라운드 패드(110)는 전기적으로 연결된다. 제2 반도체 패키지(20)에서, 제2 반도체 패키지의 반도체 칩(20c)은 제2 반도체 패키지의 기판(20a) 상에 배치되고, 전기적으로 연결된다. 패키지 연결부(20b)에 의해, 제1 반도체 패키지(10)과 제2 반도체 패키지(20)이 전기적으로 연결된다. 제2 반도체 패키지의 기판(20a) 하부에 솔더볼과 같은 하나 이상의 제2 반도체 패키지의 외부 단자(20d)가 부착되어 있다. 제2 반도체 패키지의 외부 단자(20d)는 외부 장치와 패키지 온 패키지를 전기적으로 연결할 수 있다.
도 18을 본 발명의 실시예에 따른 반도체 패키지를 구비한 전자 장치를 도시한 사시도이다.
도 18을 참조하여, 본 발명의 실시예에 따른 반도체 패키지는 휴대폰과 같은 전자 장치(1000에 응용될 수 있다. 본 실시예의 반도체 패키지는 열적 및 전기적 신뢰성이 우수하므로, 반도체 패키지는 가혹한 조건에서 전자 장치(1000)를 사용하더라도 동작 신뢰성을 담보할 수 있다. 전자 장치는 도 8에 도시된 휴대폰에 한정되는 것이 아니며, 예를 들어, 모바일 전자 기기, 노트북 컴퓨터, 포터블 멀티미디어 플레이어(PMP), 엠피쓰리(MP3) 플레이어, 캠코더, 메모리 스틱, 메모리 카드 등 다양한 전자 기기를 포함할 수 있다.
이하에서, 본 발명의 실시예에 따른 반도체 패키지의 제조 방법에 대해서 기술한다. 반도체 패키지는 다양한 방법으로 제조할 수 있다.
도 1 내지 도 3을 참조하여, 반도체 패키지 제조 방법의 일 예를 설명한다. 복수의 그라운드 패드(110)가 형성된 실장면(100a) 상에 반도체 칩(200)을 실장한다. 이후, 그라운드 패드(110) 상에 전도성 연결부 예를 들어, 솔더볼을 연결한다. 이후, 실장면(100a), 전도성 연결부(300) 및 반도체 칩(200)을 감싸는 몰딩재(400)를 형성한다. 몰딩재(400)에 의해 전도성 연결부의 상부면(300a)과 반도체 칩의 상부면(200a)이 매립되었을 수 있으므로, 전도성 연결부의 상부면(300a)이 드러날 때까지 몰딩재(400)를 그라인딩 한다. 그라인딩된 몰딩재의 상부면(400a) 상에 히트 슬러그(500)를 배치한다. 열처리를 통해, 히트 슬러그(500)와 전도성 연결부(300)가 서로 웨팅(wetting)되게 한다. 이를 통해, 히트 슬러그(500)와 전도성 연결부(300)사이에 접합부를 형성하여, 그라운드 패드, 히트 슬러그(500) 및 전도성 연결부(300)를 전기적으로 연결시킨다.
도 14 및 도 15를 참조하여, 반도체 패키지 제조 방법의 다른 예를 설명한다. 실장면(100a) 상에는 복수의 그라운드 패드(110)가 형성되어 있다. 그라운드 패드(110) 상에는 프리 솔더(110s)가 형성되어 있다. 기판(100) 상에 반도체 칩(200)을 실장한다. 이후, 실장면(100a) 및 반도체 칩(200)을 감싸는 몰딩재(400)를 형성한다. 이후, 몰딩재의 상부면(400a) 상에서, 그라운드 패드(110)에 대응되는 위치에 구멍을 형성한다. 구멍을 형성하는 과정을 예를 들어, 레이저 드릴링 공법으로 시행할 수 있다. 몰딩재(400) 내에 형성된 구멍에 의해 프리 솔더(110s)가 노출이 된다. 몰딩재(400) 내에 형성된 구멍에 예를 들어, 솔더 물질을 메워줌으로써 전도성 연결부(300)를 형성한다. 이후, 전도성 연결부(300) 및 몰딩재의 상부면(400a) 상에 히트 슬러그(500)를 배치한다. 열처리를 통해, 히트 슬러그(500) 및 전도성 연결부(300) 사이에 접합부를 형성시켜, 히트 슬러그(500) 및 전도성 연결부(300)를 연결한다. 이를 통해, 히트 슬러그(500)와 전도성 연결부(300)사이에 접합부를 형성하여, 그라운드 패드, 히트 슬러그(500) 및 전도성 연결부(300)를 전기적으로 연결시킨다.
이상 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
10: 반도체 패키지 100: 기판
100a: 실장면 110: 그라운드 패드
200: 반도체 칩 300: 전도성 연결부
310: 서포터 400: 몰딩재
410: 접착막 420: 전도성 접착막
500: 히트 슬러그(heat slug

Claims (10)

  1. 복수의 그라운드 패드가 형성된 실장면을 포함하는 기판;
    상기 실장면 상에 배치되는 반도체 칩;
    상기 복수의 그라운드 패드 중 적어도 하나와 연결되되, 말단부의 폭보다 중앙부의 폭이 큰 전도성 연결부;
    상기 실장면과 상기 전도성 연결부와 상기 반도체 칩을 감싸되, 상기 전도성 연결부의 상부면을 노출시키는 몰딩재; 및
    상기 몰딩재 상에 배치되고, 상기 전도성 연결부의 상부면과 연결되는 히트 슬러그(heat slug)를 포함하는 반도체 패키지.
  2. 제1 항에 있어서,
    상기 반도체 칩의 상부면은 노출되는 반도체 패키지.
  3. 제1 항에 있어서,
    상기 몰딩재에 감싸지고, 상기 그라운드 패드와 비오버랩되어 상기 실장면과 연결되는 서포터를 더 포함하되,
    상기 서포터의 상부면은 노출되는 반도체 패키지.
  4. 제1 항에 있어서,
    상기 전도성 연결부는 솔더볼이고, 상기 전도성 연결부의 측면은 상기 몰딩재와 직접 접하는 반도체 패키지.
  5. 제1 항에 있어서,
    상기 반도체 칩은 상기 기판과 연결되는 솔더볼을 더 포함하고,
    상기 솔더볼의 높이와 상기 반도체 칩의 두께의 합은 상기 전도성 연결부의 높이와 동일한 반도체 패키지.
  6. 제1 항에 있어서,
    상기 반도체 칩, 상기 전도성 연결부와 비오버랩되는 상기 몰딩재의 상부면에 형성된 접착막을 더 포함하고,
    상기 접착막은 상기 히트 슬러그와 상기 몰딩재의 상부면을 연결하는 반도체 패키지.
  7. 제1 항에 있어서,
    상기 히트 슬러그는 중심부와 상기 중심부를 둘러싸는 주변부를 포함하되,
    상기 주변부는 상기 전도성 연결부의 상부면과 대응되는 위치에 상기 중심부를 노출시키는 패턴을 포함하는 반도체 패키지.
  8. 제1 항에 있어서,
    상기 전도성 연결부의 상부면과 상기 히트 슬러그 사이에 전도성 접착막을 더 포함하는 반도체 패키지.
  9. 제8 항에 있어서,
    상기 전도성 접착막은 전도성 테이프, 전도성 페이스트 및 솔더 중 하나인 반도체 패키지.
  10. 제1 항에 있어서,
    상기 몰딩부의 일부는 상기 반도체 칩의 상부면과 상기 히트 슬러그 사이에 배치되고,
    상기 실장면으로부터 상기 전도성 연결부의 상부면까지의 높이는 상기 몰딩재의 두께와 동일한 반도체 패키지.
KR1020120010865A 2012-02-02 2012-02-02 반도체 패키지 KR20130089473A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020120010865A KR20130089473A (ko) 2012-02-02 2012-02-02 반도체 패키지
US13/660,317 US20130200509A1 (en) 2012-02-02 2012-10-25 Semiconductor package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120010865A KR20130089473A (ko) 2012-02-02 2012-02-02 반도체 패키지

Publications (1)

Publication Number Publication Date
KR20130089473A true KR20130089473A (ko) 2013-08-12

Family

ID=48902202

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120010865A KR20130089473A (ko) 2012-02-02 2012-02-02 반도체 패키지

Country Status (2)

Country Link
US (1) US20130200509A1 (ko)
KR (1) KR20130089473A (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10015916B1 (en) * 2013-05-21 2018-07-03 Xilinx, Inc. Removal of electrostatic charges from an interposer via a ground pad thereof for die attach for formation of a stacked die
US9960227B2 (en) 2013-09-11 2018-05-01 Xilinx, Inc. Removal of electrostatic charges from interposer for die attachment
TWI587412B (zh) * 2014-05-08 2017-06-11 矽品精密工業股份有限公司 封裝結構及其製法
US10177032B2 (en) * 2014-06-18 2019-01-08 Taiwan Semiconductor Manufacturing Company, Ltd. Devices, packaging devices, and methods of packaging semiconductor devices
US9831214B2 (en) 2014-06-18 2017-11-28 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device packages, packaging methods, and packaged semiconductor devices
KR102164545B1 (ko) * 2014-09-11 2020-10-12 삼성전자 주식회사 반도체 패키지, 및 이를 포함하는 패키지 온 패키지 장치 및 모바일 장치
US9443785B2 (en) * 2014-12-19 2016-09-13 Advanced Semiconductor Engineering, Inc. Semiconductor package
US20190214328A1 (en) * 2018-01-10 2019-07-11 Feras Eid Stacked die architectures with improved thermal management
US11469162B2 (en) * 2020-12-07 2022-10-11 Richtek Technology Corporation Plurality of vertical heat conduction elements attached to metal film

Family Cites Families (65)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5233225A (en) * 1988-02-05 1993-08-03 Citizen Watch Co., Ltd. Resin encapsulated pin grid array and method of manufacturing the same
US5013871A (en) * 1988-02-10 1991-05-07 Olin Corporation Kit for the assembly of a metal electronic package
US5596231A (en) * 1991-08-05 1997-01-21 Asat, Limited High power dissipation plastic encapsulated package for integrated circuit die
US5343073A (en) * 1992-01-17 1994-08-30 Olin Corporation Lead frames having a chromium and zinc alloy coating
US5367196A (en) * 1992-09-17 1994-11-22 Olin Corporation Molded plastic semiconductor package including an aluminum alloy heat spreader
US5608267A (en) * 1992-09-17 1997-03-04 Olin Corporation Molded plastic semiconductor package including heat spreader
US5402006A (en) * 1992-11-10 1995-03-28 Texas Instruments Incorporated Semiconductor device with enhanced adhesion between heat spreader and leads and plastic mold compound
US5650663A (en) * 1995-07-03 1997-07-22 Olin Corporation Electronic package with improved thermal properties
US6337445B1 (en) * 1998-03-16 2002-01-08 Texas Instruments Incorporated Composite connection structure and method of manufacturing
US6206997B1 (en) * 1999-02-11 2001-03-27 International Business Machines Corporation Method for bonding heat sinks to overmolds and device formed thereby
US6893523B2 (en) * 1999-02-11 2005-05-17 International Business Machines Corporation Method for bonding heat sinks to overmold material
US6093960A (en) * 1999-06-11 2000-07-25 Advanced Semiconductor Engineering, Inc. Semiconductor package having a heat spreader capable of preventing being soldered and enhancing adhesion and electrical performance
TW452956B (en) * 2000-01-04 2001-09-01 Siliconware Precision Industries Co Ltd Heat dissipation structure of BGA semiconductor package
JP2001339011A (ja) * 2000-03-24 2001-12-07 Shinko Electric Ind Co Ltd 半導体装置およびその製造方法
JP2001320171A (ja) * 2000-05-08 2001-11-16 Shinko Electric Ind Co Ltd 多層配線基板及び半導体装置
US6507104B2 (en) * 2000-09-07 2003-01-14 Siliconware Precision Industries Co., Ltd. Semiconductor package with embedded heat-dissipating device
US6469381B1 (en) * 2000-09-29 2002-10-22 Intel Corporation Carbon-carbon and/or metal-carbon fiber composite heat spreader
TW484195B (en) * 2001-01-18 2002-04-21 Siliconware Precision Industries Co Ltd Processing method for grounding solder structure of tape ball grid array package structure
US6472743B2 (en) * 2001-02-22 2002-10-29 Siliconware Precision Industries, Co., Ltd. Semiconductor package with heat dissipating structure
TW495943B (en) * 2001-04-18 2002-07-21 Siliconware Precision Industries Co Ltd Semiconductor package article with heat sink structure and its manufacture method
US6744135B2 (en) * 2001-05-22 2004-06-01 Hitachi, Ltd. Electronic apparatus
US6987032B1 (en) * 2002-07-19 2006-01-17 Asat Ltd. Ball grid array package and process for manufacturing same
US6841874B1 (en) * 2002-11-01 2005-01-11 Amkor Technology, Inc. Wafer-level chip-scale package
US7388294B2 (en) * 2003-01-27 2008-06-17 Micron Technology, Inc. Semiconductor components having stacked dice
US6992891B2 (en) * 2003-04-02 2006-01-31 Intel Corporation Metal ball attachment of heat dissipation devices
US6759318B1 (en) * 2003-04-15 2004-07-06 Kinsus Interconnect Technology Corp. Translation pad flip chip (TPFC) method for improving micro bump pitch IC substrate structure and manufacturing process
US7372151B1 (en) * 2003-09-12 2008-05-13 Asat Ltd. Ball grid array package and process for manufacturing same
US7345361B2 (en) * 2003-12-04 2008-03-18 Intel Corporation Stackable integrated circuit packaging
US20050196979A1 (en) * 2004-03-02 2005-09-08 Ironwood Electronics, Inc. Adapter apparatus with conductive elements mounted using curable material and methods regarding same
US7187068B2 (en) * 2004-08-11 2007-03-06 Intel Corporation Methods and apparatuses for providing stacked-die devices
US7629674B1 (en) * 2004-11-17 2009-12-08 Amkor Technology, Inc. Shielded package having shield fence
TWI305410B (en) * 2005-10-26 2009-01-11 Advanced Semiconductor Eng Multi-chip package structure
JPWO2007069606A1 (ja) * 2005-12-14 2009-05-21 新光電気工業株式会社 チップ内蔵基板の製造方法
US8058101B2 (en) * 2005-12-23 2011-11-15 Tessera, Inc. Microelectronic packages and methods therefor
US7714453B2 (en) * 2006-05-12 2010-05-11 Broadcom Corporation Interconnect structure and formation for package stacking of molded plastic area array package
US8581381B2 (en) * 2006-06-20 2013-11-12 Broadcom Corporation Integrated circuit (IC) package stacking and IC packages formed by same
KR100800478B1 (ko) * 2006-07-18 2008-02-04 삼성전자주식회사 적층형 반도체 패키지 및 그의 제조방법
TWI336502B (en) * 2006-09-27 2011-01-21 Advanced Semiconductor Eng Semiconductor package and semiconductor device and the method of making the same
KR100885911B1 (ko) * 2006-11-16 2009-02-26 삼성전자주식회사 열방출 특성을 개선한 반도체 패키지
US20080128890A1 (en) * 2006-11-30 2008-06-05 Advanced Semiconductor Engineering, Inc. Chip package and fabricating process thereof
TWI353047B (en) * 2006-12-28 2011-11-21 Siliconware Precision Industries Co Ltd Heat-dissipating-type semiconductor package
TWI335070B (en) * 2007-03-23 2010-12-21 Advanced Semiconductor Eng Semiconductor package and the method of making the same
TWI363210B (en) * 2007-04-04 2012-05-01 Au Optronics Corp Layout structure for chip coupling
US20080265444A1 (en) * 2007-04-26 2008-10-30 Heetronix Thin-film aluminum nitride encapsulant for metallic structures on integrated circuits and method of forming same
US20090072382A1 (en) * 2007-09-18 2009-03-19 Guzek John S Microelectronic package and method of forming same
US7777351B1 (en) * 2007-10-01 2010-08-17 Amkor Technology, Inc. Thin stacked interposer package
TWI473553B (zh) * 2008-07-03 2015-02-11 Advanced Semiconductor Eng 晶片封裝結構
US8012797B2 (en) * 2009-01-07 2011-09-06 Advanced Semiconductor Engineering, Inc. Method for forming stackable semiconductor device packages including openings with conductive bumps of specified geometries
TWI499024B (zh) * 2009-01-07 2015-09-01 Advanced Semiconductor Eng 堆疊式多封裝構造裝置、半導體封裝構造及其製造方法
US20100171206A1 (en) * 2009-01-07 2010-07-08 Chi-Chih Chu Package-on-Package Device, Semiconductor Package, and Method for Manufacturing The Same
US8163597B2 (en) * 2009-03-24 2012-04-24 Stats Chippac, Ltd. Semiconductor device and method of forming no-flow underfill material around vertical interconnect structure
US8105915B2 (en) * 2009-06-12 2012-01-31 Stats Chippac, Ltd. Semiconductor device and method of forming vertical interconnect structure between non-linear portions of conductive layers
KR101619473B1 (ko) * 2009-07-21 2016-05-11 삼성전자주식회사 히트 슬러그를 갖는 반도체 패키지
US8198131B2 (en) * 2009-11-18 2012-06-12 Advanced Semiconductor Engineering, Inc. Stackable semiconductor device packages
US8884422B2 (en) * 2009-12-31 2014-11-11 Stmicroelectronics Pte Ltd. Flip-chip fan-out wafer level package for package-on-package applications, and method of manufacture
TWI408785B (zh) * 2009-12-31 2013-09-11 Advanced Semiconductor Eng 半導體封裝結構
US8466997B2 (en) * 2009-12-31 2013-06-18 Stmicroelectronics Pte Ltd. Fan-out wafer level package for an optical sensor and method of manufacture thereof
US7999371B1 (en) * 2010-02-09 2011-08-16 Amkor Technology, Inc. Heat spreader package and method
US8199518B1 (en) * 2010-02-18 2012-06-12 Amkor Technology, Inc. Top feature package and method
US8482111B2 (en) * 2010-07-19 2013-07-09 Tessera, Inc. Stackable molded microelectronic packages
US9099318B2 (en) * 2010-10-15 2015-08-04 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor chip having different pad width to UBM width ratios and method of manufacturing the same
US9706652B2 (en) * 2010-12-24 2017-07-11 Lg Innotek Co., Ltd. Printed circuit board and method for manufacturing same
KR101715761B1 (ko) * 2010-12-31 2017-03-14 삼성전자주식회사 반도체 패키지 및 그 제조방법
US9171792B2 (en) * 2011-02-28 2015-10-27 Advanced Semiconductor Engineering, Inc. Semiconductor device packages having a side-by-side device arrangement and stacking functionality
US8476115B2 (en) * 2011-05-03 2013-07-02 Stats Chippac, Ltd. Semiconductor device and method of mounting cover to semiconductor die and interposer with adhesive material

Also Published As

Publication number Publication date
US20130200509A1 (en) 2013-08-08

Similar Documents

Publication Publication Date Title
US10211190B2 (en) Semiconductor packages having reduced stress
KR20130089473A (ko) 반도체 패키지
KR101815754B1 (ko) 반도체 디바이스
US8373997B2 (en) Semiconductor device
KR100511728B1 (ko) 복수의 반도체 칩을 고밀도로 실장할 수 있는 소형 반도체장치 및 그의 제조 방법
US7656031B2 (en) Stackable semiconductor package having metal pin within through hole of package
TWI714985B (zh) 薄膜封裝以及包含該薄膜封裝的封裝模組
US20140291821A1 (en) Semiconductor package having grounding member and method of manufacturing the same
KR20140057979A (ko) 반도체 패키지 및 반도체 패키지의 제조 방법
KR20140057982A (ko) 반도체 패키지 및 반도체 패키지의 제조 방법
KR102451167B1 (ko) 반도체 패키지
KR102251001B1 (ko) 반도체 패키지
KR20120101965A (ko) 반도체 패키지 및 그의 제조 방법
KR102041373B1 (ko) 반도체 소자 및 제조 방법
JP4996193B2 (ja) 配線基板、半導体パッケージ
KR100533763B1 (ko) 반도체패키지
KR101741648B1 (ko) 전자파 차폐 수단을 갖는 반도체 패키지 및 그 제조 방법
US20180240738A1 (en) Electronic package and fabrication method thereof
EP3182449A1 (en) Semiconductor package
TWI423405B (zh) 具載板之封裝結構
KR20040078807A (ko) 볼 그리드 어레이 적층 패키지
CN220627801U (zh) 电子器件
TWI781863B (zh) 平面式多晶片裝置
US11670574B2 (en) Semiconductor device
KR20050027384A (ko) 재배선 패드를 갖는 칩 사이즈 패키지 및 그 적층체

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid