TWI714985B - 薄膜封裝以及包含該薄膜封裝的封裝模組 - Google Patents

薄膜封裝以及包含該薄膜封裝的封裝模組 Download PDF

Info

Publication number
TWI714985B
TWI714985B TW108109201A TW108109201A TWI714985B TW I714985 B TWI714985 B TW I714985B TW 108109201 A TW108109201 A TW 108109201A TW 108109201 A TW108109201 A TW 108109201A TW I714985 B TWI714985 B TW I714985B
Authority
TW
Taiwan
Prior art keywords
film
thin film
semiconductor wafer
package
substrate
Prior art date
Application number
TW108109201A
Other languages
English (en)
Other versions
TW202005003A (zh
Inventor
鄭在珉
閔智雅
Original Assignee
南韓商三星電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南韓商三星電子股份有限公司 filed Critical 南韓商三星電子股份有限公司
Publication of TW202005003A publication Critical patent/TW202005003A/zh
Application granted granted Critical
Publication of TWI714985B publication Critical patent/TWI714985B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5387—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3675—Cooling facilitated by shape of device characterised by the shape of the housing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/1426—Driver
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15158—Shape the die mounting substrate being other than a cuboid
    • H01L2924/15162—Top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Geometry (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Ceramic Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Wire Bonding (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

一種薄膜封裝包括：薄膜基板；第一半導體晶片，位於薄膜基板的第一表面上；第二半導體晶片，位於薄膜基板的第一表面上；以及第一傳導薄膜，位於薄膜基板的第一表面上。第一傳導薄膜覆蓋第一半導體晶片及第二半導體晶片且包括狹縫或凹口。在封裝的平面圖中，狹縫或凹口安置於第一半導體晶片與第二半導體晶片之間的橋接區中。

Description

薄膜封裝以及包含該薄膜封裝的封裝模組
本發明概念是有關於一種半導體封裝，且更具體而言，是有關於一種薄膜上晶片封裝以及包含該薄膜上晶片封裝的封裝模組。
[優先權聲明]
本申請案主張於2018年5月28日在韓國智慧財產局提出申請的韓國專利申請案第10-2018-0060651號的優先權，所述韓國專利申請案的揭露內容全文併入本案供參考。
根據最小化以及減小電子裝置的厚度及重量的趨勢，已使用利用可撓性薄膜基板的薄膜上晶片(chip-on-film，COF)封裝技術。COF封裝技術的特徵在於半導體晶片藉由覆晶接合(flip chip bonding)方法安裝於薄膜基板上並藉由短引線配線(short lead wiring)連接至外部電路。COF封裝可應用於行動裝置，例如蜂巢式電話、個人數位助理(personal digital assistant，PDA)、或膝上型電腦、或顯示裝置。
根據本發明概念，一種薄膜封裝可包括：薄膜基板，具有彼此相對的第一表面及第二表面；第一半導體晶片，位於所述薄膜基板的所述第一表面上；第二半導體晶片，位於所述薄膜基板的所述第一表面上，所述第二半導體晶片與所述第一半導體晶片間隔開；以及第一傳導薄膜，位於所述薄膜基板的所述第一表面上。所述第一傳導薄膜覆蓋所述第一半導體晶片及所述第二半導體晶片且在所述第一傳導薄膜中具有至少一個狹縫或至少一個凹口。另外，在所述薄膜封裝的平面圖中，每一狹縫或每一凹口在所述第一傳導薄膜的區域中延伸，所述第一傳導薄膜的所述區域位於所述第一半導體晶片與所述第二半導體晶片之間且由所述第一傳導薄膜的彼此相對的第一側與第二側定界且於所述第一傳導薄膜的彼此相對的第一側與第二側之間定界。
根據本發明概念的另一實例，一種薄膜封裝可包括：薄膜基板；第一半導體晶片，位於所述薄膜基板的第一表面上；第二半導體晶片，位於所述薄膜基板的所述第一表面上，所述第二半導體晶片與所述第一半導體晶片間隔開；以及第一薄膜結構，位於所述薄膜基板的所述第一表面上且覆蓋所述第一半導體晶片及所述第二半導體晶片。所述第一薄膜結構包含金屬或含碳材料。在所述薄膜封裝的平面圖中，所述第一薄膜結構具有橋接區，所述橋接區安置於所述第一半導體晶片與所述第二半導體晶片之間且由所述第一薄膜結構的彼此相對的第一側及第二側定界，且於所述第一薄膜結構的彼此相對的第一側與第二側之間定界。另 外，所述橋接區中具有至少一個狹縫或至少一個凹口。
根據本發明概念的另一實例，一種薄膜上晶片封裝可包括：基板，包括可撓性材料薄膜且具有相對的第一表面及第二表面；第一半導體晶片，位於所述基板的所述第一表面上；第二半導體晶片，在第一方向上與所述第一半導體晶片間隔開位於所述基板的所述第一表面上；以及薄膜結構，包括位於所述基板的所述第一表面上的傳導薄膜，且所述第一半導體晶片的側表面及上表面及所述第二半導體晶片的側表面及上表面被包繞於所述薄膜結構中。所述薄膜結構具有第一側及第二側，所述第一側與所述第二側在與所述第一方向垂直的第二方向上彼此間隔開。如於所述薄膜上晶片封裝的平面圖中所觀察到，所述薄膜結構具有第一晶片區、第二晶片區以及橋接區，在所述第一晶片區處，所述傳導薄膜覆蓋所述第一半導體晶片，在所述第二晶片區處，所述傳導薄膜覆蓋所述第二半導體晶片，所述橋接區位於所述第一晶片區與所述第二晶片區之間。另外，所述薄膜結構具有與所述薄膜結構的所述第一側及所述第二側間隔開並延伸穿過所述橋接區的至少一個狹縫，或者所述薄膜結構具有在所述橋接區中自所述薄膜結構的所述第一側及所述第二側中的一者延伸的至少一個凹口。
根據本發明概念的另一實例，一種封裝模組包括：顯示裝置；以及薄膜封裝，電性連接至所述顯示裝置。所述薄膜封裝可包括：薄膜基板，具有彼此相對的第一表面及第二表面；第一 半導體晶片，位於所述薄膜基板的所述第一表面上；及第二半導體晶片，位於所述薄膜基板的所述第一表面上，且其中所述第二半導體晶片與所述第一半導體晶片間隔開，並且於所述薄膜基板的所述第一表面上安置有第一散熱薄膜結構。所述第一散熱薄膜結構覆蓋所述第一半導體晶片及所述第二半導體晶片且包括至少一個狹縫或凹口。所述狹縫或所述凹口安置於所述第一散熱薄膜結構的橋接區中。在所述封裝的平面圖中，所述第一散熱薄膜結構的所述橋接區安置於所述第一半導體晶片與所述第二半導體晶片之間以及所述第一散熱薄膜結構的彼此相對的第一側與第二側之間。
1:封裝模組
10:單元薄膜封裝
20:電路基板
30:顯示裝置
31:顯示基板
32:顯示面板
33:保護部件
100:薄膜基板
100a:第一表面
100b:第二表面
100c、100d:側
110:第一輸出配線
110G:接地配線
110S:訊號配線
111、121、131、141、151、161:第一端
112、122、132、142、152、162:第二端
120:第一輸入配線
130:第二輸出配線
140:第二輸入配線
150:第三輸出配線
160:第三輸入配線
190:鏈齒孔
210:第一半導體晶片/半導體晶片
215:第一底部填充層
220:第二半導體晶片/半導體晶片
225:第二底部填充層
230:第三半導體晶片
300:保護層
310:第一連接端子
320:第二連接端子
330:第三連接端子
400、400':第一薄膜結構
400a、1000a:第一側
400b、1000b:第二側
400c:第三側
400d:第四側
410:第一下部黏合薄膜
420:第一傳導薄膜
430:第一上部黏合薄膜
440:第一保護薄膜
450:凹口/矩形凹口/第一凹口
452:第二凹口/凹口
460:狹縫
461:第一區段
462:第二區段
500:第二薄膜結構
510:第二下部黏合薄膜
520:第二傳導薄膜
530:第二上部黏合薄膜
540:第二保護薄膜
600:接地部件
690:孔
710:輸入連接部件
711:第一黏合劑聚合物
713:第一金屬顆粒
720:輸出連接部件
721:第二黏合劑聚合物
723:第二金屬顆粒
910:第一空腔
920:第二空腔
1000、1000':貼附工具
1001:下表面
1210:第一凹槽
1220:第二凹槽
1450:凹口部分
2000:真空孔
3000:緩衝器
A-A'、B-B'、C-C'、II-II'、III-III'、III"-III'''、IV-IV'、IV"-IV'''、V-V':線
BR:橋接區
BR1:第一橋接區
BR2:第二橋接區
CL:切割線
CL1:第一切割線
CL2:第二切割線
CR1:第一晶片區
CR2:第二晶片區
CR3:第三晶片區
D:第一深度
D1:第一方向
D2:第二方向
FPKG:薄膜封裝
H1:第一高度
H2:第二高度
I:區
R1:第一區
R2:第二區
R10:中心區
R20:邊緣區/周邊區
圖1是根據本發明概念的薄膜封裝的實例的佈局圖。
圖2A是根據本發明概念的薄膜封裝的第一薄膜結構的實例的平面圖。
圖2B是根據本發明概念的薄膜封裝的第一薄膜結構的另一實例的平面圖。
圖2C是沿圖2A的線A-A'截取的剖視圖。
圖2D是根據本發明概念的薄膜封裝的第一薄膜結構的另一實例的平面圖。
圖2E是根據本發明概念的薄膜封裝的第一薄膜結構的另一實例的平面圖。
圖2F是沿圖2D的線B-B'截取的剖視圖。
圖3A至圖4D示出根據本發明概念的製造薄膜封裝的方法的實例，其中：圖3A及圖4A是在薄膜封裝的製造過程期間的薄膜封裝的平面圖且與圖1的區I的放大圖對應。
圖3B及圖4B是分別沿圖3A及圖4A的線II-II'截取的剖視圖。
圖3C及圖4C是分別沿圖3A及圖4A的線III-III'截取的剖視圖。
圖3D及圖4D是分別沿圖3A及圖4A的線IV-IV'截取的剖視圖。
圖4E是薄膜封裝的比較實例的剖視圖。
圖5A是根據本發明概念的薄膜封裝的實例的平面圖且與圖1的區I的放大圖對應。
圖5B是沿圖5A的線II-II'截取的剖視圖。
圖6A是根據本發明概念的製造薄膜封裝的方法中所使用的貼附工具的實例的仰視圖。
圖6B是根據本發明概念的製造薄膜封裝的方法中所使用的貼附工具的實例的仰視圖。
圖6C是沿圖6A的線C-C'截取的剖視圖。
圖6D是在根據本發明概念的製造薄膜封裝的方法中使用貼附工具的貼附步驟的示意圖。
圖6E是根據本發明概念的製造薄膜封裝的方法中所使 用的貼附工具的實例的仰視圖。
圖7是根據本發明概念的薄膜封裝的實例的剖視圖。
圖8A是根據本發明概念的薄膜封裝的實例的平面圖且與圖1的區I的放大圖對應。
圖8B是沿圖8A的線III-III'截取的剖視圖。
圖9A是根據本發明概念的薄膜封裝的實例的平面圖且與圖1的區I的放大圖對應。
圖9B是沿圖9A的線II-II'截取的剖視圖。
圖9C是沿圖9A的線V-V'截取的剖視圖。
圖10A是根據本發明概念的封裝模組的實例的平面圖。
圖10B是沿圖10A的線III"-III'''截取的剖視圖。
圖10C是沿圖10A的線IV"-IV'''截取的剖視圖。
現將參照附圖更全面地闡述本發明概念的各種實例。然而，本發明概念可以許多替代形式實施且不應被解釋為僅限於本文中所詳細闡述的實例。
圖1示出根據本發明概念的薄膜封裝的實例的佈局。
參照圖1，根據本發明概念的薄膜封裝(film package，FPKG)可包括薄膜基板100、第一半導體晶片210、第二半導體晶片220及第一薄膜結構400。薄膜基板100可具有聚合物材料(例如，聚醯亞胺或聚酯)。薄膜基板100可為可撓性的。在平面圖中，可在與第一半導體晶片210的上表面平行的第二方向D2上沿薄膜 基板100的邊緣(或周界(perimeter))排列鏈齒孔(sprocket hole)190。鏈齒孔190可穿透薄膜基板100。可使用鏈齒孔190來捲繞薄膜封裝FPKG。薄膜基板100可包括第一區R1及第二區R2。可在第一區R1與第二區R2之間設置切割線CL以界定第一區R1。在薄膜封裝FPKG中，切割線CL可為虛線。第一區R1可沿第二方向D2排列。第二區R2可圍繞第一區R1。第一半導體晶片210及第二半導體晶片220可安裝於薄膜基板100的第一區R1上。第一薄膜結構400可設置於薄膜基板100的第一區R1中的每一者上。薄膜基板100的第一區R1及第一區R1上的元件可構成單元薄膜封裝。在下文中，將詳細闡述單個單元薄膜封裝10及第一薄膜結構400。
圖2A是單元薄膜封裝的第一薄膜結構的平面圖。圖2B是第一薄膜結構的另一實例的平面圖。圖2C是沿圖2A的線A-A'截取的剖視圖。
參照圖2A、圖2B及圖2C，第一薄膜結構400可具有第一側400a、第二側400b、第三側400c及第四側400d。第一薄膜結構400的第一側400a與第二側400b可彼此相對且可平行於與第一半導體晶片210的上表面平行]且與第二方向D2交叉的第一方向D1。第一薄膜結構400的第二側400b可在第二方向D2上遠離第一薄膜結構400的第一側400a。第一薄膜結構400的第三側400c與第四側400d可彼此相對且可與第二方向D2平行。
在平面圖中，第一薄膜結構400可包括第一晶片區 CR1、第二晶片區CR2及橋接區BR。第一晶片區CR1可鄰近第一薄膜結構400的第三側400c。第二晶片區CR2可鄰近第一薄膜結構400的第四側400d。第一薄膜結構400的橋接區BR可安置於第一晶片區CR1與第二晶片區CR2之間。
在橋接區BR中可存在凹口450。凹口450可在第一薄膜結構400的第一側400a及/或第二側400b中延伸。凹口450可具有第一深度D。在其中凹口450設置於第一薄膜結構400的一側中的情形中，第一深度D是指第一薄膜結構400的所述側與凹口450的底部之間的最大距離。第一薄膜結構400的所述側可為第一薄膜結構400的第一側400a或第二側400b。第一深度D可為在第二方向D2上量測的凹口450的尺寸。如圖2A中所示，凹口450可具有如在平面圖中所觀察到的矩形多邊形輪廓。另外，橋接區BR的一部分可插置於凹口450的各矩形區段之間。可藉由對第一薄膜結構400的第一側400a及/或第二側400b進行切割來形成矩形凹口450。如圖2B中所示，凹口450可具有三角的多邊形輪廓。亦可藉由對第一側400a及/或第二側400b進行切割來形成三角形凹口。凹口450可具有其他多邊形輪廓或者可具有半圓形輪廓。可在第一薄膜結構400的第一側400a及/或第二側400b中的每一者中形成多個凹口450。亦即，凹口450的數目及形狀可與圖式中所示的數目及形狀不同。
如圖2C中所示，第一薄膜結構400可包括第一下部黏合薄膜410、第一傳導薄膜420、第一上部黏合薄膜430及第一保 護薄膜440。第一下部黏合薄膜410可具有絕緣特性。如本文中所使用的用語「絕緣」意為電性絕緣。第一下部黏合薄膜410可包含環氧系聚合物、丙烯酸系聚合物或矽酮材料。
第一傳導薄膜420可安置於第一下部黏合薄膜410上。如本文中所使用的用語「傳導」意為熱導率及/或導電性。第一傳導薄膜420可具有相對高的熱傳導速率，因此表現出熱導率。第一傳導薄膜420的熱導率可為200瓦特/米．開爾文(W/m．K)或高於200瓦特/米．開爾文，例如200瓦特/米．開爾文至100,000瓦特/米．開爾文。第一傳導薄膜420可具有導電性。第一傳導薄膜420可包含金屬，例如鋁及/或銅。在一些實例中，第一傳導薄膜420包含含碳材料，例如石墨烯、碳奈米管及/或石墨。
第一上部黏合薄膜430可安置於第一傳導薄膜420上。第一上部黏合薄膜430可具有絕緣特性。第一上部黏合薄膜430可包含環氧系聚合物、丙烯酸系聚合物或矽酮材料。
第一保護薄膜440可安置於第一上部黏合薄膜430上。第一保護薄膜440可藉由第一上部黏合薄膜430貼附至第一傳導薄膜420。第一保護薄膜440可防止第一傳導薄膜420被外部雜質損壞(例如，被氧化或被腐蝕)。外部雜質可為氧氣或水分。第一保護薄膜440可包含絕緣聚合物材料。絕緣聚合物材料可為聚醯亞胺、聚(對苯二甲酸乙二醇酯)(poly(ethyleneterephtalate)，PET)及/或聚(萘二甲酸乙二醇酯)(poly(ethylene naphthalate)，PEN)。可藉由對第一下部黏合薄膜410、第一傳導薄膜420、第一上部黏 合薄膜430及第一保護薄膜440進行切割來形成凹口450。
圖2D至圖2F示出第一薄膜結構的另一實例。
參照圖2D、圖2E及圖2F，第一薄膜結構400'可包括第一晶片區CR1、第二晶片區CR2及橋接區BR。第一薄膜結構400'可包括第一下部黏合薄膜410、第一傳導薄膜420、第一上部黏合薄膜430及第一保護薄膜440，如圖2F中最佳所示。
可在橋接區BR中安置狹縫460。狹縫460可延伸穿過第一薄膜結構400'。亦即，狹縫460可延伸穿過第一下部黏合薄膜410、第一傳導薄膜420、第一上部黏合薄膜430及第一保護薄膜440中的每一者。
如圖2D中最佳所示，狹縫460可具有在第二方向D2上有長軸(major axis)的桿(bar)形狀。可在第一薄膜結構400'中安置多個狹縫460。所述多個狹縫460中的每一者可在第二方向D2上具有長軸。在一些實例中，狹縫460在第一方向D1上延伸(即，具有縱向尺寸)。
如圖2E中所示，在平面圖中，狹縫460可具有X形狀。亦即，狹縫460可包括具有長軸的第一區段461及具有在與第一區段461的長軸的方向不同的方向上延伸的長軸的第二區段462。第二區段462向第一區段460敞開。X形狹縫460的精確形狀、定向及數目可與圖2D及圖2E中所示的形狀、定向及數目不同。
現將參照圖3A至圖4D來闡述根據本發明概念的製造 薄膜封裝的方法。圖4E是用於與藉由圖3A至圖4D中所示的方法製造的根據本發明概念的薄膜封裝進行比較的薄膜封裝的剖視圖。
參照圖1、圖3A、圖3B、圖3C及圖3D，可製備薄膜基板100，薄膜基板100上安裝有第一半導體晶片210及第二半導體晶片220。切割線CL可包括彼此相對的第一切割線CL1及第二切割線CL2。在平面圖中，第一切割線CL1與第二切割線CL2可在第一方向D1上彼此平行。第二切割線CL2可連接至第一切割線CL1。薄膜基板100可具有彼此相對的第一表面100a及第二表面100b。
可在薄膜基板100的第一表面100a上安裝第一半導體晶片210。第一半導體晶片210可具有第一高度H1。可在薄膜基板100的第一表面100a上安置第一輸出配線110。如圖3A中所示，多個第一輸出配線110可形成為彼此間隔開。第一輸出配線110可彼此電性分離。第一輸出配線110中的每一者可具有第一端111及第二端112。每一第一輸出配線110的第一端111可鄰近薄膜基板100的第一切割線CL1。在平面圖中，每一第一輸出配線110的第二端112可與第一半導體晶片210交疊。如圖3C中所示，可在每一第一輸出配線110的第二端112與第一半導體晶片210之間安置至少一個第一連接端子310。第一半導體晶片210可藉由第一連接端子310電性連接至第一輸出配線110。第一連接端子310可包括焊料接墊、柱及凸塊中的至少一者。第一連接端子310 可包含金屬。
可在薄膜基板100的第一表面100a上安置第一輸入配線120。第一輸入配線120可與第一輸出配線110間隔開並與第一輸出配線110電性分離。可設置多個第一輸入配線120。第一輸入配線120可彼此間隔開且可彼此電性分離。第一輸入配線120中的每一者可具有第一端121及第二端122。第一輸入配線120的第一端121可鄰近薄膜基板100的第二切割線CL2。在平面圖中，第一輸入配線120的第二端122可與第一半導體晶片210交疊。如圖3C中所示，可在第一輸入配線120的第二端122與第一半導體晶片210之間安置另一第一連接端子310。第一半導體晶片210可藉由第一連接端子310電性連接至第一輸入配線120。
可在薄膜基板100與第一半導體晶片210之間的間隙中形成第一底部填充層215以填充所述間隙。第一底部填充層215可包封第一連接端子310。第一底部填充層215可包含絕緣聚合物材料，例如環氧系聚合物。
可在薄膜基板100的第一表面100a上安裝第二半導體晶片220。
第二半導體晶片220可在第一方向D1上與第一半導體晶片210間隔開。第二半導體晶片220與第一半導體晶片210可為相同種類的半導體晶片。舉例而言，第二半導體晶片220可執行與第一半導體晶片210的功能相同的功能。第二半導體晶片220可具有與第一半導體晶片210的大小、形狀或儲存容量相同的大 小、形狀或儲存容量，但並非僅限於此。第二半導體晶片220可具有第二高度H2。第二高度H2可實質上等於第一高度H1。
可在薄膜基板100的第一表面100a上安置第二輸出配線130。如圖3A中所示，第二輸出配線130可與第一輸出配線110間隔開。可設置多個第二輸出配線130。第二輸出配線130可彼此間隔開且可彼此電性分離。第二輸出配線130中的每一者可具有第一端131及第二端132。每一第二輸出配線130的第一端131可鄰近薄膜基板100的第一切割線CL1。在平面圖中，每一第二輸出配線130的第二端132可與第二半導體晶片220交疊。如圖3D中所示，可在第二輸出配線130的第二端132與第二半導體晶片220之間安置至少一個第二連接端子320。第二半導體晶片220可藉由第二連接端子320電性連接至第二輸出配線130。第二連接端子320可包括焊料接墊、柱及凸塊中的至少一者。第二連接端子320可包含金屬。
可在薄膜基板100的第一表面100a上安置第二輸入配線140。如圖3A中所示，第二輸入配線140可與第一輸入配線120間隔開。可設置多個第二輸入配線140。第二輸入配線140可彼此間隔開且可彼此電性分離。第二輸入配線140中的每一者可具有第一端141及第二端142。每一第二輸入配線140的第一端141可鄰近薄膜基板100的第二切割線CL2。在平面圖中，每一第二輸入配線140的第二端142可與第二半導體晶片220交疊。如圖3D中所示，可在第二輸入配線140的第二端142與第二半導體晶 片220之間安置另一第二連接端子320。第二半導體晶片220可藉由第二連接端子320電性連接至第二輸入配線140。
可在薄膜基板100與第二半導體晶片220之間的間隙中形成第二底部填充層225以填充所述間隙。第二底部填充層225可包封第二連接端子320。第二底部填充層225可包含絕緣聚合物材料，例如環氧系聚合物。
可在每一第一輸出配線110、每一第一輸入配線120、每一第二輸出配線130及每一第二輸入配線140上安置保護層300。保護層300可覆蓋第一輸出配線110與第二輸出配線130以及第一輸入配線120與及第二輸入配線140，因此保護第一輸出配線110與第二輸出配線130以及第一輸入配線120與第二輸入配線140。保護層300可包含絕緣材料。舉例而言，保護層300可包含阻焊劑材料。
參照圖1、圖4A、圖4B、圖4C及圖4D，可將第一薄膜結構400貼附至薄膜基板100以覆蓋保護層300、第一半導體晶片210及第二半導體晶片220。舉例而言，參照圖2A及圖2C所闡述的第一薄膜結構400可貼附至薄膜基板100且可覆蓋保護層300、第一半導體晶片210及第二半導體晶片220。作為另一種選擇，圖2B的第一薄膜結構400、圖2D及圖2E的第一薄膜結構400'或者圖2F的第一薄膜結構400'可貼附至薄膜基板100且可覆蓋保護層300、第一半導體晶片210及第二半導體晶片220。在此些情形中，第一薄膜結構400或400'的第一晶片區CR1及第二晶 片區CR2可分別與第一半導體晶片210及第二半導體晶片220交疊。在平面圖中，可在第一半導體晶片210與第二半導體晶片220之間安置橋接區BR。如圖4B中所示，第一薄膜結構400可接觸保護層300、第一半導體晶片210的上表面及側表面以及第二半導體晶片220的上表面及側表面，且可包封第一半導體晶片210及第二半導體晶片220。
圖4E示出比較實例，其中第一薄膜結構400不具有凹口450。在此種情形中，由於薄膜基板100的第一表面100a與第一半導體晶片210之間的階差(step)以及薄膜基板100的第一表面100a與第二半導體晶片220之間的階差，因此難以將第一半導體晶片210及第二半導體晶片220包圍於第一薄膜結構中。在此種情形中，可能在第一半導體晶片210與第一薄膜結構400之間形成第一空腔(cavity)910。舉例而言，可能在第一半導體晶片210與第一下部黏合薄膜410之間形成第一空腔910。可能在第二半導體晶片220與第一下部黏合薄膜410之間形成第二空腔920。在第一空腔910及第二空腔920中可能存在氣體，例如空氣。
當操作第一半導體晶片210時，可能自第一半導體晶片210產生熱量。第一空腔910中的氣體體積可能藉由熱量而增大。因此，可迫使第一薄膜結構400遠離第一半導體晶片210，進而使得第一半導體晶片210與第一薄膜結構400之間的接觸面積可能減小。可能難以將自第一半導體晶片210產生的熱量傳遞至第一薄膜結構400。同樣地，當操作第二半導體晶片220時，第二空腔 920中的氣體體積可能藉由自第二半導體晶片220產生的熱量而增大。因此，第二半導體晶片220與第一薄膜結構400之間的接觸面積可能減小。來自第二半導體晶片220的熱量可能不傳遞或緩慢地傳遞至第一薄膜結構400。
再次參照圖4A、圖4B、圖4C及圖4D，根據本發明概念的一個態樣，第一薄膜結構400具有凹口450。因此，第一薄膜結構400可有效地包繞(即，毯覆(blanket)，同時實質上接觸全部的)第一半導體晶片210及第二半導體晶片220。因此，最小化或者防止在第一薄膜結構400與第一半導體晶片210之間、第一薄膜結構400與第二半導體晶片220之間以及第一薄膜結構400與保護層300之間形成空腔。具體而言，第一薄膜結構400可接觸第一半導體晶片210的上表面及側表面以及第二半導體晶片220的上表面及側表面。當連續操作第一半導體晶片210及第二半導體晶片220時，可維持第一薄膜結構400與第一半導體晶片210之間以及第一薄膜結構400與第二半導體晶片220之間的接觸面積。若凹口450的第一深度D(參照圖2A及圖2B)小於第一半導體晶片210的第一高度H1及第二半導體晶片220的第二高度H2，則凹口450可能無法防止空腔的形成。根據本發明概念的實例，凹口450的第一深度D(參照圖2A及圖2B)大於第一半導體晶片210的第一高度H1及第二半導體晶片220的第二高度H2。因此，可防止空腔的形成，且第一半導體晶片210及第二半導體晶片220可有效地包繞於第一薄膜結構400中或被第一薄膜結構 400毯覆。即使當長時間操作薄膜封裝時，薄膜封裝仍可具有良好的外觀。
如上所述第一傳導薄膜420可具有相對高的熱導率(例如，200瓦特/米．開爾文至100,000瓦特/米．開爾文)。舉例而言，第一傳導薄膜420可具有較第一半導體晶片210的半導體基板及第二半導體晶片220的半導體基板高的熱導率。因此，第一薄膜結構400可用作散熱薄膜結構。自第一半導體晶片210及第二半導體晶片220產生的熱量可藉由第一薄膜結構400(例如，第一傳導薄膜420)快速地散逸至外部。因此，可增強薄膜封裝的操作特性。
根據本發明概念的實例，第一傳導薄膜420可具有導電性，所述導電性使得第一傳導薄膜420屏蔽第一半導體晶片210及第二半導體晶片220，即，第一傳導薄膜420防止在第一半導體晶片210及第二半導體晶片220中發生電磁干擾(electromagnetic interference，EMI)。EMI是指其中自電性元件輻射或傳輸的電磁波在另一電性元件的傳輸接收功能中造成干擾的現象。第一半導體晶片210及第二半導體晶片220的操作可不干擾另一裝置的操作，或者可不被另一裝置中斷。
圖5A及圖5B示出根據本發明概念的薄膜封裝的另一實例。
參照圖5A及圖5B，根據此實例的薄膜封裝可包括薄膜基板100、第一半導體晶片210、第二半導體晶片220及第一薄膜 結構400'。薄膜基板100、第一半導體晶片210、第二半導體晶片220及第一薄膜結構400'可與參照圖1、圖3A至圖4D所闡述的薄膜基板100、第一半導體晶片210、第二半導體晶片220及第一薄膜結構400實質上相同。
然而，第一薄膜結構400'包括參照圖2D及圖2F所闡述的狹縫460而不是凹口450。作為另一種選擇，狹縫460可具有如圖2E中所示的形狀。狹縫460可安置於第一半導體晶片210與第二半導體晶片220之間。狹縫460可暴露保護層300。由於第一薄膜結構400'具有狹縫460，因此在對第一薄膜結構400'進行貼附的製程中，可藉由狹縫460使存在於第一薄膜結構400'與第一半導體晶片210之間、第一薄膜結構400'與第二半導體晶片220之間以及第一薄膜結構400'與保護層300之間的空氣散逸。因此，在第一薄膜結構400'與第一半導體晶片210之間、第一薄膜結構400'與第二半導體晶片220之間以及第一薄膜結構400'與保護層300之間可不形成空腔。
圖6A示出根據本發明概念的製作薄膜封裝的方法中所使用的貼附工具的下表面。圖6B示出貼附工具的另一形式的下表面。圖6C是沿圖6A的線C-C'截取的剖視圖。圖6D示意性地示出在根據本發明概念的製作薄膜封裝的方法中使用貼附工具對薄膜結構進行貼附。圖6E示出貼附工具的再一形式的下表面。
參照圖6A、圖6B、圖6C、圖6D及圖6E，貼附工具1000可包括其中具有真空孔2000的充氣部(plenum)。如圖6A 中所示，貼附工具1000的下表面1001可包括中心區R10及邊緣(周邊)區R20。中心區R10可被邊緣區R20圍繞。作為實例，中心區R10可具有矩形形狀。可在中心區R10中安置第一凹槽1210及第二凹槽1220。真空孔2000可不安置於中心區中。真空孔2000可安置於貼附工具1000的下表面1001的邊緣區R20中。在下文中，將闡述使用貼附工具1000對第一薄膜結構400進行貼附的步驟。
如圖6D中所示，可降低貼附工具1000進而使得貼附工具1000的下表面1001的邊緣區R20接觸第一薄膜結構400的邊緣區。舉例而言，貼附工具1000的下表面1001可接觸第一保護薄膜440。在圖4A至圖4D中示出並參照圖4A至圖4D所闡述的對第一薄膜結構400進行貼附的製程中，在藉由在真空孔2000中由連接至真空孔2000的真空裝置(例如，未示出的真空幫浦)產生的真空將第一薄膜結構400黏合至工具的同時，貼附工具1000可輸送第一薄膜結構400。可移動貼附工具1000以將第一薄膜結構400朝薄膜基板100引導。貼附工具1000可設置於薄膜基板100上，進而使得第一凹槽1210及第二凹槽1220分別與第一半導體晶片210及第二半導體晶片220對準。貼附工具1000可將第一薄膜結構400的邊緣區壓至薄膜基板100的第一表面100a上。因此，可將第一薄膜結構400貼附至保護層300。由於設置第一凹槽1210及第二凹槽1220，因此在對第一薄膜結構400進行貼附的製程中，可不損壞第一半導體晶片210及第二半導體晶片220。可分別 在第一凹槽1210及第二凹槽1220中設置緩衝器3000。舉例而言，緩衝器3000可各自為海綿狀材料。緩衝器3000可吸收施加至第一半導體晶片210及第二半導體晶片220的應力。應力可為物理衝擊。由於緩衝器3000設置於第一凹槽1210及第二凹槽1220中，因此可防止第一半導體晶片210及第二半導體晶片220被損壞。在下文中，將更詳細地闡述貼附工具1000的下表面1001的形狀。
參照圖6A及圖6B，貼附工具1000的下表面1001可具有與第一薄膜結構400的平坦表面(planar surface)對應的形狀。可在貼附工具1000的下表面1001的邊緣區R20中安置凹口部分1450。凹口部分1450可安置於貼附工具1000的第一側1000a及第二側1000b中的至少一者中。貼附工具1000的第一側1000a可與貼附工具1000的第二側1000b相對。可使用貼附工具1000對具有凹口450的第一薄膜結構400進行貼附。在此種情形中，凹口部分1450可具有與第一薄膜結構400的凹口450的形狀、平面排列、大小或區段數目對應的形狀、平面排列、大小或區段數目。參照圖6A，貼附工具1000可具有矩形凹口部分1450。在此種情形中，可使用貼附工具1000對圖2A中所示出並參照圖2A所闡述的具有凹口450的第一薄膜結構400進行貼附。參照圖6B，貼附工具1000可具有三角形凹口部分1450。在此種情形中，可使用貼附工具1000對圖2B中所示出並參照圖2B所闡述的具有凹口450的第一薄膜結構400進行貼附。在對第一薄膜結構400進行貼附的製程中，若真空孔2000設置於與第一薄膜結構400的凹口450 的位置對應的位置處，則貼附工具1000可能難以真空吸附(vacuum-adsorb)第一薄膜結構400。另一方面，根據本發明概念，在對第一薄膜結構400進行貼附的製程中，貼附工具1000的凹口部分1450設置於與第一薄膜結構400的凹口450的位置對應的位置處。不在與第一薄膜結構400的凹口450的位置對應的位置處設置真空孔2000。貼附工具1000可有效地真空吸附第一薄膜結構400。
圖6E示出可用於對圖2D至圖2F中所示出並參照圖2D至圖2F所闡述的具有狹縫460的第一薄膜結構400進行貼附的貼附工具1000'。
圖7示出根據本發明概念的薄膜封裝的再一實例，且與沿圖4A的線II-II'截取的剖視圖對應。
參照圖1、圖4A及圖7，根據本發明概念的薄膜封裝可包括薄膜基板100、第一半導體晶片210、第二半導體晶片220、第一薄膜結構400及第二薄膜結構500。
第二薄膜結構500可安置於薄膜基板100的第二表面100b上。在平面圖中，第二薄膜結構500可與第一半導體晶片210及第二半導體晶片220交疊。第二薄膜結構500可包括第二下部黏合薄膜510、第二傳導薄膜520、第二上部黏合薄膜530及第二保護薄膜540。第二下部黏合薄膜510可包含與第一下部黏合薄膜410的絕緣聚合物材料類似的絕緣聚合物材料。第二傳導薄膜520可藉由第二下部黏合薄膜510貼附至薄膜基板100。第二傳導薄膜 520可包含金屬或含碳材料。第二傳導薄膜520可具有相對高的熱導率(例如，200瓦特/米．開爾文至100,000瓦特/米．開爾文)。由於第二薄膜結構500包括第二傳導薄膜520，因此第二薄膜結構500可用作散熱薄膜結構。舉例而言，當操作第一半導體晶片210及第二半導體晶片220時，可藉由第二傳導薄膜520將自第一半導體晶片210及第二半導體晶片220產生的熱量快速地散逸至外部。因此，可增強薄膜封裝的操作特性。第二傳導薄膜520可具有導電性。因此，第一半導體晶片210及第二半導體晶片220可被第二傳導薄膜520屏蔽以免受電磁干擾(EMI)。
第二上部黏合薄膜530可安置於第二傳導薄膜520上以覆蓋第二傳導薄膜520。第二上部黏合薄膜530可包含與第一上部黏合薄膜430的絕緣聚合物材料類似的絕緣聚合物材料。
第二保護薄膜540可安置於第二上部黏合薄膜530上。第二保護薄膜540可藉由第二上部黏合薄膜530貼附至第二傳導薄膜520。第二保護薄膜540可防止第二傳導薄膜520被外部雜質損壞(例如，被氧化或腐蝕)。
薄膜基板100、第一半導體晶片210、第二半導體晶片220及第一薄膜結構400可與圖1至圖4D中所示出並參照圖1至圖4D所闡述的薄膜基板100、第一半導體晶片210、第二半導體晶片220及第一薄膜結構400實質上相同。第一薄膜結構400可具有與圖2A中所示出並參照圖2A所闡述的形狀相同的形狀。作為另一種選擇，可將圖2B的第一薄膜結構400、圖2D及圖2F的 第一薄膜結構400'或者圖2E的第一薄膜結構400'用於所述薄膜封裝中。
圖8A及圖8B示出根據本發明概念的薄膜封裝的另一實例。
參照圖1、圖4B、圖4D、圖8A及圖8B，根據本發明概念的薄膜封裝可包括薄膜基板100、第一半導體晶片210、第二半導體晶片220、第一薄膜結構400、第二薄膜結構500、第一輸出配線110、第一輸入配線120、第二輸出配線130及第二輸入配線140。薄膜基板100、第一半導體晶片210、第二半導體晶片220、第一薄膜結構400、第二薄膜結構500、第一輸出配線110、第一輸入配線120、第二輸出配線130及第二輸入配線140可與上述薄膜基板100、第一半導體晶片210、第二半導體晶片220、第一薄膜結構400、第二薄膜結構500、第一輸出配線110、第一輸入配線120、第二輸出配線130及第二輸入配線140類似。
可設置多個第一輸入配線120。第一輸出配線110可包括接地配線110G及訊號配線110S。孔690可延伸穿過第一下部黏合薄膜410及保護層300。孔690可暴露出接地配線110G。可在孔690中安置接地部件(或簡稱「接地」)600。接地部件600可為傳導材料的本體，例如金屬的本體。第一傳導薄膜420可藉由接地部件600電性連接至接地配線110G。第一傳導薄膜420可包含導電材料。由於各種原因，電荷可積聚於第一傳導薄膜420中。當第一傳導薄膜420中已積聚超過預定量的電荷時，電荷可 自第一傳導薄膜420靜電放電至其他導電元件(例如，積體電路及內部配線)，從而可能損壞其他導電元件。然而，根據本發明概念的此實例，第一傳導薄膜420電性連接至接地配線110G，進而使得可防止薄膜封裝被靜電放電(electrostatic discharge，ESD)損壞。因此，可增強薄膜封裝的可靠性。在一些實例中，省略接地部件600，且第一傳導薄膜420延伸至孔690中。在此種情形中，第一傳導薄膜420可電性連接至接地配線110G。
在一些實例中，第一輸入配線120、第二輸出配線130及第二輸入配線140中的一者包括接地配線。在此種情形中，第一傳導薄膜420可連接至接地配線。
另外，薄膜封裝的此實例可採用圖2C的第一薄膜結構400、圖2D及圖2F的第一薄膜結構400'或者圖2E的第一薄膜結構400'，而不是圖2A及圖2B的第一薄膜結構400。
圖9A至圖9C示出根據本發明概念的薄膜封裝的另一實例。
參照圖9A、圖9B及圖9C，根據本發明概念的薄膜封裝可包括薄膜基板100、第一半導體晶片210、第二半導體晶片220、第一薄膜結構400、第二薄膜結構500及第三半導體晶片230。薄膜基板100、第一半導體晶片210、第二半導體晶片220、第一薄膜結構400及第二薄膜結構500可與上述薄膜基板100、第一半導體晶片210、第二半導體晶片220、第一薄膜結構400及第二薄膜結構500類似。
第三半導體晶片230可安置於薄膜基板100的第一區R1的第一表面100a上。第三半導體晶片230可在第一方向D1上與第二半導體晶片220間隔開。可在薄膜基板100的第一表面100a上安置第三輸出配線150。第三輸出配線150的第一端151可鄰近薄膜基板100的第一切割線CL1。第三輸出配線150的第一端151可由保護層300暴露。在平面圖中，第三輸出配線150的第二端152可與第三半導體晶片230交疊。如圖9C中所示，可在第三輸出配線150的第二端152與第三半導體晶片230之間安置至少一個第三連接端子330。第三連接端子330可包括焊料接墊、柱及凸塊中的至少一者。第三連接端子330可包含金屬。第三半導體晶片230可藉由第三連接端子330電性連接至第三輸出配線150。
可在薄膜基板100的第一表面100a上安置第三輸入配線160。第三輸入配線160的第一端161可鄰近薄膜基板100的第二切割線CL2。第三輸入配線160的第一端161可由保護層300暴露。在平面圖中，第三輸入配線160的第二端162可與第三半導體晶片230交疊。可在第三輸入配線160的第二端162與第三半導體晶片230之間安置另一第三連接端子330。第三半導體晶片230可藉由第三連接端子330電性連接至第三輸入配線160。保護層300可暴露出第三輸出配線150的第一端151及第三輸入配線160的第一端161。可在薄膜基板100與第三半導體晶片230之間的間隙中形成第三底部填充層235以填充所述間隙。第三底部填充層235可包封第三連接端子330。
第一薄膜結構400可覆蓋第一半導體晶片210、第二半導體晶片220及第三半導體晶片230。第一薄膜結構400可包括第一晶片區CR1、第二晶片區CR2、第三晶片區CR3、第一橋接區BR1及第二橋接區BR2。第三晶片區CR3可較第二晶片區CR2更靠近薄膜基板100的第四側400d。在平面圖中，第三晶片區CR3可與第三半導體晶片230交疊。
第一橋接區BR1可與上述橋接區BR實質上相同。舉例而言，第一橋接區BR1可安置於第一半導體晶片210與第二半導體晶片220之間，且在第一薄膜結構400的第一側400a與第一薄膜結構400的第二側400b之間延伸。
第二橋接區BR2可安置於第二晶片區CR2與第三晶片區CR3之間。舉例而言，第二橋接區BR2可安置於第二半導體晶片220與第三半導體晶片230之間，且在第一薄膜結構400的第一側400a與第一薄膜結構400的第二側400b之間延伸。
可在第一薄膜結構400的第一橋接區BR1中安置第一凹口450。舉例而言，可在第一薄膜結構400的第一側400a及第二側400b中的至少一者中安置第一凹口450。第一凹口450可為矩形凹口。作為另一種選擇，第一凹口450可為三角形凹口。第一凹口450的數目或形狀可與圖9A至圖9C中所示的數目或形狀不同。
可在第一薄膜結構400的第二橋接區BR2中安置第二凹口452。舉例而言，可在第一薄膜結構400的第一側400a及第二 側400b中的至少一者中安置第二凹口452。第二凹口452可為矩形凹口。然而，第二凹口452的形狀可為除如上所述的矩形之外的其他形狀。借助於第二凹口452，第一薄膜結構400可有效地包繞第二半導體晶片220及第三半導體晶片230。因此，可不在第二半導體晶片220與第一薄膜結構400之間以及第三半導體晶片230與第一薄膜結構400之間形成空腔。
在一些實例中，在第一薄膜結構400的第一橋接區BR1中安置狹縫460(屬於圖2D至圖2F中所示出並參照圖2D至圖2F所闡述的類型)，而不是凹口450。在一些實例中，在第一薄膜結構400的第二橋接區BR2中安置狹縫460(再次，參照圖2D至圖2F)，而不是凹口452。
第一薄膜結構400可暴露出第三輸出配線150的第一端151及第三輸入配線160的第一端161。
儘管圖中未示出，但是第一輸出配線110、第二輸出配線130及第三輸出配線150以及第一輸入配線120、第二輸入配線140及第三輸入配線160中的至少一者可包括接地配線。參照圖8A及圖8B所闡述的接地部件600可安置於保護層300及第一保護薄膜440中以連接至接地配線。在一些實例中，省略第二薄膜結構500。
圖10A至圖10C示出根據本發明概念的封裝模組的實例。
參照圖10A至圖10C，封裝模組1可包括單元薄膜封裝 10、電路基板20及顯示裝置30。封裝模組1可為顯示裝置總成。封裝模組1可採用以上參照圖1及圖4A至圖4D所闡述的薄膜封裝(FPKG)。再次參照圖1，可沿切割線CL切割薄膜封裝(FPKG)，進而使得多個單元薄膜封裝10可彼此分離。單元薄膜封裝10可包括薄膜基板100的第一區R1及第一區R1上的元件。舉例而言，單元薄膜封裝10中的每一者包括薄膜基板100、第一半導體晶片210、第二半導體晶片220及第一薄膜結構400。在每一單元薄膜封裝10中，薄膜基板100的一側100c及另一側100d可分別與切割前的薄膜基板100的第一切割線CL1及第二切割線CL2對應。作為另一種選擇，封裝模組1可採用參照圖5A及圖5B所闡述的薄膜封裝、參照圖7所闡述的薄膜封裝、參照圖8A及圖8B所闡述的薄膜封裝或者參照圖9A至圖9C所闡述的薄膜封裝。
電路基板20及顯示裝置30可貼附至薄膜基板100的第一表面100a以製造封裝模組1。如圖10B及圖10C中所示，薄膜基板100可為可撓性的以便彎曲。舉例而言，薄膜基板100的第一表面100a的一部分可面對薄膜基板100的第一表面100a的另一部分。
電路基板20可安置於第一表面100a上。電路基板20可鄰近薄膜基板100的側100d。舉例而言，電路基板20可包括印刷電路板(printed circuit board，PCB)或可撓性印刷電路板(flexible printed circuit board，FPCB)。保護層300及第一薄膜結構400可暴露出第一輸入配線120的第一端121及第二輸入配線 140的第一端141。可在第一輸入配線120的第一端121與電路基板20之間以及第二輸入配線140的第一端141與電路基板20之間安置輸入連接部件710。輸入連接部件710可包括各向異性傳導薄膜(anisotropic conductive film，ACF)。舉例而言，輸入連接部件710可包括第一黏合劑聚合物711及在第一黏合劑聚合物711中的第一金屬顆粒713。如圖10B中所示，電路基板20可藉由第一金屬顆粒713電性連接至第一輸入配線120。電路基板20可藉由第一輸入配線120電性連接至第一半導體晶片210。如圖10C中所示，電路基板20可藉由第一金屬顆粒713電性連接至第二輸入配線140。電路基板20可藉由第二輸入配線140電性連接至第二半導體晶片220。第二輸入配線140可與第一輸入配線120電性分離。
顯示裝置30可安置於薄膜基板100的第一表面100a上。顯示裝置30可鄰近薄膜基板100的一側100c。顯示裝置30可包括相互堆疊的顯示基板31、顯示面板32及保護部件33。可在顯示基板31與第一輸出配線110的第一端111之間以及顯示基板31與第二輸出配線130的第一端131之間安置輸出連接部件720。輸出連接部件720可包括各向異性傳導薄膜。舉例而言，輸出連接部件720可包括第二黏合劑聚合物721及第二黏合劑聚合物721中的第二金屬顆粒723。如圖10B中所示，顯示基板31可藉由第二金屬顆粒723及第一輸出配線110電性連接至第一半導體晶片210。如圖10C中所示，顯示基板31可藉由第二金屬顆粒 723電性連接至第二輸出配線130。顯示裝置30可藉由第二輸出配線130電性連接至第二半導體晶片220。
第一半導體晶片210可藉由第一輸入配線120自電路基板20接收訊號。第一半導體晶片210可包括驅動積體電路(例如，閘極驅動積體電路及/或資料驅動積體電路)且可產生驅動訊號(例如，閘極驅動訊號及/或資料驅動訊號)。可將自第一半導體晶片210產生的驅動訊號提供至顯示基板31的閘極線及/或資料線以操作顯示面板32。同樣地，第二半導體晶片220可藉由第二輸入配線140自電路基板20接收訊號。第二半導體晶片220可包括驅動積體電路且可產生驅動訊號。可藉由第二輸出配線130將自第二半導體晶片220產生的驅動訊號提供至顯示基板31的閘極線及/或資料線，由此操作顯示面板32。根據本發明概念，由於設置所述多個半導體晶片210及220，因此可增強封裝模組1的操作速度及效能。因此，可達成顯示裝置30的高速度及高解析度。
封裝模組1的驅動電壓可為相對高的。根據本發明概念，第一薄膜結構400可包括至少一個凹口450或至少一個狹縫460(參照圖2D至圖2E)。即使長時間操作封裝模組1，第一薄膜結構400仍可固定地貼附至第一半導體晶片210及第二半導體晶片220。因此，自第一半導體晶片210及第二半導體晶片220產生的熱量可容易地散逸。
儘管已參照本發明概念的實例特別示出並闡述了本發明概念，然而此項技術中具有通常知識者將理解，在不背離以下 申請專利範圍所界定的本發明概念的精神及範圍的條件下可對此些實例作出形式及細節上的各種變化。
10‧‧‧單元薄膜封裝
100‧‧‧薄膜基板
190‧‧‧鏈齒孔
210‧‧‧第一半導體晶片/半導體晶片
220‧‧‧第二半導體晶片/半導體晶片
400‧‧‧第一薄膜結構
CL‧‧‧切割線
D1‧‧‧第一方向
D2‧‧‧第二方向
FPKG‧‧‧薄膜封裝
I‧‧‧區
R1‧‧‧第一區
R2‧‧‧第二區

Claims (25)

  1. 一種薄膜封裝，包括：薄膜基板，具有彼此相對的第一表面及第二表面；第一半導體晶片，位於所述薄膜基板的所述第一表面上；第二半導體晶片，位於所述薄膜基板的所述第一表面上，所述第二半導體晶片與所述第一半導體晶片間隔開；以及第一傳導薄膜，位於所述薄膜基板的所述第一表面上，其中所述第一傳導薄膜覆蓋所述第一半導體晶片及所述第二半導體晶片且在所述第一傳導薄膜中具有至少一個狹縫或至少一個凹口，且在所述薄膜封裝的平面圖中，每一所述至少一個狹縫或每一所述至少一個凹口在所述第一傳導薄膜的區域中延伸，所述第一傳導薄膜的所述區域位於所述第一半導體晶片與所述第二半導體晶片之間且由所述第一傳導薄膜的彼此相對的第一側與第二側定界。
  2. 如申請專利範圍第1項所述的薄膜封裝，其中所述第一傳導薄膜的熱導率為200瓦特/米．開爾文至100,000瓦特/米．開爾文。
  3. 如申請專利範圍第1項所述的薄膜封裝，其中所述第一傳導薄膜包含金屬或含碳材料。
  4. 如申請專利範圍第1項所述的薄膜封裝，其中所述至少一個狹縫或所述至少一個凹口是多個凹口，且 所述凹口安置於所述第一傳導薄膜的所述第一側及所述第二側中。
  5. 如申請專利範圍第1項所述的薄膜封裝，其中在所述薄膜封裝的平面圖中，所述至少一個狹縫或所述至少一個凹口是在所述第一半導體晶片與所述第二半導體晶片之間垂直延伸穿過所述第一傳導薄膜的至少一個狹縫。
  6. 如申請專利範圍第1項所述的薄膜封裝，更包括第二傳導薄膜，所述第二傳導薄膜位於所述薄膜基板的所述第二表面上，其中在所述薄膜封裝的平面圖中，所述第二傳導薄膜與所述第一半導體晶片及所述第二半導體晶片中的至少一者交疊。
  7. 如申請專利範圍第1項所述的薄膜封裝，更包括保護薄膜，所述保護薄膜位於所述第一傳導薄膜上，其中所述保護薄膜包含絕緣材料。
  8. 如申請專利範圍第1項所述的薄膜封裝，更包括接地配線，所述接地配線位於所述薄膜基板的所述第一表面上，其中所述接地配線電性連接至所述第一半導體晶片及所述第一傳導薄膜。
  9. 一種薄膜封裝，包括：薄膜基板；第一半導體晶片，位於所述薄膜基板的第一表面上；第二半導體晶片，位於所述薄膜基板的所述第一表面上，所述第二半導體晶片與所述第一半導體晶片間隔開；以及 第一薄膜結構，位於所述薄膜基板的所述第一表面上且覆蓋所述第一半導體晶片及所述第二半導體晶片，其中所述第一薄膜結構包含金屬或含碳材料，在所述薄膜封裝的平面圖中，所述第一薄膜結構具有橋接區，所述橋接區安置於所述第一半導體晶片與所述第二半導體晶片之間且由所述第一薄膜結構的彼此相對的第一側及第二側定界，且所述橋接區中具有至少一個狹縫或至少一個凹口。
  10. 如申請專利範圍第9項所述的薄膜封裝，其中所述至少一個狹縫或所述至少一個凹口是延伸穿過所述第一薄膜結構的至少一個狹縫。
  11. 如申請專利範圍第9項所述的薄膜封裝，其中所述至少一個狹縫或所述至少一個凹口是安置於所述第一薄膜結構的所述第一側或所述第二側中的至少一個凹口，所述第二半導體晶片在第一方向上與所述第一半導體晶片間隔開，且所述第一薄膜結構的所述第一側及所述第二側與所述第一方向平行。
  12. 如申請專利範圍第9項所述的薄膜封裝，其中所述第一薄膜結構包括傳導薄膜，且所述傳導薄膜的熱導率為200瓦特/米．開爾文至100,000瓦特/米．開爾文。
  13. 如申請專利範圍第9項所述的薄膜封裝，其中所述第一薄膜結構接觸所述第一半導體晶片及所述第二半導體晶片。
  14. 如申請專利範圍第9項所述的薄膜封裝，更包括位於所述薄膜基板的所述第一表面上的第一輸出配線及第一輸入配線，其中所述第一輸出配線及所述第一輸入配線電性連接至所述第一半導體晶片，所述第一輸出配線的一端鄰近所述薄膜基板的一側，所述第一輸入配線的一端鄰近所述薄膜基板的另一側，且所述第一輸出配線的所述一端及所述第一輸入配線的所述一端由所述第一薄膜結構暴露。
  15. 如申請專利範圍第14項所述的薄膜封裝，更包括位於所述薄膜基板的所述第一表面上的第二輸出配線及第二輸入配線，其中所述第二輸出配線及所述第二輸入配線電性連接至所述第二半導體晶片，所述第二輸出配線的一端鄰近所述薄膜基板的所述一側，所述第二輸入配線的一端鄰近所述薄膜基板的所述另一側，且所述第二輸出配線的所述一端及所述第二輸入配線的所述一端由所述第一薄膜結構暴露。
  16. 一種薄膜上晶片(COF)封裝，包括： 基板，包括可撓性材料薄膜且具有相對的第一表面及第二表面；第一半導體晶片，位於所述基板的所述第一表面上；第二半導體晶片，位於所述基板的所述第一表面上，所述第二半導體晶片在第一方向上與所述第一半導體晶片間隔開；以及薄膜結構，包括位於所述基板的所述第一表面上的傳導薄膜，且所述第一半導體晶片的側表面及上表面及所述第二半導體晶片的側表面及上表面被包繞於所述薄膜結構中，其中所述薄膜結構具有第一側及第二側，所述第一側與所述第二側在與所述第一方向垂直的第二方向上彼此間隔開，如於所述薄膜上晶片封裝的平面圖中所觀察到，所述薄膜結構具有第一晶片區、第二晶片區以及橋接區，在所述第一晶片區處，所述傳導薄膜覆蓋所述第一半導體晶片，在所述第二晶片區處，所述傳導薄膜覆蓋所述第二半導體晶片，所述橋接區位於所述第一晶片區與所述第二晶片區之間，且所述薄膜結構具有與所述薄膜結構的所述第一側及所述第二側間隔開並延伸穿過所述橋接區的至少一個狹縫，或者所述薄膜結構具有在所述橋接區中自所述薄膜結構的所述第一側及所述第二側中的一者延伸的至少一個凹口。
  17. 如申請專利範圍第16項所述的薄膜上晶片封裝，其中所述薄膜結構包括導熱薄膜，所述導熱薄膜的熱導率為200瓦特/米．開爾文至100,000瓦特/米．開爾文。
  18. 如申請專利範圍第16項所述的薄膜上晶片封裝，其中所述傳導薄膜是金屬薄膜或含碳材料的薄膜。
  19. 如申請專利範圍第16項所述的薄膜上晶片封裝，更包括第二薄膜結構，所述第二薄膜結構包括位於所述基板的所述第二表面上的第二傳導薄膜，其中在所述薄膜上晶片封裝的平面圖中，所述第二傳導薄膜與所述第一半導體晶片及所述第二半導體晶片中的至少一者交疊。
  20. 如申請專利範圍第16項所述的薄膜上晶片封裝，更包括導電接地線，所述導電接地線位於所述基板的所述第一表面上，其中所述薄膜結構的所述傳導薄膜是導電的，且所述接地線電性連接至所述第一半導體晶片及所述薄膜結構的所述傳導薄膜。
  21. 一種封裝模組，包括：顯示裝置；以及薄膜封裝，電性連接至所述顯示裝置，其中所述薄膜封裝包括：薄膜基板，具有彼此相對的第一表面及第二表面；第一半導體晶片，位於所述薄膜基板的所述第一表面上；第二半導體晶片，位於所述薄膜基板的所述第一表面上，所述第二半導體晶片與所述第一半導體晶片間隔開；以及第一散熱薄膜結構，位於所述薄膜基板的所述第一表面 上，其中所述第一散熱薄膜結構覆蓋所述第一半導體晶片及所述第二半導體晶片且包括狹縫及凹口中的一者，其中所述狹縫及所述凹口中的所述一者安置於所述第一散熱薄膜結構的橋接區中，且其中在所述薄膜封裝的平面圖中，所述第一散熱薄膜結構的所述橋接區安置於所述第一半導體晶片與所述第二半導體晶片之間以及所述第一散熱薄膜結構的彼此相對的第一側與第二側之間。
  22. 如申請專利範圍第21項所述的封裝模組，更包括第二散熱薄膜結構，所述第二散熱薄膜結構位於所述薄膜基板的所述第二表面上，其中在所述薄膜封裝的平面圖中，所述第二散熱薄膜結構與所述第一半導體晶片及所述第二半導體晶片中的至少一者交疊。
  23. 如申請專利範圍第21項所述的封裝模組，其中所述第一散熱薄膜結構包括：下部黏合薄膜：傳導薄膜，位於所述下部黏合薄膜上；上部黏合薄膜，位於所述傳導薄膜上；以及保護薄膜，位於所述上部黏合薄膜上。
  24. 如申請專利範圍第23項所述的封裝模組，其中所述傳導薄膜包含銅、鋁、石墨烯、碳奈米管及石墨中的至少一者。
  25. 如申請專利範圍第23項所述的封裝模組，更包括：配線，位於所述薄膜基板的所述第一表面上；以及保護層，覆蓋所述配線，其中所述配線連接至所述第一半導體晶片，且所述第一散熱薄膜結構安置於所述保護層上。
TW108109201A 2018-05-28 2019-03-19 薄膜封裝以及包含該薄膜封裝的封裝模組 TWI714985B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2018-0060651 2018-05-28
KR1020180060651A KR102519001B1 (ko) 2018-05-28 2018-05-28 필름 패키지 및 이를 포함하는 패키지 모듈

Publications (2)

Publication Number Publication Date
TW202005003A TW202005003A (zh) 2020-01-16
TWI714985B true TWI714985B (zh) 2021-01-01

Family

ID=66554167

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108109201A TWI714985B (zh) 2018-05-28 2019-03-19 薄膜封裝以及包含該薄膜封裝的封裝模組

Country Status (5)

Country Link
US (2) US10643948B2 (zh)
EP (1) EP3576143A1 (zh)
KR (1) KR102519001B1 (zh)
CN (1) CN110544684B (zh)
TW (1) TWI714985B (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11177226B2 (en) * 2018-09-19 2021-11-16 Intel Corporation Flexible shield for semiconductor devices
US11923264B2 (en) * 2019-09-20 2024-03-05 Samsung Electronics Co., Ltd. Semiconductor apparatus for discharging heat
CN113113377B (zh) * 2020-01-13 2024-06-11 三星Sdi株式会社 功率半导体器件、包括其的电池系统和车辆
KR102712113B1 (ko) * 2020-02-25 2024-09-30 삼성전자주식회사 칩-온-필름 패키지
CN113534513A (zh) * 2020-04-21 2021-10-22 咸阳彩虹光电科技有限公司 半导体封装结构和显示装置
US11329013B2 (en) * 2020-05-28 2022-05-10 Nxp Usa, Inc. Interconnected substrate arrays containing electrostatic discharge protection grids and associated microelectronic packages
TWI743915B (zh) * 2020-07-31 2021-10-21 大陸商河南烯力新材料科技有限公司 薄膜覆晶封裝結構與顯示裝置
KR102508828B1 (ko) * 2021-05-07 2023-03-10 스테코 주식회사 Ｃｏｆ 패키지
CN114038816A (zh) * 2021-10-21 2022-02-11 深圳天德钰科技股份有限公司 薄膜覆晶封装结构和电子设备
TWI796027B (zh) * 2021-12-02 2023-03-11 南茂科技股份有限公司 可撓性線路載板
TWI776768B (zh) * 2022-01-12 2022-09-01 南茂科技股份有限公司 散熱貼片及薄膜覆晶封裝結構

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4855867A (en) * 1987-02-02 1989-08-08 International Business Machines Corporation Full panel electronic packaging structure
US5448451A (en) * 1992-11-20 1995-09-05 Kabushiki Kaisha Toshiba Lead carrier
US20060033217A1 (en) * 2004-08-10 2006-02-16 Brian Taggart Flip-chips on flex substrates, flip-chip and wire-bonded chip stacks, and methods of assembling same
US20070211426A1 (en) * 2006-03-08 2007-09-13 Clayton James E Thin multichip flex-module
TW201327728A (zh) * 2011-12-26 2013-07-01 Novatek Microelectronics Corp 薄膜覆晶封裝之基板

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3061954B2 (ja) 1991-08-20 2000-07-10 株式会社東芝 半導体装置
JP2801810B2 (ja) 1992-04-14 1998-09-21 株式会社東芝 樹脂封止型半導体装置
JP2852178B2 (ja) * 1993-12-28 1999-01-27 日本電気株式会社 フィルムキャリアテープ
JP3427352B2 (ja) * 1999-08-24 2003-07-14 アムコー テクノロジー コリア インコーポレーティド 半導体パッケージ用回路基板
US6703707B1 (en) 1999-11-24 2004-03-09 Denso Corporation Semiconductor device having radiation structure
KR20040076028A (ko) 2003-02-24 2004-08-31 한국시그네틱스 주식회사 열방출 특성을 개선한 테이프 비. 지.에이（ｔｂｇａ）패키지
JP3723963B2 (ja) * 2003-06-06 2005-12-07 三井金属鉱業株式会社 メッキ装置および電子部品実装用フィルムキャリアテープの製造方法
KR100658442B1 (ko) 2006-02-14 2006-12-19 삼성전자주식회사 열분산형 테이프 패키지 및 그를 이용한 평판 표시 장치
JP5193431B2 (ja) 2006-04-18 2013-05-08 沖電線株式会社 放熱構造
US8575746B2 (en) 2006-07-20 2013-11-05 Samsung Electronics Co., Ltd. Chip on flexible printed circuit type semiconductor package
JP2009194355A (ja) 2008-01-17 2009-08-27 Sharp Corp 半導体装置および表示装置
JP2010123910A (ja) * 2008-10-21 2010-06-03 Renesas Electronics Corp Ｔｃｐ型半導体装置及びそのテスト方法
US8508056B2 (en) 2009-06-16 2013-08-13 Dongbu Hitek Co., Ltd. Heat releasing semiconductor package, method for manufacturing the same, and display apparatus including the same
JP5466966B2 (ja) 2010-02-16 2014-04-09 新藤電子工業株式会社 配線板、半導体装置、半導体モジュール及びディスプレイ装置
US8637981B2 (en) 2011-03-30 2014-01-28 International Rectifier Corporation Dual compartment semiconductor package with temperature sensor
TWI462256B (zh) * 2011-11-02 2014-11-21 Chipmos Technologies Inc 晶片封裝結構
CN103337490A (zh) * 2013-06-13 2013-10-02 友达光电股份有限公司 覆晶薄膜卷带及薄膜覆晶结构
US9406583B2 (en) * 2013-11-21 2016-08-02 Dongbu Hitek Co., Ltd. COF type semiconductor package and method of manufacturing the same
KR102284652B1 (ko) 2014-08-28 2021-08-02 삼성전자 주식회사 반도체 패키지
KR102355256B1 (ko) * 2015-01-22 2022-01-25 삼성디스플레이 주식회사 표시 장치
US10043737B2 (en) 2015-12-02 2018-08-07 Novatek Microelectronics Corp. Chip on film package
KR102595896B1 (ko) * 2016-08-08 2023-10-30 삼성전자 주식회사 인쇄회로기판 및 이를 가지는 반도체 패키지
KR20180121058A (ko) * 2017-04-28 2018-11-07 주식회사 디비하이텍 플렉서블 반도체 패키지
US10403577B1 (en) * 2018-05-03 2019-09-03 Invensas Corporation Dielets on flexible and stretchable packaging for microelectronics

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4855867A (en) * 1987-02-02 1989-08-08 International Business Machines Corporation Full panel electronic packaging structure
US5448451A (en) * 1992-11-20 1995-09-05 Kabushiki Kaisha Toshiba Lead carrier
US20060033217A1 (en) * 2004-08-10 2006-02-16 Brian Taggart Flip-chips on flex substrates, flip-chip and wire-bonded chip stacks, and methods of assembling same
US20070211426A1 (en) * 2006-03-08 2007-09-13 Clayton James E Thin multichip flex-module
TW201327728A (zh) * 2011-12-26 2013-07-01 Novatek Microelectronics Corp 薄膜覆晶封裝之基板

Also Published As

Publication number Publication date
EP3576143A1 (en) 2019-12-04
US20190363051A1 (en) 2019-11-28
KR102519001B1 (ko) 2023-04-10
US10840191B2 (en) 2020-11-17
CN110544684A (zh) 2019-12-06
KR20190135322A (ko) 2019-12-06
US20200211973A1 (en) 2020-07-02
CN110544684B (zh) 2024-06-18
TW202005003A (zh) 2020-01-16
US10643948B2 (en) 2020-05-05

Similar Documents

Publication Publication Date Title
TWI714985B (zh) 薄膜封裝以及包含該薄膜封裝的封裝模組
US10211190B2 (en) Semiconductor packages having reduced stress
US11664331B2 (en) Semiconductor package
US20200219860A1 (en) Semiconductor package
US20130200509A1 (en) Semiconductor package
JP2008091714A (ja) 半導体装置
EP4152376A1 (en) Chip encapsulation structure and electronic device
CN111092074A (zh) 半导体封装和制造半导体封装的方法
TWI655737B (zh) 包含複數個堆疊晶片之半導體封裝
US7723843B2 (en) Multi-package module and electronic device using the same
KR20050002659A (ko) 혼성집적회로
KR100658442B1 (ko) 열분산형 테이프 패키지 및 그를 이용한 평판 표시 장치
KR102667427B1 (ko) 반도체 패키지 시스템
US7763959B2 (en) Heat slug for package structure
TWI515865B (zh) 多晶片堆疊封裝結構及其製造方法
KR20190130444A (ko) 반도체 패키지 시스템
US20230369265A1 (en) Film package and package module including the same
KR102682227B1 (ko) 반도체 패키지 및 이의 제조 방법
US9018759B2 (en) Semiconductor package substrate and semiconductor package including the same
KR101234164B1 (ko) 방열성을 향상시킨 반도체 패키지
KR20230082920A (ko) 필름 패키지
US20190035720A1 (en) Stress distribution interposer for mitigating substrate cracking
CN118737985A (zh) 一种3d芯片堆叠及封装结构
CN112992797A (zh) 芯片封装