KR20180121058A - 플렉서블 반도체 패키지 - Google Patents

플렉서블 반도체 패키지 Download PDF

Info

Publication number
KR20180121058A
KR20180121058A KR1020170055248A KR20170055248A KR20180121058A KR 20180121058 A KR20180121058 A KR 20180121058A KR 1020170055248 A KR1020170055248 A KR 1020170055248A KR 20170055248 A KR20170055248 A KR 20170055248A KR 20180121058 A KR20180121058 A KR 20180121058A
Authority
KR
South Korea
Prior art keywords
protective film
flexible substrate
sheet
flexible
heat
Prior art date
Application number
KR1020170055248A
Other languages
English (en)
Inventor
김준일
하담
Original Assignee
주식회사 디비하이텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 디비하이텍 filed Critical 주식회사 디비하이텍
Priority to KR1020170055248A priority Critical patent/KR20180121058A/ko
Publication of KR20180121058A publication Critical patent/KR20180121058A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5387—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3672—Foil-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

플렉서블 반도체 패키지가 개시된다. 상기 플렉서블 반도체 패키지는, 신호 라인들이 형성된 플렉서블 기판과, 상기 신호 라인들과 전기적으로 연결되도록 상기 플렉서블 기판의 상부면 상에 본딩된 반도체 소자와, 상기 플렉서블 기판의 상부면 및 상기 반도체 소자 상에 부착된 방열 시트를 포함하며, 상기 방열 시트는 상부 보호 필름과 하부 보호 필름 및 상기 상부 및 하부 보호 필름들 사이에 배치되는 그래파이트 시트를 포함한다.

Description

플렉서블 반도체 패키지{Flexible semiconductor package}
본 발명의 실시예들은 플렉서블 반도체 패키지에 관한 것이다. 보다 상세하게는, COF(Chip On Film) 테이프, TCP(Tape Carrier Package) 테이프 등과 같은 플렉서블 기판 상에 탑재되는 플렉서블 반도체 패키지에 관한 것이다.
일반적으로, LCD(Liquid Crystal Display)와 같은 디스플레이 장치는 액정표시패널과 상기 액정표시패널의 후면에 배치된 백라이트 유닛을 포함할 수 있다. 상기 액정표시패널의 구동을 위하여 드라이버(Driver) IC 등과 같은 반도체 소자들이 사용될 수 있으며, 상기 반도체 소자들은 COF, TCP, COG(Chip On Glass) 등과 같은 패키징 기술을 이용하여 상기 액정표시패널과 접속될 수 있다.
특히, 씨오에프형(이하 ‘COF형’이라 한다) 반도체 패키지의 경우 고해상도를 갖는 디스플레이 장치를 구현하기 위하여 반도체 소자의 구동 부하가 상승될 수 있으며 이에 의해 상기 반도체 소자의 발열 문제가 심각하게 대두되고 있다.
상기와 같은 반도체 소자의 발열 문제를 해결하기 위하여 대한민국 공개특허공보 제10-2009-0110206호에는 플렉서블 기판과, 상기 플렉서블 기판의 상부면에 장착된 반도체 소자 및 상기 플렉서블 기판의 하부면에 접착 부재를 이용하여 장착된 방열 부재를 포함하는 COF형 반도체 패키지가 개시되어 있다.
그러나, 상기와 같이 플렉서블 기판의 하부면에 방열 부재를 장착하는 경우, 상기 플렉서블 기판의 열전도율이 상대적으로 낮기 때문에 방열 효율이 충분하지 않을 수 있다. 또한, 상기 방열 부재가 알루미늄 등의 금속으로 이루어진 플레이트 형태를 가지므로 상기 COF형 반도체 패키지의 유연성을 저하시키는 원인으로 작용할 수 있으며, 아울러 상기 방열 부재가 상기 플렉서블 기판으로부터 분리되는 문제점이 발생될 수 있다.
또한, 본 출원인에 의해 출원된 대한민국 공개특허공보 제10-2015-0119613호에는 반도체 패키지의 유연성을 확보하고 아울러 방열 효과를 개선하기 위해 방열 도료를 반도체 소자와 플렉서블 기판 상에 도포하는 반도체 패키지 제조 방법과 이에 의해 제조된 반도체 패키지가 개시되어 있다.
그러나, 상기 방열 도료의 도포를 통해 형성된 방열층이 상대적으로 무겁기 때문에 상기 플렉서블 기판의 처짐이 발생될 수 있고 이에 따라 상기 반도체 패키지를 제어 기판에 연결하는 과정에서 상기 반도체 패키지를 핸들링하기 어려운 단점이 있다. 아울러, 상기 방열 도료가 방열 충전제로서 사용되는 알루미늄 산화물 입자들을 포함하고 있고 상기 방열층이 소정의 유연성을 갖고 있으나, 방열 효과와 유연성의 추가적인 개선이 여전히 요구되고 있다.
본 발명의 실시예들은 개선된 방열 효과와 유연성 및 감소된 무게를 갖는 플렉서블 반도체 패키지를 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위한 본 발명의 일 실시예에 따른 플렉서블 반도체 패키지는, 신호 라인들이 형성된 플렉서블 기판과, 상기 신호 라인들과 전기적으로 연결되도록 상기 플렉서블 기판의 상부면 상에 본딩된 반도체 소자와, 상기 플렉서블 기판의 상부면 및 상기 반도체 소자 상에 부착된 방열 시트를 포함할 수 있으며, 상기 방열 시트는 상부 보호 필름과 하부 보호 필름 및 상기 상부 및 하부 보호 필름들 사이에 배치되는 그래파이트 시트를 포함할 수 있다.
상기 본 발명의 일 실시예에 따르면, 상기 방열 시트는 상기 그래파이트 시트의 측면들 상에 배치되는 측면 보호 필름들을 더 포함할 수 있다.
상기 본 발명의 일 실시예에 따르면, 상기 상부 보호 필름 또는 상기 하부 보호 필름은 상기 측면 보호 필름들과 일체로 성형될 수 있다.
상기 본 발명의 일 실시예에 따르면, 상기 상부 및 하부 보호 필름들은 상기 그래파이트 시트보다 넓은 면적을 가질 수 있으며, 상기 상부 및 하부 보호 필름들 중 적어도 하나는 상기 그래파이트 시트의 측면들을 감싸도록 구성될 수 있다.
상기 본 발명의 일 실시예에 따르면, 상기 그래파이트 시트는 10㎛ 내지 50㎛의 두께를 가질 수 있다.
상기 본 발명의 일 실시예에 따르면, 상기 상부 보호 필름과 하부 보호 필름은 1㎛ 내지 10㎛의 두께를 가질 수 있으며 폴리에틸렌 테레프탈레이트(PET: polyethylene terephthalate) 또는 폴리이미드(polyimide) 재질로 구성될 수 있다.
상기 본 발명의 일 실시예에 따르면, 상기 하부 보호 필름은 알루미늄 재질로 구성될 수 있다.
상기 본 발명의 일 실시예에 따르면, 상기 방열 시트는, 상기 상부 보호 필름과 상기 그래파이트 시트 사이의 상부 접착제층과, 상기 그래파이트 시트와 상기 하부 보호 필름 사이의 중간 접착제층과, 상기 하부 보호 필름의 하부면 상에 배치되는 하부 접착제층을 더 포함할 수 있다.
상기 본 발명의 일 실시예에 따르면, 상기 플렉서블 기판의 상부면 상에는 얼라인 마크 또는 얼라인 패턴이 구비될 수 있으며, 상기 방열 시트는 상기 얼라인 마크 또는 얼라인 패턴을 노출시키기 위한 홈 또는 개구를 가질 수 있다.
상기 본 발명의 일 실시예에 따르면, 상기 플렉서블 반도체 패키지는 상기 반도체 소자와 상기 플렉서블 기판의 상부면 사이의 공간을 채우는 언더필층을 더 포함할 수 있다.
상기 본 발명의 일 실시예에 따르면, 상기 신호 라인들과 상기 반도체 소자는 금속 범프들 또는 솔더 범프들에 의해 전기적으로 연결될 수 있다.
상기 목적을 달성하기 위한 본 발명의 다른 실시예에 따른 플렉서블 반도체 패키지는, 신호 라인들이 형성된 플렉서블 기판과, 상기 신호 라인들과 전기적으로 연결되도록 상기 플렉서블 기판의 상부면 상에 본딩된 반도체 소자와, 상기 플렉서블 기판의 하부면 상에 상기 반도체 소자와 대응하도록 부착된 방열 시트를 포함할 수 있으며, 상기 방열 시트는 상부 보호 필름과 하부 보호 필름 및 상기 상부 및 하부 보호 필름들 사이에 배치되는 그래파이트 시트를 포함할 수 있다.
상기 본 발명의 다른 실시예에 따르면, 상기 방열 시트는 상기 그래파이트 시트의 측면들 상에 배치되는 측면 보호 필름들을 더 포함할 수 있다.
상기 본 발명의 다른 실시예에 따르면, 상기 상부 보호 필름 또는 상기 하부 보호 필름은 상기 측면 보호 필름들과 일체로 성형될 수 있다.
상기 본 발명의 다른 실시예에 따르면, 상기 상부 및 하부 보호 필름들은 상기 그래파이트 시트보다 넓은 면적을 가질 수 있으며, 상기 상부 및 하부 보호 필름들 중 적어도 하나는 상기 그래파이트 시트의 측면들을 감싸도록 구성될 수 있다.
상기 목적을 달성하기 위한 본 발명의 또 다른 실시예에 따른 플렉서블 반도체 패키지는, 신호 라인들이 형성된 플렉서블 기판과, 상기 신호 라인들과 전기적으로 연결되도록 상기 플렉서블 기판의 상부면 상에 본딩된 반도체 소자와, 상기 플렉서블 기판의 상부면 및 상기 반도체 소자 상에 부착된 상부 방열 시트와, 상기 플렉서블 기판의 하부면 상에 상기 반도체 소자와 대응하도록 부착된 하부 방열 시트를 포함할 수 있으며, 상기 상부 및 하부 방열 시트들은 상부 보호 필름과 하부 보호 필름 및 상기 상부 및 하부 보호 필름들 사이에 배치되는 그래파이트 시트를 각각 포함할 수 있다.
상기 본 발명의 또 다른 실시예에 따르면, 상기 상부 및 하부 방열 시트들은 상기 그래파이트 시트의 측면들 상에 배치되는 측면 보호 필름들을 각각 더 포함할 수 있다.
상기 본 발명의 또 다른 실시예에 따르면, 상기 상부 보호 필름 또는 상기 하부 보호 필름은 상기 측면 보호 필름들과 일체로 성형될 수 있다.
상기 본 발명의 또 다른 실시예에 따르면, 상기 상부 및 하부 보호 필름들은 상기 그래파이트 시트보다 넓은 면적을 가질 수 있으며, 상기 상부 및 하부 보호 필름들 중 적어도 하나는 상기 그래파이트 시트의 측면들을 감싸도록 구성될 수 있다.
상기 본 발명의 또 다른 실시예에 따르면, 상기 플렉서블 기판의 상부면 상에는 얼라인 마크 또는 얼라인 패턴이 구비될 수 있으며, 상기 상부 방열 시트는 상기 얼라인 마크 또는 얼라인 패턴을 노출시키기 위한 홈 또는 개구를 가질 수 있다.
상술한 바와 같은 본 발명의 실시예들에 따르면, 플렉서블 반도체 패키지는 신호 라인들이 형성된 플렉서블 기판 및 상기 신호 라인들과 전기적으로 연결되도록 상기 플렉서블 기판의 상부면 상에 본딩된 반도체 소자를 포함할 수 있다. 또한, 상기 플렉서블 반도체 패키지는 상기 플렉서블 기판의 상부면 및 상기 반도체 소자 상에 부착된 방열 시트 및/또는 상기 플렉서블 기판의 하부면 상에 부착된 방열 시트를 포함할 수 있으며, 상기 방열 시트는 상부 보호 필름과 하부 보호 필름 및 상기 상부 및 하부 보호 필름들 사이에 배치되는 그래파이트 시트를 포함할 수 있다.
상기 그래파이트 시트는 알루미늄으로 이루어진 종래의 방열 부재 및 알루미늄 산화물 입자들을 포함하는 종래의 방열층과 비교하여 상대적으로 높은 열전도율을 가지므로 상기 플렉서블 반도체 패키지는 종래의 반도체 패키지들과 비교하여 충분히 개선된 방열 효과를 가질 수 있다.
또한, 상기 방열 시트가 상대적으로 얇은 두께를 가지므로 상기 방열 부재 또는 상기 방열층을 포함하는 종래의 반도체 패키지들과 비교하여 충분히 개선된 유연성과 충분히 감소된 무게를 가질 수 있다.
도 1은 본 발명의 일 실시예에 따른 플렉서블 반도체 패키지를 설명하기 위한 개략적인 평면도이다.
도 2는 도 1에 도시된 플렉서블 반도체 패키지를 설명하기 위한 개략적인 단면도이다.
도 3은 방열 시트를 설명하기 위한 개략적인 단면도이다.
도 4는 도 1에 도시된 방열 시트의 다른 예를 설명하기 위한 개략적인 평면도이다.
도 5는 본 발명의 다른 실시예에 따른 플렉서블 반도체 패키지를 설명하기 위한 개략적인 단면도이다.
도 6은 본 발명의 또 다른 실시예에 따른 플렉서블 반도체 패키지를 설명하기 위한 개략적인 단면도이다.
이하, 본 발명의 실시예들은 첨부 도면들을 참조하여 상세하게 설명된다. 그러나, 본 발명은 하기에서 설명되는 실시예들에 한정된 바와 같이 구성되어야만 하는 것은 아니며 이와 다른 여러 가지 형태로 구체화될 수 있을 것이다. 하기의 실시예들은 본 발명이 온전히 완성될 수 있도록 하기 위하여 제공된다기보다는 본 발명의 기술 분야에서 숙련된 당업자들에게 본 발명의 범위를 충분히 전달하기 위하여 제공된다.
본 발명의 실시예들에서 하나의 요소가 다른 하나의 요소 상에 배치되는 또는 연결되는 것으로 설명되는 경우 상기 요소는 상기 다른 하나의 요소 상에 직접 배치되거나 연결될 수도 있으며, 다른 요소들이 이들 사이에 개재될 수도 있다. 이와 다르게, 하나의 요소가 다른 하나의 요소 상에 직접 배치되거나 연결되는 것으로 설명되는 경우 그들 사이에는 또 다른 요소가 있을 수 없다. 다양한 요소들, 조성들, 영역들, 층들 및/또는 부분들과 같은 다양한 항목들을 설명하기 위하여 제1, 제2, 제3 등의 용어들이 사용될 수 있으나, 상기 항목들은 이들 용어들에 의하여 한정되지는 않을 것이다.
본 발명의 실시예들에서 사용된 전문 용어는 단지 특정 실시예들을 설명하기 위한 목적으로 사용되는 것이며, 본 발명을 한정하기 위한 것은 아니다. 또한, 달리 한정되지 않는 이상, 기술 및 과학 용어들을 포함하는 모든 용어들은 본 발명의 기술 분야에서 통상적인 지식을 갖는 당업자에게 이해될 수 있는 동일한 의미를 갖는다. 통상적인 사전들에서 한정되는 것들과 같은 상기 용어들은 관련 기술과 본 발명의 설명의 문맥에서 그들의 의미와 일치하는 의미를 갖는 것으로 해석될 것이며, 명확히 한정되지 않는 한 이상적으로 또는 과도하게 외형적인 직감으로 해석되지는 않을 것이다.
본 발명의 실시예들은 본 발명의 이상적인 실시예들의 개략적인 도해들을 참조하여 설명된다. 이에 따라, 상기 도해들의 형상들로부터의 변화들, 예를 들면, 제조 방법들 및/또는 허용 오차들의 변화는 충분히 예상될 수 있는 것들이다. 따라서, 본 발명의 실시예들은 도해로서 설명된 영역들의 특정 형상들에 한정된 바대로 설명되어지는 것은 아니라 형상들에서의 편차를 포함하는 것이며, 도면들에 설명된 요소들은 전적으로 개략적인 것이며 이들의 형상은 요소들의 정확한 형상을 설명하기 위한 것이 아니며 또한 본 발명의 범위를 한정하고자 하는 것도 아니다.
도 1은 본 발명의 일 실시예에 따른 플렉서블 반도체 패키지를 설명하기 위한 개략적인 평면도이고, 도 2는 도 1에 도시된 플렉서블 반도체 패키지를 설명하기 위한 개략적인 단면도이다.
도 1 및 도 2를 참조하면, 본 발명의 일 실시예에 따른 플렉서블 반도체 패키지(100)는, 신호 라인들(112)이 형성된 플렉서블 기판(110)과, 상기 신호 라인들(112)과 전기적으로 연결되도록 상기 플렉서블 기판(110)의 상부면(110A) 상에 본딩된 반도체 소자(120)와, 상기 플렉서블 기판(110)의 상부면(110A) 및 상기 반도체 소자(120) 상에 부착된 방열 시트(130)를 포함할 수 있다.
상기 플렉서블 기판(110)으로는 COF 테이프, BGA(Ball Grid Array) 테이프, ASIC(Application Specific Integrated Circuit) 테이프 또는 FPC(Flexible Printed Circuit) 등이 사용될 수 있다.
상기 신호 라인들(112)은 상기 플렉서블 기판(110)의 상부면(110A) 상에 배치되며 상기 신호 라인들(112) 상에는 보호층(114)이 형성될 수 있다. 특히, 상기 보호층(114)은 상기 플렉서블 기판(110)의 상부면(110A) 일부를 노출시키도록 구성될 수 있으며, 상기 노출된 플렉서블 기판(110)의 일부 상에 상기 반도체 소자(120)가 본딩될 수 있다.
상기 반도체 소자(120)와 상기 신호 라인들(112)은 금속 범프들 또는 솔더 범프들과 같은 접속 단자들(122)을 통해 서로 연결될 수 있으며, 상기 반도체 소자(120)와 상기 플렉서블 기판(110)의 상부면(110A) 사이의 공간에는 언더필층(124)이 형성될 수 있다. 예를 들면, 상기 반도체 소자(120)의 측면들과 인접한 상기 플렉서블 기판(110)의 상부면(110A) 부위에 언더필 수지를 제공하는 포팅 공정이 수행될 수 있으며, 상기 언더필 수지는 표면 장력에 의해 상기 플렉서블 기판(110)의 상부면(110A)과 상기 반도체 소자(120) 사이의 공간으로 침투될 수 있다. 상기 언더필 수지는 약 150℃ 정도의 온도에서 경화될 수 있으며 이에 의해 상기 플렉서블 기판(110)의 상부면(110A)과 상기 반도체 소자(120) 사이에 상기 언더필층(124)이 형성될 수 있다.
도 3은 방열 시트를 설명하기 위한 개략적인 단면도이다.
도 3을 참조하면, 상기 방열 시트(130)는 상부 보호 필름(132)과 하부 보호 필름(134) 및 상기 상부 및 하부 보호 필름들(132, 134) 사이에 배치되는 그래파이트 시트(136)를 포함할 수 있다. 상기 상부 보호 필름(132)과 그래파이트 시트(136) 사이에는 상부 접착제층(138)이 배치될 수 있으며, 상기 그래파이트 시트(136)와 상기 하부 보호 필름(134) 사이에는 중간 접착제층(140)이 배치될 수 있다. 또한, 상기 하부 보호 필름(134)의 하부면 상에는 하부 접착제층(142)이 배치될 수 있으며, 상기 방열 시트(130)는 상기 하부 접착제층(142)에 의해 상기 플렉서블 기판(110)의 상부면(110A)과 상기 반도체 소자(120) 상에 부착될 수 있다.
본 발명의 일 실시예에 따르면, 상기 방열 시트(130)는 도 2에 도시된 바와 같이 상기 그래파이트 시트(136)의 측면들 상에 배치되는 측면 보호 필름들(144)을 포함할 수 있다. 일 예로서, 상기 측면 보호 필름들(144)은 도시된 바와 같이 상기 상부 보호 필름(132)과 일체로 성형될 수 있으며, 이와 다르게 상기 하부 보호 필름(134)과 일체로 성형될 수도 있다. 즉, 상기 상부 보호 필름(132)과 하부 보호 필름(134)은 상기 그래파이트 시트(136)보다 넓은 면적을 가질 수 있으며, 상기 상부 보호 필름(132) 및/또는 하부 보호 필름(134)이 상기 그래파이트 시트(136)의 측면들을 감싸도록 구성될 수 있다.
상기 그래파이트 시트(136)는 약 10㎛ 내지 50㎛ 정도의 두께를 가질 수 있으며, 상기 상부 보호 필름(132)과 하부 보호 필름(134)은 약 1㎛ 내지 10㎛ 정도의 두께를 가질 수 있다. 또한, 상기 상부와 중간 및 하부 접착제층들(138, 140, 142)은 약 1㎛ 내지 10㎛ 정도의 두께를 가질 수 있다. 예를 들면, 상기 그래파이트 시트(136)는 약 25㎛ 정도의 두께를 가질 수 있으며, 상기 상부 보호 필름(132) 및 하부 보호 필름(134)은 약 2㎛ 정도의 두께를 가질 수 있다. 상기 상부 접착제층(138)은 약 3㎛ 정도의 두께를 가질 수 있으며, 블랙 접착제가 상기 상부 접착제층(138)으로서 사용될 수 있다. 상기 중간 및 하부 접착제층들(140, 142)은 약 1.5㎛ 정도의 두께를 가질 수 있다. 결과적으로, 상기 방열 시트(130)는 약 35㎛ 정도의 두께를 가질 수 있다.
또한, 상기 상부 보호 필름(132) 상에는 상부 이형 필름(146)이 배치될 수 있으며, 상기 하부 접착제층(134)의 하부면 상에는 하부 이형 필름(148)이 배치될 수 있다. 상기 하부 이형 필름(148)은 상기 방열 시트(130)를 상기 플렉서블 기판(110)의 상부면(110A) 및 반도체 소자(120) 상에 부착시키기 전에 제거될 수 있으며, 상기 상부 이형 필름(146)은 상기 방열 시트(130)를 상기 플렉서블 기판(110)의 상부면(110A) 및 상기 반도체 소자(120) 상에 부착한 후 제거될 수 있다.
상기 상부 및 하부 보호 필름들(132, 134)과 상기 상부 및 하부 이형 필름들(146, 148)은 폴리에틸렌 테레프탈레이트(PET: polyethylene terephthalate) 수지로 이루어질 수 있으며, 상기 상부 및 하부 이형 필름들(146, 148)은 약 75㎛ 정도의 두께를 가질 수 있다.
상술한 바와 같은 본 발명의 일 실시예에 따르면, 상기 그래파이트 시트(136)는 알루미늄 재질로 이루어진 종래의 방열 부재 및 알루미늄 산화물 입자들을 포함하는 방열 도료를 이용하여 형성된 종래의 방열층과 비교하여 상대적으로 높은 열전도율을 가지므로 상기 플렉서블 반도체 패키지(100)의 방열 효과가 크게 개선될 수 있다. 또한 상기 방열 시트(130)가 약 35㎛ 정도의 얇은 두께를 가지므로 상기 플렉서블 반도체 패키지(110)는 상기 방열층을 포함하는 종래의 반도체 패키지와 비교하여 상대적으로 개선된 유연성과 상대적으로 감소된 무게를 가질 수 있다.
한편, 도시되지는 않았으나, 상기 방열 시트(130)를 상기 플렉서블 기판(110)의 상부면(110A)과 상기 반도체 소자(120) 상에 부착하는 과정에서 상기 플렉서블 기판(110)의 상부면(110A)과 상기 반도체 소자(120)의 측면들 및 상기 방열 시트(130) 사이에 공기층(미도시)이 형성될 수도 있다.
다른 예로서, 상기 상부 보호 필름(132)은 폴리이미드(polyimide) 재질로 구성될 수 있으며 약 5㎛ 정도의 두께를 가질 수 있다. 상기 하부 보호 필름(134)은 알루미늄(Al) 재질로 구성될 수 있으며, 대략 수십 ㎛ 정도, 예를 들면, 약 30㎛ 내지 80㎛ 정도의 두께를 가질 수 있다. 일 예로서, 상기 알루미늄으로 구성된 하부 보호 필름(134)은 약 50㎛ 정도의 두께를 가질 수 있으며, 상기 반도체 소자(120)로부터 상기 그래파이트 시트(136)로의 열전달 특성을 개선하고 상기 방열 시트(130)의 핸들링을 용이하게 하기 위해 사용될 수 있다. 또한, 상기 상부와 중간 및 하부 접착제층들(138, 140, 142)은 상기 방열 시트(130)의 핸들링을 보다 용이하게 하기 위해 약 5㎛ 정도의 두께를 가질 수 있다.
특히, 상기 알루미늄으로 구성된 하부 보호 필름(134)의 두께가 과도하게 두꺼운 경우 상기 방열 시트(130)의 유연성이 저하될 수 있으므로 바람직하지 않으며, 이와 반대로 과도하게 얇은 경우 상기 하부 보호 필름(134)의 제조가 어려울 수 있다.
도 4는 도 1에 도시된 방열 시트의 다른 예를 설명하기 위한 개략적인 평면도이다.
도 4를 참조하면, 상기 플렉서블 기판(110)의 상부면(110A) 상에는 얼라인 마크(116)가 구비될 수 있으며, 상기 방열 시트(130)는 상기 얼라인 마크(116)를 노출시키기 위한 홈(150)을 가질 수 있다. 도시된 바에 의하면, 십자 형태의 얼라인 마크(116)가 상기 플렉서블 기판(110)의 상부면(110A) 상에 배치되고 있으나, 상기 얼라인 마크(116)의 형태는 다양하게 변경될 수 있으므로 이에 의해 본 발명의 범위가 제한되지는 않을 것이다.
또한, 상기와 다르게 상기 플렉서블 기판(110) 상에는 얼라인 패턴(미도시)이 구비될 수도 있으며, 상기 방열 시트(130)는 상기 얼라인 마크(116) 또는 얼라인 패턴을 노출시키기 위한 개구(미도시)를 가질 수도 있다.
도 5는 본 발명의 다른 실시예에 따른 플렉서블 반도체 패키지를 설명하기 위한 개략적인 단면도이다.
도 5를 참조하면, 플렉서블 반도체 패키지(200)는 신호 라인들(212)이 형성된 플렉서블 기판(210)과 상기 신호 라인들(212)과 전기적으로 연결되도록 상기 플렉서블 기판(210)의 상부면(210A) 상에 본딩된 반도체 소자(220)를 포함할 수 있다. 특히, 상기 플렉서블 기판(210)의 하부면(210B) 상에는 상기 반도체 소자(220)와 대응하도록 방열 시트(230)가 부착될 수 있으며, 상기 방열 시트(230)는 상부 보호 필름(232)과 하부 보호 필름(234) 및 상기 상부 및 하부 보호 필름들(232, 234) 사이에 배치되는 그래파이트 시트(236)를 포함할 수 있다.
상기 신호 라인들(212) 상에는 보호층(214)이 형성될 수 있고, 상기 반도체 소자(220)는 금속 범프들 또는 솔더 범프들과 같은 접속 단자들(222)을 통해 상기 신호 라인들(212)과 연결될 수 있으며, 상기 플렉서블 기판(210)의 상부면(210A)과 상기 반도체 소자(222) 사이에는 언더필층(224)이 형성될 수 있다.
상기 방열 시트(230)는 상기 그래파이트 시트(236)의 측면들 상에 배치된 측면 보호 필름들(244)을 포함할 수 있으며, 상기 측면 보호 필름들(244)은 상기 상부 보호 필름(232) 또는 하부 보호 필름(234)과 일체로 성형될 수 있다. 즉, 상기 상부 및 하부 보호 필름들(232, 234)은 상기 그래파이트 시트(236)보다 넓은 면적을 가질 수 있으며, 상기 상부 및 하부 보호 필름들(232, 234) 중 적어도 하나는 상기 그래파이트 시트(236)의 측면들을 감싸도록 구성될 수 있다.
또한, 도시되지는 않았으나, 상기 상부 보호 필름(232)의 상부면 상에는 상부 접착제층(미도시)이 구비될 수 있고, 상기 상부 보호 필름(232)과 상기 그래파이트 시트(236) 사이에는 중간 접착제층(미도시)이 구비될 수 있으며, 상기 그래파이트 시트(236)와 상기 하부 보호 필름(234) 사이에는 하부 접착제층(미도시)이 구비될 수 있다.
도 6은 본 발명의 또 다른 실시예에 따른 플렉서블 반도체 패키지를 설명하기 위한 개략적인 단면도이다.
도 6을 참조하면, 플렉서블 반도체 패키지(300)는, 신호 라인들(312)이 형성된 플렉서블 기판(310)과, 상기 신호 라인들(312)과 전기적으로 연결되도록 상기 플렉서블 기판(310)의 상부면(310A) 상에 본딩된 반도체 소자(320)와, 상기 플렉서블 기판(310)의 상부면(310A) 및 상기 반도체 소자(320) 상에 부착된 상부 방열 시트(330)와, 상기 플렉서블 기판(310)의 하부면(310B) 상에 상기 반도체 소자(320)와 대응하도록 부착된 하부 방열 시트(340)를 포함할 수 있으며, 상기 상부 및 하부 방열 시트들(330, 340)은 상부 보호 필름(332, 342)과 하부 보호 필름(334, 344) 및 상기 상부 및 하부 보호 필름들(332, 334, 342, 344) 사이에 배치되는 그래파이트 시트(336, 346)를 각각 포함할 수 있다.
상기 신호 라인들(312) 상에는 보호층(314)이 형성될 수 있고, 상기 반도체 소자(320)는 금속 범프들 또는 솔더 범프들과 같은 접속 단자들(322)을 통해 상기 신호 라인들(312)과 연결될 수 있으며, 상기 플렉서블 기판(310)의 상부면(310A)과 상기 반도체 소자(320) 사이에는 언더필층(324)이 형성될 수 있다.
상기 상부 방열 시트(330)는 도 1 내지 도 3을 참조하여 기 설명된 방열 시트(130)와 실질적으로 동일하며, 상기 하부 방열 시트(340)는 도 5를 참조하여 기 설명된 방열 시트(230)와 실질적으로 동일하므로 이들에 대한 추가적인 상세 설명은 생략한다.
또한, 도시되지는 않았으나, 상기 플렉서블 기판(310)의 상부면(310A) 상에는 얼라인 마크(미도시) 또는 얼라인 패턴(미도시)이 구비될 수 있으며, 상기 상부 방열 시트(330)는 상기 얼라인 마크 또는 얼라인 패턴을 노출시키기 위한 홈(미도시) 또는 개구(미도시)를 가질 수 있다. 상기 상부 방열 시트(330)의 홈 또는 개구는 도 4를 참조하여 기 설명된 방열 시트(130)의 홈(150) 또는 개구와 실질적으로 동일하므로 이에 대한 추가적인 설명은 생략한다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
100 : 플렉서블 반도체 패키지 110 : 플렉서블 기판
110A: 플렉서블 기판의 상부면 112 : 신호 라인
114 : 보호층 116 : 얼라인 마크
120 : 반도체 소자 122 : 접속 단자
124 : 언더필층 130 : 방열 시트
132 : 상부 보호 필름 134 : 하부 보호 필름
136 : 그래파이트 시트 138 : 상부 접착제층
140 : 중간 접착제층 142 : 하부 접착제층
144 : 측면 보호 필름 146 : 상부 이형 필름
148 : 하부 이형 필름 150 : 방열 시트의 홈
200 : 플렉서블 반도체 패키지 210 : 플렉서블 기판
210A : 플렉서블 기판의 상부면 210B : 플렉서블 기판의 하부면
212 : 신호 라인 214 : 보호층
220 : 반도체 소자 222: 접속 단자
224 : 언더필층 230 : 방열 시트
232 : 상부 보호 필름 234 : 하부 보호 필름
236 : 그래파이트 시트 244 : 측면 보호 필름
300 : 플렉서블 반도체 패키지 310 : 플렉서블 기판
310A : 플렉서블 기판의 상부면 310B : 플렉서블 기판의 하부면
312 : 신호 라인 314 : 보호층
320 : 반도체 소자 322: 접속 단자
324 : 언더필층 330 : 상부 방열 시트
332 : 상부 보호 필름 334 : 하부 보호 필름
336 : 그래파이트 시트 340 : 하부 방열 시트
342 : 상부 보호 필름 344 : 하부 보호 필름
346 : 그래파이트 시트

Claims (20)

  1. 신호 라인들이 형성된 플렉서블 기판;
    상기 신호 라인들과 전기적으로 연결되도록 상기 플렉서블 기판의 상부면 상에 본딩된 반도체 소자; 및
    상기 플렉서블 기판의 상부면 및 상기 반도체 소자 상에 부착된 방열 시트를 포함하되,
    상기 방열 시트는 상부 보호 필름과 하부 보호 필름 및 상기 상부 및 하부 보호 필름들 사이에 배치되는 그래파이트 시트를 포함하는 것을 특징으로 하는 플렉서블 반도체 패키지.
  2. 제1항에 있어서, 상기 방열 시트는 상기 그래파이트 시트의 측면들 상에 배치되는 측면 보호 필름들을 더 포함하는 것을 특징으로 하는 플렉서블 반도체 패키지.
  3. 제2항에 있어서, 상기 상부 보호 필름 또는 상기 하부 보호 필름은 상기 측면 보호 필름들과 일체로 성형되는 것을 특징으로 하는 플렉서블 반도체 패키지.
  4. 제1항에 있어서, 상기 상부 및 하부 보호 필름들은 상기 그래파이트 시트보다 넓은 면적을 갖고,
    상기 상부 및 하부 보호 필름들 중 적어도 하나는 상기 그래파이트 시트의 측면들을 감싸는 것을 특징으로 하는 플렉서블 반도체 패키지.
  5. 제1항에 있어서, 상기 그래파이트 시트는 10㎛ 내지 50㎛의 두께를 갖는 것을 특징으로 하는 플렉서블 반도체 패키지.
  6. 제1항에 있어서, 상기 상부 보호 필름과 하부 보호 필름은 1㎛ 내지 10㎛의 두께를 갖고, 폴레에틸렌 테레프탈레이트 또는 폴리이미드 재질로 구성된 것을 특징으로 하는 플렉서블 반도체 패키지.
  7. 제1항에 있어서, 상기 하부 보호 필름은 알루미늄 재질로 이루어진 것을 특징으로 하는 플렉서블 반도체 패키지.
  8. 제1항에 있어서, 상기 방열 시트는,
    상기 상부 보호 필름과 상기 그래파이트 시트 사이의 상부 접착제층;
    상기 그래파이트 시트와 상기 하부 보호 필름 사이의 중간 접착제층; 및
    상기 하부 보호 필름의 하부면 상에 배치되는 하부 접착제층을 더 포함하는 것을 특징으로 하는 플렉서블 반도체 패키지.
  9. 제1항에 있어서, 상기 플렉서블 기판의 상부면 상에는 얼라인 마크 또는 얼라인 패턴이 구비되며,
    상기 방열 시트는 상기 얼라인 마크 또는 얼라인 패턴을 노출시키기 위한 홈 또는 개구를 갖는 것을 특징으로 하는 플렉서블 반도체 패키지.
  10. 제1항에 있어서, 상기 반도체 소자와 상기 플렉서블 기판의 상부면 사이의 공간을 채우는 언더필층을 더 포함하는 것을 특징으로 하는 플렉서블 반도체 패키지.
  11. 제1항에 있어서, 상기 신호 라인들과 상기 반도체 소자는 금속 범프들 또는 솔더 범프들에 의해 전기적으로 연결되는 것을 특징으로 하는 플렉서블 반도체 패키지.
  12. 신호 라인들이 형성된 플렉서블 기판;
    상기 신호 라인들과 전기적으로 연결되도록 상기 플렉서블 기판의 상부면 상에 본딩된 반도체 소자; 및
    상기 플렉서블 기판의 하부면 상에 상기 반도체 소자와 대응하도록 부착된 방열 시트를 포함하되,
    상기 방열 시트는 상부 보호 필름과 하부 보호 필름 및 상기 상부 및 하부 보호 필름들 사이에 배치되는 그래파이트 시트를 포함하는 것을 특징으로 하는 플렉서블 반도체 패키지.
  13. 제12항에 있어서, 상기 방열 시트는 상기 그래파이트 시트의 측면들 상에 배치되는 측면 보호 필름들을 더 포함하는 것을 특징으로 하는 플렉서블 반도체 패키지.
  14. 제13항에 있어서, 상기 상부 보호 필름 또는 상기 하부 보호 필름은 상기 측면 보호 필름들과 일체로 성형되는 것을 특징으로 하는 플렉서블 반도체 패키지.
  15. 제12항에 있어서, 상기 상부 및 하부 보호 필름들은 상기 그래파이트 시트보다 넓은 면적을 갖고,
    상기 상부 및 하부 보호 필름들 중 적어도 하나는 상기 그래파이트 시트의 측면들을 감싸는 것을 특징으로 하는 플렉서블 반도체 패키지.
  16. 신호 라인들이 형성된 플렉서블 기판;
    상기 신호 라인들과 전기적으로 연결되도록 상기 플렉서블 기판의 상부면 상에 본딩된 반도체 소자;
    상기 플렉서블 기판의 상부면 및 상기 반도체 소자 상에 부착된 상부 방열 시트; 및
    상기 플렉서블 기판의 하부면 상에 상기 반도체 소자와 대응하도록 부착된 하부 방열 시트를 포함하되,
    상기 상부 및 하부 방열 시트들은 상부 보호 필름과 하부 보호 필름 및 상기 상부 및 하부 보호 필름들 사이에 배치되는 그래파이트 시트를 각각 포함하는 것을 특징으로 하는 플렉서블 반도체 패키지.
  17. 제16항에 있어서, 상기 상부 및 하부 방열 시트들은 상기 그래파이트 시트의 측면들 상에 배치되는 측면 보호 필름들을 각각 더 포함하는 것을 특징으로 하는 플렉서블 반도체 패키지.
  18. 제17항에 있어서, 상기 상부 보호 필름 또는 상기 하부 보호 필름은 상기 측면 보호 필름들과 일체로 성형되는 것을 특징으로 하는 플렉서블 반도체 패키지.
  19. 제16항에 있어서, 상기 상부 및 하부 보호 필름들은 상기 그래파이트 시트보다 넓은 면적을 갖고,
    상기 상부 및 하부 보호 필름들 중 적어도 하나는 상기 그래파이트 시트의 측면들을 감싸는 것을 특징으로 하는 플렉서블 반도체 패키지.
  20. 제16항에 있어서, 상기 플렉서블 기판의 상부면 상에는 얼라인 마크 또는 얼라인 패턴이 구비되며,
    상기 상부 방열 시트는 상기 얼라인 마크 또는 얼라인 패턴을 노출시키기 위한 홈 또는 개구를 갖는 것을 특징으로 하는 플렉서블 반도체 패키지.
KR1020170055248A 2017-04-28 2017-04-28 플렉서블 반도체 패키지 KR20180121058A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020170055248A KR20180121058A (ko) 2017-04-28 2017-04-28 플렉서블 반도체 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170055248A KR20180121058A (ko) 2017-04-28 2017-04-28 플렉서블 반도체 패키지

Publications (1)

Publication Number Publication Date
KR20180121058A true KR20180121058A (ko) 2018-11-07

Family

ID=64363301

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170055248A KR20180121058A (ko) 2017-04-28 2017-04-28 플렉서블 반도체 패키지

Country Status (1)

Country Link
KR (1) KR20180121058A (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190135322A (ko) * 2018-05-28 2019-12-06 삼성전자주식회사 필름 패키지 및 이를 포함하는 패키지 모듈
KR20200141322A (ko) * 2019-06-10 2020-12-18 주식회사 실리콘웍스 방열 칩 온 필름 패키지
WO2022071719A1 (ko) * 2020-09-29 2022-04-07 주식회사 아모그린텍 칩 온 필름용 단열시트, 이를 포함하는 단열 칩 온 필름 패키지 및 디스플레이 장치
KR20220090776A (ko) * 2020-12-23 2022-06-30 주식회사 아모그린텍 칩 온 필름용 하이브리드 단열부재

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190135322A (ko) * 2018-05-28 2019-12-06 삼성전자주식회사 필름 패키지 및 이를 포함하는 패키지 모듈
KR20200141322A (ko) * 2019-06-10 2020-12-18 주식회사 실리콘웍스 방열 칩 온 필름 패키지
WO2022071719A1 (ko) * 2020-09-29 2022-04-07 주식회사 아모그린텍 칩 온 필름용 단열시트, 이를 포함하는 단열 칩 온 필름 패키지 및 디스플레이 장치
KR20220090776A (ko) * 2020-12-23 2022-06-30 주식회사 아모그린텍 칩 온 필름용 하이브리드 단열부재

Similar Documents

Publication Publication Date Title
US7915727B2 (en) Tape for heat dissipating member, chip on film type semiconductor package including heat dissipating member, and electronic apparatus including the same
KR20180121058A (ko) 플렉서블 반도체 패키지
US7435914B2 (en) Tape substrate, tape package and flat panel display using same
US20090008771A1 (en) Semiconductor module device, method of manufacturing the same, flat panel display, and plasma display panel
US8017959B2 (en) Light source and liquid crystal display device using the same
US20110182046A1 (en) Electronic circuit device, method for manufacturing the same, and display device
US20070152329A1 (en) Heat-radiating semiconductor chip, tape wiring substrate and tape package using the same
US7446407B2 (en) Chip package structure
US10772207B2 (en) Flexible semiconductor package and method for fabricating the same
JPH0846098A (ja) 直接的熱伝導路を形成する装置および方法
KR101474690B1 (ko) 반도체 소자들을 패키징하는 방법 및 이를 수행하기 위한 장치
US10446465B2 (en) Chip-on-film package and display device including the same
KR101677322B1 (ko) 반도체 패키지 및 이를 제조하는 방법
KR20090110206A (ko) 방열 부재 테이프, 방열부재를 구비한 씨오에프(ｃｏｆ)형 반도체 패키지 및 이를 적용한 전자장치
JP2009260359A (ja) 放熱部材を具備したｃｏｆ型半導体パッケージ
KR100658442B1 (ko) 열분산형 테이프 패키지 및 그를 이용한 평판 표시 장치
TW201810561A (zh) 薄膜覆晶封裝結構
CN114520197A (zh) 挠性半导体封装构造
KR20100029629A (ko) 방열용 접착층을 구비하는 테이프 패키지 및 이를 구비하는디스플레이 장치
CN217114369U (zh) 覆晶封装结构及显示装置
KR102113793B1 (ko) 표시 장치
TWM610924U (zh) 撓性半導體封裝構造
KR101279469B1 (ko) 방열성을 향상시킨 칩 온 필름 패키지
US20220246530A1 (en) Chip-on-film package and display apparatus including the same
US20240162111A1 (en) Semiconductor package including heat dissipation layers