CN114520197A - 挠性半导体封装构造 - Google Patents
挠性半导体封装构造 Download PDFInfo
- Publication number
- CN114520197A CN114520197A CN202110031745.4A CN202110031745A CN114520197A CN 114520197 A CN114520197 A CN 114520197A CN 202110031745 A CN202110031745 A CN 202110031745A CN 114520197 A CN114520197 A CN 114520197A
- Authority
- CN
- China
- Prior art keywords
- edge
- layer
- exposed surface
- chip
- projection area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 23
- 239000012790 adhesive layer Substances 0.000 claims abstract description 40
- 230000017525 heat dissipation Effects 0.000 claims abstract description 28
- 239000000853 adhesive Substances 0.000 claims abstract description 21
- 230000001070 adhesive effect Effects 0.000 claims abstract description 21
- 239000000758 substrate Substances 0.000 claims abstract description 17
- 239000010410 layer Substances 0.000 claims description 45
- 239000003292 glue Substances 0.000 claims description 12
- 238000004806 packaging method and process Methods 0.000 abstract description 6
- 239000010408 film Substances 0.000 description 7
- 239000002184 metal Substances 0.000 description 6
- 230000004075 alteration Effects 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 238000005096 rolling process Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
- H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/367—Cooling facilitated by shape of device
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
一种挠性半导体封装构造包含挠性基板、芯片及散热贴片，该芯片设置于该挠性基板，该散热贴片以粘着层贴附于该芯片的显露表面，使该散热贴片及该芯片之间形成容胶空间，该容胶空间并环绕该粘着层，借由该容胶空间使得该粘着层受压时，能容纳被压力挤出的该粘着层，以避免该粘着层溢流出或凸出于该散热贴片。
Description
技术领域
本发明关于一种挠性半导体封装构造，尤其是一种可挠、可卷收，且 贴附有散热贴片的挠性半导体封装构造。
背景技术
薄膜覆晶封装(COF)为目前薄膜电晶体液晶显示器(Thin film transistorliquid crystal display，TFT LCD)的驱动集成电路(IC)的封 装方式之一，在高解析度及高性能的需求下，会使得薄膜覆晶封装产生高 热，而高热将使该驱动集成电路(IC)损坏。
中国台湾申请第109209860号专利揭露一种「薄膜覆晶封装结构」，其 以第一散热件13的粘着层贴附于芯片12及薄膜基板11上，以对芯片12进行 散热，请参阅中国台湾申请第109209860号专利的图1C，其揭露该粘着层的 边缘与基材13、导热层133、第一金属层134、第二金属层136的边缘平齐， 因此，当该薄膜覆晶封装结构被挤压时，该粘着层将会因外力(如卷收时的 压力等)而溢流或凸出于该基材131、该导热层133、该第一金属层134、该第二金属层136的边缘，而污染该薄膜覆晶封装结构，且当该薄膜覆晶封装 结构被卷收时，溢流或凸出于该基材131、该导热层133、该第一金属层134、 该第二金属层136的各该边缘的该粘着层，会造成薄膜覆晶封装结构互相粘 着，其影响了该薄膜覆晶封装结构的品质及合格率。
发明内容
本发明的主要目的是避免贴附于芯片的散热贴片的粘着层溢流或凸出 于该散热贴片，而造成挠性半导体封装构造受污染。
本发明之一种挠性半导体封装构造包含挠性基板、芯片及散热贴片， 该挠性基板具有电路层，该芯片设置于该挠性基板，且该芯片与该电路层 电性连接，该芯片并显露出显露表面，该散热贴片设置于该芯片的该显露 表面，该散热贴片包含载体、散热层及粘着层，该散热层位于该载体与该 粘着层之间，该粘着层以第一粘着面贴附于该芯片的该显露表面，使该散 热层及该芯片之间形成容胶空间，该容胶空间并环绕该粘着层。
较佳地，该粘着层投影至该显露表面，并在该显露表面形成第一投影 区域，该第一投影区域的区域面积小于该显露表面的表面积，且该第一投 影区域位于该显露表面中，该粘着层以第二粘着面贴附于该散热层的表面， 该粘着层投影至该散热层的该表面，并在该表面形成第二投影区域，该第 二投影区域的区域面积小于该表面的表面积，且该第二投影区域位于该表 面中。
较佳地，该芯片的该显露表面具有第一边缘，该散热层的该表面具有 第二边缘，该第一投影区域具有第三边缘，该第一边缘、该第二边缘、该 第三边缘定义出该容胶空间。
较佳地，该散热层的该表面具有第二边缘，该第一投影区域具有第三 边缘，该第二投影区域具有第四边缘，该第二边缘、该第三边缘、该第四 边缘定义出该容胶空间。
较佳地，该显露表面具有第一边缘，该散热层的该表面具有第二边缘， 该第一投影区域具有第三边缘，该第二投影区域具有第四边缘，该第一边 缘、该第二边缘、该第三边缘、该第四边缘定义出该容胶空间。
较佳地，该第二投影区域具有第四边缘，该第二边缘与该第四边缘之 间具有间距，该间距不小于20微米。
较佳地，该第一边缘与该第三边缘之间具有间距，该间距不小于20微 米。
较佳地，该载体投影至该显露表面，并在该显露表面形成第三投影区 域，该第三投影区域具有第五边缘，该第五边缘位于该显露表面的该第一 边缘与该第一投影区域的第三边缘之间。
较佳地，该第五边缘与该显露表面的该第一边缘重叠。
本发明借由该容胶空间，使得该粘着层受压时，能容纳被压力挤出的 该粘着层，以避免该粘着层溢流出或凸出于该散热贴片，并可避免卷收多 个挠性半导体封装构造时，造成所述挠性半导体封装构造互相粘着。
附图说明
图1是本发明的电路板的俯视图。
图2是本发明的电路板的剖视图。
【主要元件符号说明】
100:挠性半导体封装构造 110:挠性基板
111:电路层 111a:内引脚
112:保护层 120:芯片
120a:显露表面 120b:第一边缘
121:凸块 130:散热贴片
131:载体 132:散热层
132a:表面 132b:第二边缘
133:粘着层 133a:第一粘着面
133b:第二粘着面 140:填充胶
A1:第一投影区域 A11:第三边缘
A2:第二投影区域 A21:第四边缘
A3:第三投影区域 A31:第五边缘
R:容胶空间
具体实施方式
请参阅图1及图2，本发明的一种挠性半导体封装构造100(如薄膜覆晶 封装，COF等)包含挠性基板110、芯片120及散热贴片130，该挠性基板110 具有电路层111及保护层112，在本实施例中，该电路层111设置于该挠性基 板110的表面，且该保护层112覆盖该电路层111，该保护层112并显露出该 电路层111的多个内引脚111a。
请参阅图1及图2，该芯片120设置于该挠性基板110，且该芯片120以多 个凸块121与该电路层111的所述内引脚111a电性连接，该芯片120并显露出 显露表面120a，在本实施例中，填充胶140填充于该挠性基板110与该芯片 120之间，且该填充胶140包覆所述凸块121。
请参阅图1及图2，该散热贴片130设置于该芯片120的该显露表面120a， 该散热贴片130包含载体131、散热层132及粘着层133，该散热层132位于该 载体131与该粘着层133之间，该粘着层133具有第一粘着面133a及第二粘着 面133b，该粘着层133以该第一粘着面133a贴附于该芯片120的该显露表面 120a，该粘着层133以该第二粘着面133b贴附于该散热层132的表面132a， 并使该散热层132及该芯片120之间形成容胶空间R，该容胶空间R并环绕该 粘着层133。
请参阅图1及图2，该粘着层133投影至该显露表面120a，并在该芯片120 的该显露表面120a形成第一投影区域A1，该粘着层133投影至该散热层132 的该表面132a，并在该表面132a形成第二投影区域A2，该载体131投影至该 芯片120的该显露表面120a，并在该显露表面120a形成第三投影区域A3。
请参阅图1及图2，该第一投影区域A1位于该显露表面120a中，且该第 一投影区域A1的区域面积小于该显露表面120a的表面积，该第二投影区域 A2位于该表面132a中，且该第二投影区域A2的区域面积小于该表面132a的 表面积，在本实施例中，该芯片120的该显露表面120a具有第一边缘120b， 该散热层132的该表面132a具有第二边缘132b，该第一投影区域A1具有第三 边缘A11，该第二投影区域A2具有第四边缘A21，该第三投影区域A3具有第 五边缘A31，该第五边缘A31位于该显露表面120a的该第一边缘120b与该第 一投影区域A1的该第三边缘A11之间，较佳地，该第五边缘A31与该显露表 面120a的该第一边缘120b重叠。
请参阅图1及图2，在本实施例中，该第一边缘120b与该第三边缘A11之 间具有间距，该间距不小于20微米，该第二边缘132b与该第四边缘A21之间 具有间距，该间距不小于20微米，且该第一边缘120b、该第二边缘132b、 该第三边缘A11定义出该容胶空间R，或者，在不同的实施例中，该第二边 缘132b、该第三边缘A11、该第四边缘A21定义出该容胶空间R，在本实施例 中，是以该第一边缘120b、该第二边缘132b、该第三边缘A11、该第四边缘A21定义该容胶空间R，该容胶空间R为预留空间，当该粘着层133受压时， 借由预留的该容胶空间R容纳受压的该粘着层133，以避免该粘着层133溢流 出或凸出于该散热贴片130，而污染该挠性半导体封装构造100，且可避免 卷收多个挠性半导体封装构造100时，造成所述挠性半导体封装构造100互 相粘着。
以上所述，仅是本发明的较佳实施例而已，并非对本发明做任何形式 上的限制，虽然本发明已以较佳实施例揭露如上，然而并非用以限定本发 明，任何熟悉本专业的技术人员，在不脱离本发明技术方案范围内，当可 利用上述揭示的技术内容做出些许更动或修饰为等同变化的等效实施例， 但凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施 例所做的任何简单修改、等同变化与修饰，均仍属于本发明技术方案的范围内。
Claims (9)
1.一种挠性半导体封装构造，其特征在于，包含：
挠性基板，具有电路层；
芯片，设置于该挠性基板，且该芯片与该电路层电性连接，该芯片并显露出显露表面；以及
散热贴片，设置于该芯片的该显露表面，该散热贴片包含载体、散热层及粘着层，该散热层位于该载体与该粘着层之间，该粘着层以第一粘着面贴附于该芯片的该显露表面，使该散热层及该芯片之间形成容胶空间，该容胶空间并环绕该粘着层。
2.根据权利要求1所述的挠性半导体封装构造，其特征在于，该粘着层投影至该显露表面，并在该显露表面形成第一投影区域，该第一投影区域的区域面积小于该显露表面的表面积，且该第一投影区域位于该显露表面中，该粘着层以第二粘着面贴附于该散热层的表面，该粘着层投影至该散热层的该表面，并在该表面形成第二投影区域，该第二投影区域的区域面积小于该表面的表面积，且该第二投影区域位于该表面中。
3.根据权利要求2所述的挠性半导体封装构造，其特征在于，该芯片的该显露表面具有第一边缘，该散热层的该表面具有第二边缘，该第一投影区域具有第三边缘，该第一边缘、该第二边缘、该第三边缘定义出该容胶空间。
4.根据权利要求2所述的挠性半导体封装构造，其特征在于，该散热层的该表面具有第二边缘，该第一投影区域具有第三边缘，该第二投影区域具有第四边缘，该第二边缘、该第三边缘、该第四边缘定义出该容胶空间。
5.根据权利要求2所述的挠性半导体封装构造，其特征在于，该显露表面具有第一边缘，该散热层的该表面具有第二边缘，该第一投影区域具有第三边缘，该第二投影区域具有第四边缘，该第一边缘、该第二边缘、该第三边缘、该第四边缘定义出该容胶空间。
6.根据权利要求3所述的挠性半导体封装构造，其特征在于，该第二投影区域具有第四边缘，该第二边缘与该第四边缘之间具有间距，该间距不小于20微米。
7.根据权利要求3所述的挠性半导体封装构造，其特征在于，该第一边缘与该第三边缘之间具有间距，该间距不小于20微米。
8.根据权利要求1至7中任一项所述的挠性半导体封装构造，其特征在于，该载体投影至该显露表面，并在该显露表面形成第三投影区域，该第三投影区域具有第五边缘，该第五边缘位于该显露表面的该第一边缘与该第一投影区域的第三边缘之间。
9.根据权利要求8所述的挠性半导体封装构造，其特征在于，该第五边缘与该显露表面的该第一边缘重叠。
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW109140448A TWI751797B (zh) | 2020-11-19 | 2020-11-19 | 電路板及其散熱貼片 |
| TW109140448 | 2020-11-19 | ||
| TW109145666 | 2020-12-23 | ||
| TW109145666A TWI738596B (zh) | 2020-12-23 | 2020-12-23 | 撓性半導體封裝構造 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN114520197A true CN114520197A (zh) | 2022-05-20 |
Family
ID=77725304
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202120060945.8U Active CN214254395U (zh) | 2020-11-19 | 2021-01-11 | 挠性半导体封装构造 |
| CN202110031745.4A Pending CN114520197A (zh) | 2020-11-19 | 2021-01-11 | 挠性半导体封装构造 |
Family Applications Before (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202120060945.8U Active CN214254395U (zh) | 2020-11-19 | 2021-01-11 | 挠性半导体封装构造 |
Country Status (1)
| Country | Link |
|---|---|
| CN (2) | CN214254395U (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2022100191A (ja) * | 2020-12-23 | 2022-07-05 | ▲き▼邦科技股▲分▼有限公司 | 半導体パッケージ構造 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN214254395U (zh) * | 2020-11-19 | 2021-09-21 | 颀邦科技股份有限公司 | 挠性半导体封装构造 |
| CN114613266A (zh) * | 2022-03-07 | 2022-06-10 | 深圳市华星光电半导体显示技术有限公司 | 显示模组与显示装置 |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5672548A (en) * | 1994-07-11 | 1997-09-30 | International Business Machines Corporation | Method for attaching heat sinks directly to chip carrier modules using flexible-epoxy |
| JP2007275966A (ja) * | 2006-04-11 | 2007-10-25 | Seiko Epson Corp | 基板の分断方法、インクジェット式記録ヘッド、及びその製造方法、並びにインクジェット式記録装置 |
| US20080142955A1 (en) * | 2006-12-13 | 2008-06-19 | Siliconware Precision Industries Co., Ltd. | Heat-dissipating structure and heat-dissipating semiconductor package having the same |
| US20100019379A1 (en) * | 2008-07-24 | 2010-01-28 | Broadcom Corporation | External heat sink for bare-die flip chip packages |
| WO2011037035A1 (ja) * | 2009-09-25 | 2011-03-31 | 旭硝子株式会社 | 表示装置の製造方法および表示装置 |
| JP2019149514A (ja) * | 2018-02-28 | 2019-09-05 | 三菱マテリアル株式会社 | 放熱板付絶縁回路基板、及び、放熱板付絶縁回路基板の製造方法 |
| US20200057528A1 (en) * | 2018-08-15 | 2020-02-20 | Tpk Advanced Solutions Inc. | Touch module and method for manufacturing the same |
| CN214254395U (zh) * | 2020-11-19 | 2021-09-21 | 颀邦科技股份有限公司 | 挠性半导体封装构造 |
-
2021
- 2021-01-11 CN CN202120060945.8U patent/CN214254395U/zh active Active
- 2021-01-11 CN CN202110031745.4A patent/CN114520197A/zh active Pending
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5672548A (en) * | 1994-07-11 | 1997-09-30 | International Business Machines Corporation | Method for attaching heat sinks directly to chip carrier modules using flexible-epoxy |
| JP2007275966A (ja) * | 2006-04-11 | 2007-10-25 | Seiko Epson Corp | 基板の分断方法、インクジェット式記録ヘッド、及びその製造方法、並びにインクジェット式記録装置 |
| US20080142955A1 (en) * | 2006-12-13 | 2008-06-19 | Siliconware Precision Industries Co., Ltd. | Heat-dissipating structure and heat-dissipating semiconductor package having the same |
| US20100019379A1 (en) * | 2008-07-24 | 2010-01-28 | Broadcom Corporation | External heat sink for bare-die flip chip packages |
| WO2011037035A1 (ja) * | 2009-09-25 | 2011-03-31 | 旭硝子株式会社 | 表示装置の製造方法および表示装置 |
| JP2019149514A (ja) * | 2018-02-28 | 2019-09-05 | 三菱マテリアル株式会社 | 放熱板付絶縁回路基板、及び、放熱板付絶縁回路基板の製造方法 |
| US20200057528A1 (en) * | 2018-08-15 | 2020-02-20 | Tpk Advanced Solutions Inc. | Touch module and method for manufacturing the same |
| CN214254395U (zh) * | 2020-11-19 | 2021-09-21 | 颀邦科技股份有限公司 | 挠性半导体封装构造 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2022100191A (ja) * | 2020-12-23 | 2022-07-05 | ▲き▼邦科技股▲分▼有限公司 | 半導体パッケージ構造 |
| JP7152543B2 (ja) | 2020-12-23 | 2022-10-12 | ▲き▼邦科技股▲分▼有限公司 | 半導体パッケージ構造 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN214254395U (zh) | 2021-09-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7915727B2 (en) | Tape for heat dissipating member, chip on film type semiconductor package including heat dissipating member, and electronic apparatus including the same | |
| US8450753B2 (en) | Board module and method of manufacturing same | |
| CN114520197A (zh) | 挠性半导体封装构造 | |
| KR101134168B1 (ko) | 반도체 칩 및 그 제조 방법과, 그를 이용한 표시 패널 및그 제조 방법 | |
| KR101493869B1 (ko) | 방열 부재 테이프, 방열부재를 구비한 씨오에프(ｃｏｆ)형 반도체 패키지 및 이를 적용한 전자장치 | |
| JP5207477B2 (ja) | 放熱部材を具備したｃｏｆ型半導体パッケージ | |
| US8816212B2 (en) | Flexible device and fabricating method thereof | |
| JP2011176112A (ja) | 半導体集積回路及びその製造方法 | |
| TW201810583A (zh) | 薄膜覆晶(cof)封裝及包含其的顯示裝置 | |
| TWI556366B (zh) | 薄膜覆晶封裝結構及其可撓性線路載板 | |
| TWI509756B (zh) | 薄膜覆晶封裝結構 | |
| TWM610924U (zh) | 撓性半導體封裝構造 | |
| TWI738596B (zh) | 撓性半導體封裝構造 | |
| KR20100029629A (ko) | 방열용 접착층을 구비하는 테이프 패키지 및 이를 구비하는디스플레이 장치 | |
| CN215008198U (zh) | 半导体散热封装构造 | |
| US8344500B2 (en) | Integrated circuit package module and method of the same | |
| US8643155B2 (en) | Liquid crystal display and chip on film thereof | |
| KR101585756B1 (ko) | 씨오에프형 반도체 패키지 및 그 제조 방법 | |
| CN114520201B (zh) | 半导体散热封装构造及其制造方法 | |
| KR102485002B1 (ko) | 반도체 방열 패키지 구조 및 그 제조 방법 | |
| KR20230040450A (ko) | 반도체 패키지 및 그의 제조 방법 | |
| TW201537713A (zh) | 薄膜覆晶封裝結構 | |
| KR20230019692A (ko) | 칩 온 필름 패키지 및 이를 포함하는 디스플레이 장치 | |
| KR20220112570A (ko) | 칩 온 필름 패키지 및 이를 포함하는 디스플레이 장치 | |
| KR20150062429A (ko) | 씨오에프형 반도체 패키지 및 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |