KR20230019692A - 칩 온 필름 패키지 및 이를 포함하는 디스플레이 장치 - Google Patents

칩 온 필름 패키지 및 이를 포함하는 디스플레이 장치 Download PDF

Info

Publication number
KR20230019692A
KR20230019692A KR1020210101525A KR20210101525A KR20230019692A KR 20230019692 A KR20230019692 A KR 20230019692A KR 1020210101525 A KR1020210101525 A KR 1020210101525A KR 20210101525 A KR20210101525 A KR 20210101525A KR 20230019692 A KR20230019692 A KR 20230019692A
Authority
KR
South Korea
Prior art keywords
bump structure
chip
conductive pad
conductive
circumferential wall
Prior art date
Application number
KR1020210101525A
Other languages
English (en)
Inventor
한상욱
정재민
하정규
이관재
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020210101525A priority Critical patent/KR20230019692A/ko
Priority to US17/679,587 priority patent/US20230036519A1/en
Priority to CN202210495803.3A priority patent/CN115701652A/zh
Publication of KR20230019692A publication Critical patent/KR20230019692A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0408—Integration of the drivers onto the display substrate
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13011—Shape comprising apertures or cavities, e.g. hollow bump
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13012—Shape in top view
    • H01L2224/13013—Shape in top view being rectangular or square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13016—Shape in side view
    • H01L2224/13018—Shape in side view comprising protrusions or indentations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13016—Shape in side view
    • H01L2224/13018—Shape in side view comprising protrusions or indentations
    • H01L2224/13019—Shape in side view comprising protrusions or indentations at the bonding interface of the bump connector, i.e. on the surface of the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1412—Layout
    • H01L2224/1413—Square or rectangular array
    • H01L2224/14131—Square or rectangular array being uniform, i.e. having a uniform pitch across the array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/1601—Structure
    • H01L2224/16012—Structure relative to the bonding area, e.g. bond pad
    • H01L2224/16013—Structure relative to the bonding area, e.g. bond pad the bump connector being larger than the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H01L2224/75743—Suction holding means
    • H01L2224/75744—Suction holding means in the lower part of the bonding apparatus, e.g. in the apparatus chuck
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H01L2224/75743—Suction holding means
    • H01L2224/75745—Suction holding means in the upper part of the bonding apparatus, e.g. in the bonding head
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H01L2224/81138—Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
    • H01L2224/81139—Guiding structures on the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H01L2224/81138—Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
    • H01L2224/8114—Guiding structures outside the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8134—Bonding interfaces of the bump connector
    • H01L2224/81345—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Theoretical Computer Science (AREA)
  • Wire Bonding (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명의 기술적 사상은 베이스 필름, 상기 베이스 필름 상에서 제1 방향으로 연장된 도전성 패드, 및 상기 도전성 패드로부터 연장된 도전성 라인 패턴을 포함하는 필름 기판; 상기 필름 기판 상의 디스플레이 구동 칩; 및 상기 디스플레이 구동 칩과 상기 필름 기판의 상기 도전성 패드 사이에 제공된 범프 구조체;를 포함하고, 상기 범프 구조체는, 상기 범프 구조체의 일측으로부터 타측을 향해 상기 제1 방향으로 연장되고, 상기 도전성 패드의 일부를 수용하는 트렌치; 및 상기 트렌치를 사이에 두고 서로 이격된 제1 둘레벽 및 제2 둘레벽;을 포함하고, 상기 도전성 패드는 상기 제1 둘레벽 및 제2 둘레벽 중 적어도 하나로부터 이격된 칩 온 필름 패키지를 제공한다.

Description

칩 온 필름 패키지 및 이를 포함하는 디스플레이 장치 {CHIP ON FILM PACKAGE AND DISPLAY APPARATUS INCLUDING THE SAME}
본 발명의 기술적 사상은 칩 온 필름 패키지 및 이를 포함하는 디스플레이 장치에 관한 것으로, 더욱 상세하게는 디스플레이 구동 칩이 실장되는 칩 온 필름 패키지 및 이를 포함하는 디스플레이 장치에 관한 것이다.
칩 온 필름(Chip On Film, COF) 패키지는 필름 기판 상에 실장된 디스플레이 구동 칩 등의 반도체 칩을 포함한다. 칩 온 필름 패키지에서, 반도체 칩은 범프 구조체를 통해 필름 기판의 리드(lead)에 전기적으로 연결될 수 있다. 최근 디스플레이 장치가 소형화됨에 따라, 필름 기판의 리드들을 미세 피치로 배치하면서도 범프 구조체와 리드 간의 전기적 연결의 신뢰성을 향상시키기 위한 기술이 요구되고 있다.
본 발명의 기술적 사상이 해결하고자 하는 과제는 신뢰성이 향상된 칩-온-필름 패키지를 제공하는 것이다.
본 발명의 기술적 사상이 해결하고자 하는 과제는 전기적 연결의 신뢰성이 향상된 칩-온-필름 패키지를 포함하는 디스플레이 장치를 제공하는 것이다.
상술한 과제를 해결하기 위하여 본 발명의 기술적 사상은 베이스 필름, 상기 베이스 필름 상에서 제1 방향으로 연장된 도전성 패드, 및 상기 도전성 패드로부터 연장된 도전성 라인 패턴을 포함하는 필름 기판; 상기 필름 기판 상의 디스플레이 구동 칩; 및 상기 디스플레이 구동 칩과 상기 필름 기판의 상기 도전성 패드 사이에 제공된 범프 구조체;를 포함하고, 상기 범프 구조체는, 상기 범프 구조체의 일측으로부터 타측을 향해 상기 제1 방향으로 연장되고, 상기 도전성 패드의 일부를 수용하는 트렌치; 및 상기 트렌치를 사이에 두고 서로 이격된 제1 둘레벽 및 제2 둘레벽;을 포함하고, 상기 도전성 패드는 상기 제1 둘레벽 및 제2 둘레벽 중 적어도 하나로부터 이격된 칩 온 필름 패키지를 제공한다.
상술한 과제를 해결하기 위하여 본 발명의 기술적 사상은 베이스 필름, 상기 베이스 필름 상에서 제1 방향으로 연장된 도전성 패드, 및 상기 도전성 패드로부터 연장된 도전성 라인 패턴을 포함하는 필름 기판; 기판, 상기 기판 상의 칩 패드, 및 상기 칩 패드의 일부를 덮고 오프닝을 포함하는 패시베이션층을 포함하고, 상기 필름 기판의 상에 실장된 디스플레이 구동 칩; 상기 디스플레이 구동 칩과 상기 필름 기판의 상기 도전성 패드 사이에 제공되고, 상기 패시베이션층의 상기 오프닝을 통해 상기 칩 패드에 연결된 범프 구조체;를 포함하고, 상기 범프 구조체는, 상기 범프 구조체의 일측으로부터 타측까지 상기 제1 방향으로 연장되고, 상기 도전성 패드의 일부를 수용하는 트렌치; 및 상기 트렌치를 사이에 두고 서로 이격된 제1 둘레벽 및 제2 둘레벽;을 포함하고, 상기 도전성 패드는 상기 범프 구조체의 상기 일측 및 상기 타측 각각으로부터 외측 방향으로 돌출되고, 상기 트렌치의 상기 제1 방향에 따른 길이는 상기 트렌치의 상기 제1 방향에 수직한 제2 방향에 따른 수평 폭보다 크고, 상기 패시베이션층의 상기 오프닝의 상기 제1 방향에 따른 수평 폭은 상기 패시베이션층의 상기 오프닝의 상기 제2 방향에 따른 수평 폭보다 크고, 상기 트렌치의 상기 제2 방향에 따른 수평 폭은 상기 도전성 패드의 상기 제2 방향에 따른 수평 폭보다 큰 칩 온 필름 패키지를 제공한다.
상술한 과제를 해결하기 위하여 본 발명의 기술적 사상은 필름 기판, 상기 필름 기판 상의 범프 구조체, 및 상기 범프 구조체 상의 디스플레이 구동 칩을 포함하는 칩 온 필름 패키지; 상기 필름 기판에 연결된 디스플레이 패널; 및 상기 필름 기판에 연결된 구동 인쇄회로기판;을 포함하고, 상기 필름 기판은 베이스 필름, 상기 베이스 필름 상에서 제1 방향으로 연장된 도전성 패드, 및 상기 도전성 패드로부터 연장된 도전성 라인 패턴을 포함하고, 상기 범프 구조체는, 상기 범프 구조체의 일측으로부터 타측을 향해 상기 제1 방향으로 연장되고, 상기 도전성 패드의 일부를 수용하는 트렌치; 및 상기 트렌치를 사이에 두고 서로 이격된 제1 둘레벽 및 제2 둘레벽;을 포함하고, 상기 도전성 패드는 상기 제1 둘레벽 및 제2 둘레벽 중 적어도 하나로부터 이격된 디스플레이 장치를 제공한다.
상술한 과제를 해결하기 위하여 본 발명의 기술적 사상은 베이스 필름, 상기 베이스 필름 상에서 제1 방향으로 연장된 도전성 패드, 및 상기 도전성 패드로부터 연장된 도전성 라인 패턴을 포함하는 필름 기판; 상기 필름 기판 상의 디스플레이 구동 칩; 및 상기 디스플레이 구동 칩과 상기 필름 기판의 상기 도전성 패드 사이에 제공된 범프 구조체;를 포함하고, 상기 도전성 패드는, 상기 도전성 패드의 일측으로부터 타측을 향해 상기 제1 방향으로 연장되고, 상기 범프 구조체의 일부를 수용하는 트렌치; 및 상기 트렌치를 사이에 두고 서로 이격된 제1 둘레벽 및 제2 둘레벽;을 포함하고, 상기 범프 구조체는 상기 제1 둘레벽 및 제2 둘레벽 중 적어도 하나로부터 이격된 칩 온 필름 패키지를 제공한다.
본 발명의 예시적인 실시예들에 의하면, 필름 기판의 도전성 패드의 일부가 범프 구조체의 트렌치에 의해 수용되므로, 열압착 본딩 공정이 수행되는 동안 도전성 패드와 범프 구조체 간의 밀림 현상을 방지 및 억제할 수 있다. 따라서, 필름 기판의 도전성 패드와 범프 구조체 간의 연결 신뢰성이 향상될 수 있고, 궁극적으로 칩 온 필름 패키지의 신뢰성이 향상될 수 있다.
도 1은 본 발명의 예시적인 실시예들에 따른 칩 온 필름 패키지를 나타내는 평면도이다.
도 2는 도 1의 Ⅱ-Ⅱ'선에 따른 칩 온 필름 패키지의 단면도이다.
도 3은 도 1의 반도체 칩, 범프 구조체, 및 도전성 패드를 나타내는 분리 사시도이다.
도 4는 범프 구조체와 도전성 패드를 개략적으로 나타내는 레이아웃도이다.
도 5는 범프 구조체와 도전성 패드를 개략적으로 나타내는 레이아웃도이다.
도 6은 본 발명의 예시적인 실시예들에 따른 칩 온 필름 패키지의 일부를 나타내는 단면도이다.
도 7은 본 발명의 예시적인 실시예들에 따른 칩 온 필름 패키지의 일부를 나타내는 단면도이다.
도 8은 본 발명의 예시적인 실시예들에 따른 칩 온 필름 패키지에 포함된, 범프 구조체와 도전성 패드를 개략적으로 나타내는 레이아웃도이다.
도 9는 본 발명의 예시적인 실시예들에 따른 칩 온 필름 패키지에 포함된, 범프 구조체와 도전성 패드를 개략적으로 나타내는 레이아웃도이다.
도 10은 본 발명의 예시적인 실시예들에 따른 칩 온 필름 패키지의 일부를 나타내는 단면도이다.
도 11은 도 10의 범프 구조체와 도전성 패드를 개략적으로 나타내는 레이아웃도이다.
도 12a 내지 도 12e는 본 발명의 예시적인 실시예들에 따른 범프 구조체의 형성 방법을 나타내는 단면도들이다.
도 13a 및 도 13b는 본 발명의 예시적인 실시예들에 따른 칩 온 필름의 제조 방법을 개략적으로 나타내는 구성도들이다.
도 14는 본 발명의 예시적인 실시예들에 따른 디스플레이 장치를 나타내는 사시도이다.
이하, 첨부한 도면을 참조하여 본 발명의 기술적 사상의 실시예들에 대해 상세히 설명한다. 도면 상의 동일한 구성요소에 대해서는 동일한 참조부호를 사용하고, 이들에 대한 중복된 설명은 생략한다.
도 1은 본 발명의 예시적인 실시예들에 따른 칩 온 필름 패키지(10)를 나타내는 평면도이다. 도 2는 도 1의 Ⅱ-Ⅱ'선에 따른 칩 온 필름 패키지(10)의 단면도이다. 도 3은 도 1의 반도체 칩(200), 범프 구조체(300), 및 도전성 패드(130)를 나타내는 분리 사시도이다. 도 4 및 도 5는 각각 범프 구조체(300)와 도전성 패드(130)를 개략적으로 나타내는 레이아웃도이다.
도 1 내지 도 5를 참조하면, 칩 온 필름 패키지(10)는 필름 기판(100), 반도체 칩(200), 및 범프 구조체(300)를 포함할 수 있다.
필름 기판(100)은 베이스 필름(110), 도전성 라인 패턴(120), 및 도전성 패드(130)룰 포함할 수 있다.
베이스 필름(110)은 열팽창 계수(coefficient of thermal expansion, CTE) 및 내구성이 우수한 소재인 폴리이미드(polyimide)를 포함하는 플렉서블 필름일 수 있다. 다만, 상기 베이스 필름(110)의 소재가 이에 한정되는 것은 아니며, 베이스 필름(110)은 예를 들어, 에폭시계 수지, 아크릴(acrylic), 폴리에테르 니트릴(polyether nitrile), 폴리에테르 술폰(polyether sulfone), 폴리에틸렌 테레프탈레이트(polyethylene terephthalate), 폴리에틸렌 나프탈레이드(polyethylene naphthalate) 중 적어도 하나를 포함할 수 있다.
베이스 필름(110)은 회로 영역(111) 및 PF(perforation) 영역(112)을 포함할 수 있다. 상기 회로 영역(111)은 반도체 칩(200)이 실장되는 칩 실장 영역(115)을 포함할 수 있다. 상기 PF 영역(112)은 베이스 필름(110)의 양 측단에 배치될 수 있다.
이하에서, 베이스 필름(110)의 칩 실장 영역(115)의 상면에 평행한 방향을 수평 방향(예를 들어, X방향 및/또는 Y방향)으로 정의하고, 베이스 필름(110)의 칩 실장 영역(115)의 상면에 수직한 방향을 수직 방향(예를 들어, Z방향)으로 정의한다. 또한, 본 명세서에서, 수평 폭은 수평 방향(예를 들어, X방향 및/또는 Y방향)에 따른 길이를 의미하고, 수직 높이는 수직 방향(예를 들어, Z방향)에 따른 레벨을 의미한다.
상기 PF 영역(112)은 복수의 PF 홀(114)을 포함할 수 있다. 상기 PF 홀(114)을 통해, 와인딩 릴(winding reel, 미도시)로 베이스 필름(110)의 감김(reeling) 및 상기 와인딩 릴로부터 베이스 필름(110)의 풀림(releasing)이 제어될 수 있다. 상기 PF 홀(114)의 피치(pitch)는 일정하므로, 베이스 필름(110)의 길이는 PF 홀(114)의 개수에 의해 결정될 수 있다. 한편, 베이스 필름(110)의 치수는 상기 베이스 필름(110)에 실장되는 반도체 칩(200)의 개수 및 사이즈, 상기 베이스 필름(110)에 형성되는 도전성 라인 패턴(120)의 배치 등에 의해 결정될 수 있다. 상기 PF 영역(112)은, 칩 온 필름 패키지(10)가 디스플레이 장치(도 14의 1000 참조)에 배치되기 전, 절단되어 제거될 수 있다. 즉, 상기 칩 온 필름 패키지(10)에서, 베이스 필름(110)의 회로 영역(111)만이 디스플레이 장치(1000)에 배치될 수 있다.
도전성 패드(130)는 베이스 필름(110)의 칩 실장 영역(115) 상에 배치될 수 있다. 도전성 패드(130)는 도전성 라인 패턴(120)에 연결될 수 있다. 도전성 패드(130)는 반도체 칩(200)의 칩 패드(220)와 수직 방향(예를 들어, Z방향)으로 중첩되도록 위치되며, 범프 구조체(300)를 통해 반도체 칩(200)의 칩 패드(220)에 전기적으로 연결될 수 있다.
도전성 패드(130)는 평면적 관점에서 베이스 필름(110)의 칩 실장 영역(115) 상에서 제1 수평 방향(예를 들어, Y방향)으로 연장될 수 있다. 예를 들어, 도전성 패드(130)는 평면적 관점에서 베이스 필름(110)의 칩 실장 영역(115) 상에서 선형적으로 연장될 수 있다. 도전성 패드(130)는 구리(Cu), 알루미늄(Al), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 팔라듐(Pd), 솔더 중 적어도 하나를 포함할 수 있다.
예시적인 실시예들에서, 도전성 패드(130)는 도전성 라인 패턴(120)의 일부분이며, 도전성 라인 패턴(120)과 함께 형성될 수 있다. 다른 예시적인 실시예들에서, 도전성 패드(130)는 도전성 라인 패턴(120)과 별도의 공정을 통해 형성될 수 있고, 도전성 라인 패턴(120)과 상이한 물질 및/또는 상이한 물질 조성을 가질 수도 있다. 예시적인 실시예들에서, 도전성 패드(130)는 도전성 라인 패턴(120)과 동일한 물질을 포함하는 도전체 상에, 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 팔라듐(Pd), 솔더 중 적어도 하나의 물질을 포함하는 도금층이 배치된 구조를 가질 수 있다.
예시적인 실시예들에서, 도전성 패드(130)의 제2 수평 방향(예를 들어 X방향)에 따른 수평 폭(130W)은 4 마이크로미터(㎛) 내지 8㎛ 사이일 수 있다. 예를 들어, 도전성 패드(130)의 제2 수평 방향(예를 들어 X방향)에 따른 수평 폭(130W)은 6㎛일 수 있다.
예시적인 실시예들에서, 도전성 패드(130)의 수직 높이(130H)는 6㎛ 내지 10㎛ 사이일 수 있다.
예시적인 실시예들에서, 이웃하는 2개의 도전성 패드(130) 사이의 피치(130P)는 20㎛ 이하일 수 있다. 상기 이웃하는 2개의 도전성 패드(130) 사이의 피치(130P)는 제2 수평 방향(예를 들어, X방향)으로 이웃하는 2개의 도전성 패드들(130)의 중심들 사이의 제2 수평 방향(예를 들어, X방향)에 따른 거리로 정의될 수 있다.
도전성 라인 패턴(120)은 베이스 필름(110) 상에서 연장되며, 도전성 패드(130)에 연결될 수 있다. 예를 들어, 도전성 라인 패턴(120)은 도전성 패드(130)로부터 베이스 필름(110)의 가장자리까지 연장될 수 있다.
예를 들어, 도전성 라인 패턴(120)은 구리(Cu), 알루미늄(Al) 등을 포함할 수 있다. 예를 들어, 도전성 라인 패턴(120)은 구리 호일(foil) 또는 알루미늄 호일로부터 형성될 수 있다. 일부 예시적인 실시예들에서, 도전성 라인 패턴(120)은 캐스팅(casting), 라미네이팅(laminating), 또는 전기 도금(electro-plating)과 같은 공정을 이용하여, 베이스 필름(110) 상에 형성된 금속층을 패터닝함으로써 형성할 수 있다.
예시적인 실시예들에서, 도전성 라인 패턴(120)의 수평 폭(120W)은 도전성 패드(130)의 수평 폭(130W)보다 클 수 있다. 예시적인 실시예들에서, 도전성 라인 패턴(120)의 수평 폭(120W)은 도전성 패드(130)의 수평 폭(130W)보다 2㎛ 이상 더 클 수 있다. 예를 들어, 도전성 라인 패턴(120)의 수평 폭(120W)과 도전성 패드(130)의 수평 폭(130W) 간의 차이는 2㎛ 내지 5㎛ 사이일 수 있다.
예시적인 실시예들에서, 도전성 라인 패턴(120)의 수직 높이는 도전성 패드(130)의 수직 높이(130H)와 대체로 동일 또는 유사할 수 있다.
필름 기판(100)은 베이스 필름(110) 상에 제공된 보호층(도시 생략)을 더 포함할 수 있다. 상기 보호층은 베이스 필름(110) 및 도전성 라인 패턴(120)을 덮을 수 있다. 상기 보호층은 도전성 라인 패턴(120)을 덮음으로써, 도전성 라인 패턴(120)이 외부 환경에 의해 물리적 및/또는 화학적 손상되는 것을 방지할 수 있다. 상기 보호층은 도전성 패드(130)는 덮지 않도록 형성될 수 있다. 일부 예시적인 실시예들에서, 상기 보호층은 솔더 레지스트(solder resist) 또는 드라이 필름 레지스트(dry film resist)를 포함할 수 있다. 일부 예시적인 실시예들에서, 상기 보호층은 실리콘 산화물 및/또는 실리콘 질화물을 포함할 수 있다.
나아가, 베이스 필름(110)의 칩 실장 영역(115) 상에는, 반도체 칩(200)과 베이스 필름(110) 사이의 틈에 충전된 언더필 물질층(도시 생략)이 제공될 수 있다. 상기 언더필 물질층은 범프 구조체(300) 및 도전성 패드(130)를 덮을 수 있다. 일부 실시예들에서, 상기 언더필 물질층은 모세관 언더필(capillary underfill) 공정에 의하여 형성될 수 있다. 상기 언더필 물질층은 예를 들어, 에폭시 수지로 형성될 수 있다.
반도체 칩(200)은 플립 칩 본딩 공정을 통하여 베이스 필름(110)의 칩 실장 영역(115) 상에 실장될 수 있다. 반도체 칩(200)은 디스플레이 장치(1000)를 구동하기 위하여 이용되는 디스플레이 구동 칩(display driver IC, DDI)을 포함할 수 있다. 예를 들어, 상기 반도체 칩(200)은 타이밍 컨트롤러로부터 전송된 데이터 신호를 이용하여 화상 신호를 생성하고, 디스플레이 패널(도 14의 500 참조)로 상기 화상 신호를 출력하는 소스 구동 칩을 포함할 수 있다. 예를 들어, 상기 반도체 칩(200)은 트랜지스터의 온/오프 신호가 포함된 스캔 신호를 디스플레이 패널(500)로 출력하는 게이트 구동 칩을 포함할 수 있다. 다만, 상기 반도체 칩(200)의 종류가 이에 한정되는 것은 아니고, 예를 들어, 칩 온 필름 패키지(10)가 디스플레이 장치(1000)가 아닌 다른 전자 장치에 결합되는 경우, 상기 반도체 칩(200)은 해당 전자 장치를 구동하기 위한 칩을 포함할 수 있다.
설명의 편의를 위하여, 도 1에서는 1개의 반도체 칩(200)을 도시하였으나, 상기 반도체 칩(200)의 개수가 이에 한정되는 것은 아니다. 예를 들어, 디스플레이 장치(1000)의 특성에 따라, 상기 소스 구동 칩의 개수는 상기 게이트 구동 칩의 개수와 같거나 보다 많을 수 있다.
반도체 칩(200)은 평면적 관점에서 직사각 형태를 가질 수 있다. 예를 들어, 반도체 칩(200)은 평면적 관점에서 제1 수평 방향(예를 들어, Y방향)으로 연장된 단변을 가지고 제2 수평 방향(예를 들어, X방향)으로 연장된 장변을 가질 수 있다. 예를 들어, 반도체 칩(200)의 장변의 길이는 단변의 길이의 약 1.5배 이상일 수 있다.
상기 반도체 칩(200)은 기판(210), 복수의 칩 패드(220), 및 패시베이션층(230)을 포함할 수 있다.
상기 기판(210)은 반도체 기판(210)으로서, 서로 반대된 하면 및 상면을 포함할 수 있다. 기판(210)의 하면은 필름 기판(100)과 마주하는 표면으로, 기판(210)의 활성면일 수 있다. 기판(210)의 상면은 기판(210)의 비활성면일 수 있다. 상기 기판(210)은 결정질 실리콘, 다결정질 실리콘, 또는 비정질 실리콘을 포함하는 실리콘(Si) 웨이퍼일 수 있다. 또는, 상기 기판(210)은 저머늄(Ge)과 같은 반도체 원소, 또는 SiC(silicon carbide), GaAs(gallium arsenide), InAs(indium arsenide), 및 InP(indium phosphide)와 같은 화합물 반도체를 포함할 수 있다. 한편, 상기 기판(210)은 SOI(silicon on insulator) 구조를 가질 수 있다. 일부 실시예들에서, 상기 기판(210)은 도전 영역, 예를 들어, 불순물이 도핑된 웰(well) 또는 불순물이 도핑된 구조물을 포함할 수 있다. 또한, 상기 기판(210)은 STI(shallow trench isolation) 구조와 같은 다양한 소자 분리 구조를 가질 수도 있다.
반도체 칩(200)의 복수의 칩 패드(220)는 기판(210)의 활성면 상에 배치될 수 있다. 반도체 칩(200)의 복수의 칩 패드(220) 중 적어도 하나는 입력 단자로 기능할 수 있고, 반도체 칩(200)의 복수의 칩 패드(220) 중 적어도 하나는 출력 단자로 기능할 수 있다.
패시베이션층(230)은 기판(210)의 일면을 덮고, 칩 패드(220)를 부분적으로 덮을 수 있다. 패시베이션층(230)은 칩 패드(220)를 노출시키기 위한 오프닝(240)을 포함할 수 있다. 예시적인 실시예들에서, 패시베이션층(230)은 무기 절연막 또는 유기 절연막으로 이루어질 수 있다. 예를 들어, 패시베이션층(230)은 실리콘 산화물 및/또는 실리콘 질화물을 포함할 수 있다. 예를 들어, 패시베이션층(230)은 포토 리소그래피 공정이 가능한 PID(Photo Imageable Dielectric) 소재의 절연 물질을 포함할 수도 있다. 예를 들어, 패시베이션층(230)은 감광성 폴리이미드(photosensitive polyimide)를 포함할 수 있다.
범프 구조체(300)는 반도체 칩(200)과 필름 기판(100) 사이에 제공될 수 있다. 범프 구조체(300)의 상부는 패시베이션층(230)의 오프닝(240)의 적어도 일부를 채우며, 패시베이션층(230)의 오프닝(240)을 통해 반도체 칩(200)의 칩 패드(220)에 연결될 수 있다. 범프 구조체(300)의 하부는 필름 기판(100)의 도전성 패드(130)에 연결될 수 있다. 범프 구조체(300)가 반도체 칩(200)의 칩 패드(220) 및 필름 기판(100)의 도전성 패드(130)에 결합함에 따라, 반도체 칩(200)이 필름 기판(100) 상에 실장될 수 있다.
반도체 칩(200)은, 범프 구조체(300)를 통하여, 반도체 칩(200)의 동작을 위한 제어 신호, 전원 신호, 및 접지 신호 중 적어도 하나를 외부로부터 제공받거나, 상기 반도체 칩(200)에 저장될 데이터 신호를 외부로부터 제공받거나, 상기 반도체 칩(200)에 저장된 데이터를 외부로 제공할 수 있다.
예시적인 실시예들에서, 범프 구조체(300)는 하부 금속층(310) 및 필라층(320)을 포함할 수 있다.
하부 금속층(310)은 패시베이션층(230) 및 반도체 칩(200)의 칩 패드(220) 상에 배치될 수 있다. 하부 금속층(310)은 패시베이션층(230)의 표면 및 패시베이션층(230)의 오프닝(240)을 통해 노출된 칩 패드(220)의 표면을 따라 컨포멀하게 연장될 수 있다. 하부 금속층(310)은 필라층(320)을 형성하기 위한 시드층 및/또는 접착층일 수 있다. 하부 금속층(310)은, 예를 들어 크롬(Cr), 텅스텐(W), 티타늄(Ti), 구리(Cu), 니켈(Ni), 알루미늄(Al), 팔라듐(Pd), 금(Au) 또는 이들의 조합을 포함할 수 있다.
하부 금속층(310)은 하나의 금속층일 수도 있고, 복수의 금속층들을 포함하는 적층 구조일 수도 있다. 예를 들어, 상기 하부 금속층(310)은 반도체 칩(200)의 칩 패드(220) 상에 순차적으로 적층된 제1 금속층 및/또는 제2 금속층을 포함할 수 있다. 상기 제1 금속층은 필라층(320)을 칩 패드(220) 및/또는 패시베이션층(230)에 안정적으로 부착시키기 위한 접착층으로 작용할 수 있고, 상기 제1 금속층은 제1 패시베이션층(230)과의 우수한 접착 특성을 갖는 금속 물질을 포함할 수 있다. 예를 들어, 상기 제1 금속층은 티타늄(Ti), 티타늄-텅스텐(Ti-W), 크롬(Cr) 및 알루미늄(Al) 중 적어도 하나를 포함할 수 있다. 상기 제2 금속층은 필라층(320)의 형성을 위한 시드층으로 작용할 수 있다. 상기 제2 금속층은 니켈(Ni), 구리(Cu) 및 알루미늄(Al) 중 적어도 하나를 포함할 수 있다.
필라층(320)은 하부 금속층(310) 상에 배치될 수 있다. 필라층(320)은 대체로 사각 기둥 형태를 가질 수 있다. 필라층(320)의 측벽들을 대체로 평평할 수 있다. 필라층(320)은 금(Au), 구리(Cu), 니켈(Ni), 팔라듐(Pd), 백금(Pt), 또는 이들의 조합을 포함할 수 있다. 예시적인 실시예들에서, 필라층(320)은 금(Au)으로 형성될 수 있다.
범프 구조체(300)는 도전성 패드(130)의 연장 방향을 따라 연장될 수 있다. 예를 들어, 범프 구조체(300) 및 도전성 패드(130)는 제1 수평 방향(예를 들어, Y방향)으로 연장될 수 있고, 도전성 패드(130)는 범프 구조체(300)의 일측(391)으로부터 타측(393)까지 범프 구조체(300)에 연속적으로 연결될 수 있다.
범프 구조체(300)는 평면적 관점에서 직사각 형태를 가질 수 있다. 예를 들어, 범프 구조체(300)는 평면적 관점에서 제1 수평 방향(예를 들어, Y방향)으로 연장된 장변을 가지고 제2 수평 방향(예를 들어, X방향)으로 연장된 단변을 가질 수 있다.
예시적인 실시예들에서, 도전성 패드(130)가 제1 수평 방향(예를 들어, Y방향)으로 연장된 길이(130L)는 범프 구조체(300)의 제1 수평 방향(예를 들어, Y방향)에 따른 수평 폭(300L)보다 클 수 있다. 예시적인 실시예들에서, 도전성 패드(130)는 범프 구조체(300)의 일측(391) 및 타측(393) 각각으로부터 외측 방향으로 돌출될 수 있다.
예시적인 실시예들에서, 범프 구조체(300)의 제1 수평 방향(예를 들어, Y방향)에 따른 수평 폭(300L)은 30㎛ 내지 50㎛ 사이일 수 있다.
예시적인 실시예들에서, 범프 구조체(300)의 제2 수평 방향(예를 들어, X방향)에 따른 수평 폭(300W)은 10㎛ 내지 18㎛ 사이일 수 있다. 예시적인 실시예들에서, 범프 구조체(300)의 제2 수평 방향(예를 들어, X방향)에 따른 수평 폭(300W)은 도전성 패드(130)의 제2 수평 방향(예를 들어, X방향)에 따른 수평 폭(130W)보다 클 수 있다.
예시적인 실시예들에서, 범프 구조체(300)의 수직 높이(300H)는 9㎛ 내지 15㎛ 사이일 수 있다. 상기 범프 구조체(300)의 수직 높이(300H)는 패시베이션층(230)의 표면을 기준으로 측정된 범프 구조체(300)의 수직 방향(예를 들어, Z방향)에 따른 높이를 의미할 수 있다. 예시적인 실시예들에서, 범프 구조체(300)의 수직 높이(300H)는 도전성 패드(130)의 수직 높이(130H)보다 클 수 있다.
범프 구조체(300)는 도전성 패드(130)의 일부를 수용하는 트렌치(330)를 포함할 수 있다. 트렌치(330)는 범프 구조체(300)의 일측(391)으로부터 타측(393)까지 도전성 패드(130)의 연장 방향인 제1 수평 방향(예를 들어, Y방향)으로 연장될 수 있다. 도전성 패드(130)는 범프 구조체(300)의 일측(391)으로부터 타측(393)까지 트렌치(330)를 정의하는 범프 구조체(300)의 표면에 연속적으로 연결될 있다.
범프 구조체(300)는 트렌치(330)를 사이에 두고 이격된 제1 둘레벽(341) 및 제2 둘레벽(343)을 포함할 수 있다. 트렌치(330)는 제1 둘레벽(341)과 제2 둘레벽(343)에 의해 정의될 수 있다. 제1 둘레벽(341) 및 제2 둘레벽(343)은 각각 필라층(320)의 일부분일 수 있다. 제1 둘레벽(341)은 범프 구조체(300)의 하면의 가장자리를 따라 범프 구조체(300)의 일측(391)으로부터 타측(393)까지 연장될 수 있고, 제2 둘레벽(343)은 범프 구조체(300)의 하면의 다른 가장자리를 따라 범프 구조체(300)의 일측(391)으로부터 타측(393)까지 연장될 수 있다.
반도체 칩(200)을 필름 기판(100) 상에 플립 칩 방식으로 실장할 때, 반도체 칩(200)에 범프 구조체(300)를 부착시키고, 범프 구조체(300)와 도전성 패드(130)를 접합시키기 위한 열압착(thermal compression) 본딩 공정을 수행한다. 상기 열압착 본딩 공정이 수행되는 동안, 도전성 패드(130)가 범프 구조체(300)의 표면을 따라 이동하는 밀림(slip) 현상이 발생되면, 이러한 밀림 현상에 의해 도전성 패드(130)와 범프 구조체(300) 간의 연결 신뢰성이 저하되는 문제가 발생할 수 있다.
본 발명의 실시예들에 의하면, 도전성 패드(130)의 일부가 범프 구조체(300)의 트렌치(330)에 의해 수용되므로, 열압착 본딩 공정이 수행되는 동안 도전성 패드(130)와 범프 구조체(300) 간의 밀림 현상을 방지 및 억제할 수 있다. 예컨대, 열압착 본딩 공정이 수행되는 동안 도전성 패드(130)가 범프 구조체(300)의 표면을 따라 슬라이딩되는 경우에도, 도전성 패드(130)의 슬라이딩 범위는 제1 둘레벽(341) 및 제2 둘레벽(343)에 의해 제한될 수 있다. 열압착 본딩 공정이 수행되는 동안 도전성 패드(130)와 범프 구조체(300) 간의 밀림 현상을 방지 및 억제될 수 있으므로, 도전성 패드(130)와 범프 구조체(300) 간의 연결 신뢰성이 향상되며, 궁극적으로 칩 온 필름 패키지(10)의 신뢰성이 향상될 수 있다.
예시적인 실시예들에서, 트렌치(330)의 수직 높이(330H)는 0.2㎛ 내지 2㎛ 사이일 수 있다. 만약, 트렌치(330)의 수직 높이(330H)가 0.2㎛ 보다 작은 경우, 열압착 본딩 공정이 수행되는 동안 도전성 패드(130)와 범프 구조체(300) 간의 밀림 현상을 충분히 억제하기 어려울 수 있다. 만약, 트렌치(330)의 수직 높이(330H)가 2㎛ 보다 큰 경우, 범프 구조체(300)의 구조적 안정성이 저하될 수 있다.
예시적인 실시예들에서, 트렌치(330)의 제2 수평 방향(예를 들어, X방향)에 따른 수평 폭(330W)은 도전성 패드(130)의 제2 수평 방향(예를 들어, X방향)에 따른 수평 폭(130W)보다 클 수 있다. 예를 들어, 트렌치(330)의 제2 수평 방향(예를 들어, X방향)에 따른 수평 폭(330W)은 도전성 패드(130)의 제2 수평 방향(예를 들어, X방향)에 따른 수평 폭(130W)의 1.5배 내지 2.5배 사이일 수 있다. 예를 들어, 트렌치(330)의 제2 수평 방향(예를 들어, X방향)에 따른 수평 폭(330W)은 8㎛ 내지 16㎛ 사이일 수 있다.
트렌치(330)의 제2 수평 방향(예를 들어, X방향)에 따른 수평 폭(330W)이 도전성 패드(130)의 제2 수평 방향(예를 들어, X방향)에 따른 수평 폭(130W)보다 크기 때문에, 도전성 패드(130)는 제1 둘레벽(341) 및 제2 둘레벽(343) 중 적어도 하나로부터 이격될 수 있다. 예시적인 실시예들에서, 도 4에 도시된 바와 같이, 도전성 패드(130)는 제1 둘레벽(341) 및 제2 둘레벽(343) 모두로부터 이격될 수 있다. 예시적인 실시예들에서, 도 5에 도시된 바와 같이, 도전성 패드(130)는 제1 둘레벽(341) 및 제2 둘레벽(343) 중 어느 하나에만 접촉되고, 제1 둘레벽(341) 및 제2 둘레벽(343) 중 다른 하나로부터 이격될 수 있다.
범프 구조체(300)의 트렌치(330)는 평면적 관점에서 패시베이션층(230)의 오프닝(240)과 중첩될 수 있다. 범프 구조체(300)는 도금 공정을 통해 반도체 칩(200) 상에 형성되며, 범프 구조체(300)의 상부는 패시베이션층(230)의 오프닝(240)을 채우도록 형성될 수 있다. 이 때, 범프 구조체(300)의 상부가 패시베이션층(230)의 오프닝(240)을 채우도록 형성된 것에 대응하여, 범프 구조체(300)의 하부에는 트렌치(330)가 형성될 수 있다.
예시적인 실시예들에서, 패시베이션층(230)의 오프닝(240)의 평면 형태는 범프 구조체(300)의 평면 형태 또는 범프 구조체(300)의 트렌치(330)의 평면 형태와 유사할 수 있다. 패시베이션층(230)의 오프닝(240)은 평면적 관점에서 직사각 형태를 가질 수 있다. 예를 들어, 패시베이션층(230)의 오프닝(240)은 평면적 관점에서 제1 수평 방향(예를 들어, Y방향)으로 연장된 장변을 가지고 제2 수평 방향(예를 들어, X방향)으로 연장된 단변을 가질 수 있다. 즉, 패시베이션층(230)의 오프닝(240)의 제1 수평 방향(예를 들어, Y방향)에 따른 수평 폭(240L)은 패시베이션층(230)의 오프닝(240)의 제2 수평 방향(예를 들어, X방향)에 따른 수평 폭(240W)보다 클 수 있다.
예시적인 실시예들에서, 패시베이션층(230)의 오프닝(240)의 제1 수평 방향(예를 들어, Y방향)에 따른 수평 폭(240L)은 트렌치(330)의 제1 수평 방향(예를 들어, Y방향)에 따른 길이와 같거나 보다 작을 수 있다. 예시적인 실시예들에서, 패시베이션층(230)의 오프닝(240)의 제2 수평 방향(예를 들어, X방향)에 따른 수평 폭(240W)은 트렌치(330)의 제2 수평 방향(예를 들어, X방향)에 따른 수평 폭(330W)과 같거나 보다 작을 수 있다.
예시적인 실시예들에서, 범프 구조체(300)의 트렌치(330)의 치수(dimension)를 조절하기 위해, 패시베이션층(230)의 오프닝(240)의 치수를 조절할 수 있다.
예시적인 실시예들에서, 트렌치(330)의 제2 수평 방향(예를 들어, X방향)에 따른 수평 폭(330W)을 조절하기 위해, 패시베이션층(230)의 오프닝(240)의 제2 수평 방향(예를 들어, X방향)에 따른 수평 폭(240W)을 조절할 수 있다. 예를 들어, 패시베이션층(230)의 오프닝(240)의 제2 수평 방향(예를 들어, X방향)에 따른 수평 폭(240W)을 증가시켜, 트렌치(330)의 제2 수평 방향(예를 들어, X방향)에 따른 수평 폭(330W)을 증가시킬 수 있다.
예시적인 실시예들에서, 트렌치(330)의 제1 수평 방향(예를 들어, Y방향)에 따른 길이를 조절하기 위해, 패시베이션층(230)의 오프닝(240)의 제1 수평 방향(예를 들어, Y방향)에 따른 수평 폭(240L)을 조절할 수 있다. 예를 들어, 패시베이션층(230)의 오프닝(240)의 제1 수평 방향(예를 들어, Y방향)에 따른 수평 폭(240L)을 증가시켜, 트렌치(330)의 제1 수평 방향(예를 들어, Y방향)에 따른 길이를 증가시킬 수 있다.
예시적인 실시예들에서, 트렌치(330)의 수직 높이(330H)를 조절하기 위해, 패시베이션층(230)의 두께 및 패시베이션층(230)의 오프닝(240)의 수직 높이(240H)를 조절할 수 있다. 예를 들어, 패시베이션층(230)의 오프닝(240)의 수직 높이(240H)를 증가시켜, 트렌치(330)의 수직 높이(330H)를 증가시킬 수 있다.
예시적인 실시예들에서, 범프 구조체(300)의 트렌치(330)의 형태 및 치수를 조절하기 위하여, 범프 구조체(300)의 일부를 제거하는 범프 컨디셔닝 공정을 더 수행할 수도 있다.
도 6은 본 발명의 예시적인 실시예들에 따른 칩 온 필름 패키지(11)의 일부를 나타내는 단면도이다.
도 6에서는 도 1의 Ⅱ-Ⅱ'선에 따른 절단된 영역에 대응된 칩 온 필름 패키지(11)의 일부가 도시된다. 이하에서, 도 1 내지 도 5를 참조하여 설명된 칩 온 필름 패키지(10)와의 차이점을 중심으로, 도 6에 도시된 칩 온 필름 패키지(11)에 대해 설명한다.
도 6을 도 1과 함께 참조하면, 도전성 패드(130a)는 코어 도전층(131) 및 코어 도전층(131)을 덮는 제1 도전성 커버층(133)을 포함할 수 있다. 제1 도전성 커버층(133)은 코어 도전층(131)과 범프 구조체(300) 사이에 배치될 수 있다.
상기 코어 도전층(131)은 제1 금속을 포함하고, 제1 도전성 커버층(133)은 제1 금속과 상이한 제2 금속을 포함할 수 있다. 예를 들어, 코어 도전층(131)은 구리(Cu), 알루미늄(Al), 금(Au) 중 적어도 하나를 포함할 수 있다. 코어 도전층(131)의 물질 및 물질 조성은 도전성 라인 패턴(120)과 동일할 수 있다. 예를 들어, 제1 도전성 커버층(133)은 주석(Sn), 니켈(Ni), 납(Pb), 팔라듐(Pd), 솔더 중 적어도 하나를 포함할 수 있다. 예를 들어, 제1 도전성 커버층(133)은 도금 방법을 통해 코어 도전층(131)의 표면 상에 코팅될 수 있으며, 대략 0.5㎛ 이하의 두께를 가질 수 있다. 제1 도전성 커버층(133)은 범프 구조체(300)와 도전성 패드(130a) 간의 접착성을 향상시킬 수 있다.
도 7은 본 발명의 예시적인 실시예들에 따른 칩 온 필름 패키지(12)의 일부를 나타내는 단면도이다.
도 7에서는 도 1의 Ⅱ-Ⅱ'선에 따른 절단된 영역에 대응된 칩 온 필름 패키지(12)의 일부가 도시된다. 이하에서, 도 6를 참조하여 설명된 칩 온 필름 패키지(11)와의 차이점을 중심으로, 도 7에 도시된 칩 온 필름 패키지(12)에 대해 설명한다.
도 7을 도 1과 함께 참조하면, 범프 구조체(300a)는 필라층(320)을 덮는 제2 도전성 커버층(350)을 포함할 수 있다. 제2 도전성 커버층(350)은 필라층(320)과 도전성 패드(130a) 사이에 배치될 수 있다. 필라층(320)이 제3 금속을 포함할 때, 제2 도전성 커버층(350)은 제3 금속과 상이한 제4 금속을 포함할 수 있다. 예를 들어, 제2 도전성 커버층(350)은 주석(Sn), 니켈(Ni), 납(Pb), 팔라듐(Pd), 솔더 중 적어도 하나를 포함할 수 있다. 예를 들어, 제2 도전성 커버층(350)은 도금 방법을 통해 필라층(320)의 표면 상에 코팅될 수 있으며, 대략 0.5㎛ 이하의 두께를 가질 수 있다. 제2 도전성 커버층(350)은 범프 구조체(300a)와 도전성 패드(130a) 간의 접착성을 향상시킬 수 있다.
도 8은 본 발명의 예시적인 실시예들에 따른 칩 온 필름 패키지에 포함된, 범프 구조체(300b)와 도전성 패드(130)를 개략적으로 나타내는 레이아웃도이다.
이하에서, 도 1 내지 도 5를 참조하여 설명된 칩 온 필름 패키지(10)와의 차이점을 중심으로, 도 8에 도시된 칩 온 필름 패키지에 대해 설명한다.
도 8을 참조하면, 범프 구조체(300b)는 범프 구조체(300b)의 타측(393)에 인접하게 배치된 제3 둘레벽(345)을 포함할 수 있다. 제3 둘레벽(345)은 제1 둘레벽(341)과 제2 둘레벽(343) 사이에서 제2 수평 방향(예를 들어, X방향)으로 연장될 수 있다. 이 경우, 트렌치(330)는 범프 구조체(300b)의 일측(391)으로부터 제3 둘레벽(345)에 인접한 지점까지 연장될 수 있다. 또한, 도전성 패드(130)는 범프 구조체(300b)의 일측(391)으로부터 외측 방향으로 돌출되되, 범프 구조체(300b)의 타측(393)으로부터 돌출되지는 않는다.
도 9는 본 발명의 예시적인 실시예들에 따른 칩 온 필름 패키지에 포함된, 범프 구조체(300c)와 도전성 패드(130)를 개략적으로 나타내는 레이아웃도이다.
이하에서, 도 1 내지 도 5를 참조하여 설명된 칩 온 필름 패키지(10)와의 차이점을 중심으로, 도 9에 도시된 칩 온 필름 패키지에 대해 설명한다.
도 9를 참조하면, 트렌치(330a)의 제2 수평 방향(예를 들어, X방향)에 따른 수평 폭은 트렌치(330a)의 연장 방향을 따라 가변하도록 구성될 수 있다.
예시적인 실시예들에서, 범프 구조체(300c)의 일측(391)에 있는 트렌치(330a)의 일 단부의 수평 폭은 범프 구조체(300c)의 타측(393)에 있는 트렌치(330a)의 타 단부의 수평 폭보다 클 수 있다.
예시적인 실시예들에서, 트렌치(330a)는 수평 폭이 서로 다른 제1 부분(331) 및 제2 부분(333)을 포함할 수 있다. 트렌치(330a)의 제1 부분(331)은 범프 구조체(300c)의 일측(391)으로부터 연장되고, 트렌치(330a)의 제2 부분(333)은 트렌치(330a)의 제1 부분(331)으로부터 범프 구조체(300c)의 타측(393)까지 연장될 수 있다. 트렌치(330)의 제1 부분(331)은 제2 수평 방향(예를 들어, X방향)으로 제1 수평 폭을 가지고, 트렌치(330)의 제2 부분(333)은 제2 수평 방향(예를 들어, X방향)으로 제1 수평 폭보다 작은 제2 수평 폭을 가질 수 있다.
예시적인 실시예들에서, 트렌치(330)의 수평 폭은 범프 구조체(300c)의 일측(391)으로부터 타측(393)으로 갈수록 점차 좁아지는 형태일 수도 있다. 다른 예시적인 실시예들에서, 트렌치(330)의 수평 폭은 범프 구조체(300c)의 일측(391)으로부터 타측(393)으로 갈수록 점차 넓어지는 형태일 수도 있다.
도 10은 본 발명의 예시적인 실시예들에 따른 칩 온 필름 패키지(13)의 일부를 나타내는 단면도이다. 도 11은 도 10의 범프 구조체(300d)와 도전성 패드(130b)를 개략적으로 나타내는 레이아웃도이다.
이하에서, 도 1 내지 도 5를 참조하여 설명된 칩 온 필름 패키지(10)와의 차이점을 중심으로, 도 10 및 도 11에 도시된 칩 온 필름 패키지(13)에 대해 설명한다.
도 10 및 도 11을 도 1과 함께 참조하면, 도전성 패드(130b)는 범프 구조체(300d)의 일부를 수용하는 트렌치(137)를 포함할 수 있다. 도전성 패드(130b)의 트렌치(137)는 도전성 패드(130b)의 일측(191)으로부터 타측(193)까지 도전성 패드(130b)의 연장 방향을 따라, 제1 수평 방향(예를 들어, Y방향)으로 연장될 수 있다. 범프 구조체(300d)는 도전성 패드(130b)의 트렌치(137)를 정의하는 도전성 패드(130b)의 표면에 연속적으로 연결될 수 있다.
도전성 패드(130b)는 트렌치(137)를 사이에 두고 이격된 제1 둘레벽(135) 및 제2 둘레벽(136)을 포함할 수 있다. 도전성 패드(130b)의 트렌치(137)는 제1 둘레벽(135)과 제2 둘레벽(136)에 의해 정의될 수 있다. 제1 둘레벽(135) 및 제2 둘레벽(136)은 각각 도전성 패드(130b)의 일부분일 수 있다. 제1 둘레벽(135)은 도전성 패드(130b)의 상면의 가장자리를 따라 도전성 패드(130b)의 일측(191)으로부터 타측(193)까지 연장될 수 있고, 제2 둘레벽(136)은 도전성 패드(130b)의 상면의 다른 가장자리를 따라 도전성 패드(130b)의 일측(191)으로부터 타측(193)까지 연장될 수 있다.
범프 구조체(300d)의 일부가 도전성 패드(130b)의 트렌치(137)에 의해 수용되므로, 열압착 본딩 공정이 수행되는 동안 도전성 패드(130b)와 범프 구조체(300d) 간의 밀림 현상을 방지 및 억제할 수 있다. 예컨대, 열압착 본딩 공정이 수행되는 동안 범프 구조체(300d)가 도전성 패드(130b)의 표면을 따라 슬라이딩되는 경우에도, 범프 구조체(300d)의 슬라이딩 범위는 도전성 패드(130b)의 제1 둘레벽(135) 및 제2 둘레벽(136)에 의해 제한될 수 있다. 열압착 본딩 공정이 수행되는 동안 도전성 패드(130b)와 범프 구조체(300d) 간의 밀림 현상을 방지 및 억제될 수 있으므로, 도전성 패드(130b)와 범프 구조체(300d) 간의 연결 신뢰성이 향상되며, 궁극적으로 칩 온 필름 패키지(13)의 신뢰성이 향상될 수 있다.
예시적인 실시예들에서, 도전성 패드(130b)의 트렌치(137)의 수직 높이는 0.2㎛ 내지 2㎛ 사이일 수 있다. 만약, 도전성 패드(130b)의 트렌치(137)의 수직 높이가 0.2㎛ 보다 작은 경우, 열압착 본딩 공정이 수행되는 동안 도전성 패드(130b)와 범프 구조체(300d) 간의 밀림 현상을 충분히 억제하기 어려울 수 있다. 만약, 도전성 패드(130b)의 트렌치(137)의 수직 높이가 2㎛ 보다 큰 경우, 도전성 패드(130b)의 구조적 안정성이 저하될 수 있다.
도전성 패드(130b)의 트렌치(137)의 제2 수평 방향(예를 들어, X방향)에 따른 수평 폭은 범프 구조체(300d)의 제2 수평 방향(예를 들어, X방향)에 따른 수평 폭보다 클 수 있다. 도전성 패드(130b)의 트렌치(137)의 제2 수평 방향(예를 들어, X방향)에 따른 수평 폭은 범프 구조체(300d)의 제2 수평 방향(예를 들어, X방향)에 따른 수평 폭보다 크기 때문에, 범프 구조체(300d)는 도전성 패드(130b)의 제1 둘레벽(135) 및 제2 둘레벽(136) 중 적어도 하나로부터 이격될 수 있다. 예시적인 실시예들에서, 범프 구조체(300d)는 도전성 패드(130b)의 제1 둘레벽(135) 및 제2 둘레벽(136) 모두로부터 이격될 수 있다. 예시적인 실시예들에서, 범프 구조체(300d)는 도전성 패드(130b)의 제1 둘레벽(135) 및 제2 둘레벽(136) 중 어느 하나에만 접촉되고, 제1 둘레벽(135) 및 제2 둘레벽(136) 중 다른 하나로부터 이격될 수 있다.
도 12a 내지 도 12e는 본 발명의 예시적인 실시예들에 따른 범프 구조체(300)의 형성 방법을 나타내는 단면도들이다.
도 12a를 참조하면, 반도체 칩(200)을 준비한다. 반도체 칩(200)은 기판(210)과, 기판(210) 상의 칩 패드(220)와, 칩 패드(220)를 적어도 부분적으로 노출시키는 오프닝(240)을 포함하는 패시베이션층(230)을 포함할 수 있다.
도 12b를 참조하면, 패시베이션층(230) 및 패시베이션층(230)의 오프닝(240)을 통해 노출된 칩 패드(220) 상에 하부 금속층(310)을 형성한다. 하부 금속층(310)은 패시베이션층(230) 및 패시베이션층(230)의 오프닝(240)을 통해 노출된 칩 패드(220) 상에서 컨포멀하게 연장될 수 있다. 예를 들어, 상기 하부 금속층(310)은 스퍼터링 공정을 통해 형성될 수 있다.
도 12c를 참조하면, 패시베이션층(230) 상에 마스크층(710)을 형성한다. 마스크층(710)은 패시베이션층(230)의 일부를 노출시키는 마스크 오프닝(711)을 포함할 수 있다. 상기 마스크층(710)은 포토 레지스트를 포함할 수 있다. 예를 들면, 패시베이션층(230)을 덮는 포토 레지스트 물질층을 형성하고, 상기 포토 레지스트 물질층에 대한 패터닝 공정을 수행하여 마스크 오프닝(711)이 형성된 마스크층(710)을 형성할 수 있다. 상기 마스크 오프닝(711)은 후속 공정을 통해 형성되는 필라층(도 12d의 320)이 배치되는 영역을 정의할 수 있다. 일부 실시예들에서, 마스크 오프닝(711)의 제2 수평 방향(예를 들어, X방향)에 따른 수평 폭은 트렌치(330)의 제2 수평 방향(예를 들어, X방향)에 따른 수평 폭보다 클 수 있다.
도 12d를 참조하면, 마스크층(710)의 마스크 오프닝(711)의 일부를 충전하는 필라층(320)을 형성한다. 예를 들어, 필라층(320)은 하부 금속층(310)을 씨드로 이용한 도금 공정을 통해 형성될 수 있다. 상기 필라층(320)이 형성될 때, 필라층(320)의 하부는 패시베이션층(230)의 오프닝(240)을 채우도록 형성되며, 필라층(320)의 상부에는 함몰된 형태의 트렌치(330)가 형성될 수 있다.
도 12e를 도 12d와 함께 참조하면, 마스크층(710)을 제거하고, 마스크층(710)이 제거되어 노출되는 하부 금속층(310) 부분을 제거할 수 있다. 상기 마스크층(710)은 예를 들어 스트립 공정을 통해 제거될 수 있다. 마스크층(710)이 제거되어 노출되는 하부 금속층(310) 부분은 식각 공정을 통해 제거될 수 있다.
도 13a 및 도 13b는 본 발명의 예시적인 실시예들에 따른 칩 온 필름의 제조 방법을 개략적으로 나타내는 구성도들이다.
도 13a를 참조하면, 필름 기판(100)이 놓인 스테이지(720) 위에, 범프 구조체(300)가 부착된 반도체 칩(200)이 고정된 본딩 헤드(730)를 배치한다. 본딩 헤드(730)는 반도체 칩(200)에 부착된 범프 구조체(300)가 필름 기판(100)의 도전성 패드(130)에 수직 방향(예를 들어, Z방향)으로 정렬되도록 위치될 수 있다. 스테이지(720)는 스테이지(720)의 주면 상에 놓인 필름 기판(100)을 지지할 수 있다. 예를 들어, 스테이지(720)는 필름 기판(100)이 스테이지(720)의 주면 상에 고정되도록, 필름 기판(100)을 진공 흡착할 수 있다. 본딩 헤드(730)는 반도체 칩(200)이 본딩 헤드(730)의 하면 상에 고정되도록, 반도체 칩(200)을 진공 흡착할 수 있다.
도 13b를 참조하면, 범프 구조체(300)와 도전성 패드(130)가 결합되도록 열압착 본딩 공정을 수행한다. 본딩 헤드(730)는 범프 구조체(300)가 도전성 패드(130)에 접촉할 때까지 하강할 수 있다. 범프 구조체(300)와 도전성 패드(130)가 접촉되면, 열 및 압력을 가하여 범프 구조체(300)와 도전성 패드(130)를 결합시킬 수 있다.
본 발명의 예시적인 실시예들에 의하면, 범프 구조체(300)는 도전성 패드(130)의 일부를 수용하는 트렌치(도 2의 330)를 포함하므로, 열압착 본딩 공정이 수행되는 동안 도전성 패드(130)와 범프 구조체(300) 간의 밀림 현상을 방지 및 억제할 수 있다. 열압착 본딩 공정이 수행되는 동안 도전성 패드(130)와 범프 구조체(300) 간의 밀림 현상을 방지 및 억제될 수 있으므로, 도전성 패드(130)와 본딩 구조체 간의 연결 신뢰성이 향상되며, 궁극적으로 신뢰성이 향상된 칩 온 필름 패키지를 제조할 수 있다.
도 14는 본 발명의 예시적인 실시예들에 따른 디스플레이 장치(1000)를 나타내는 사시도이다.
도 14를 참조하면, 디스플레이 장치(1000)는 적어도 하나의 칩 온 필름 패키지(10), 구동 인쇄회로기판(400), 및 디스플레이 패널(500)을 포함할 수 있다.
칩 온 필름 패키지(10)는 필름 기판(100) 및 필름 기판(100) 상에 실장된 반도체 칩(200)을 포함할 수 있다. 도 14에서, 칩 온 필름 패키지(10)는 도 1 내지 도 5를 참조하여 설명된 칩 온 필름 패키지인 것으로 예시되었다. 그러나, 칩 온 필름 패키지(10)는 도 6 내지 도 11을 참조하여 설명된 칩 온 필름 패키지들(11, 12, 13) 중 어느 하나에 해당할 수도 있다. 도 14에서, 칩 온 필름 패키지(10)에 대해서는 도 1 내지 도 5를 함께 참조하여 설명한다.
예시적인 실시예들에서, 하나의 칩 온 필름 패키지(10)는 하나의 반도체 칩(200)을 포함할 수 있다. 다른 예시적인 실시예들에서, 하나의 칩 온 필름 패키지(10)는 서로 다른 종류의 복수의 반도체 칩(200)을 포함할 수도 있다. 예를 들어, 서로 다른 종류의 복수의 반도체 칩(200)은 소스 구동 칩 및/또는 게이트 구동 칩을 포함할 수 있다.
상기 칩 온 필름 패키지(10)는 구동 인쇄회로기판(400)과 디스플레이 패널(500)의 사이에 위치하여, 이들과 각각 접속될 수 있다. 상기 칩 온 필름 패키지(10)는 구동 인쇄회로기판(400)에서 출력되는 신호를 입력받아, 디스플레이 패널(500)로 상기 신호를 전송할 수 있다.
구동 인쇄회로기판(400) 상에는 상기 칩 온 필름 패키지(10)에 전원과 신호를 동시에 또는 순차적으로 인가할 수 있는 하나 이상의 구동 회로 칩(410)이 실장될 수 있다.
디스플레이 패널(500)은 예를 들어, LCD(liquid crystal display) 패널, LED(light emitting diode) 패널, OLED(organic LED) 패널, 플라즈마 디스플레이 패널(plasma display panel, PDP) 등일 수 있다.
상기 칩 온 필름 패키지(10)는 구동 인쇄회로기판(400)의 구동 연결 배선(430) 및 디스플레이 패널(500)의 패널 연결 배선(530) 각각에 전기적으로 연결될 수 있다.
예시적인 실시예들에서, 구동 인쇄회로기판(400)과 디스플레이 패널(500)의 사이에는 하나의 칩 온 필름 패키지(10)가 연결될 수 있다. 예를 들어, 디스플레이 패널(500)이 휴대폰과 같은 작은 면적의 화면을 제공하기 위한 것이거나, 상대적으로 저해상도를 지원하는 경우에는 디스플레이 장치(1000)는 하나의 칩 온 필름 패키지(10)를 포함할 수 있다.
다른 예시적인 실시예들에서, 구동 인쇄회로기판(400)과 디스플레이 패널(500)의 사이에는 복수의 칩 온 필름 패키지(10)가 연결될 수 있다. 예를 들어, 디스플레이 패널(500)이 텔레비전과 같은 큰 면적의 화면을 제공하기 위한 것이거나, 상대적으로 고해상도를 지원하는 경우에는 디스플레이 장치(1000)는 복수의 칩 온 필름 패키지(10)를 포함할 수 있다.
상기 칩 온 필름 패키지(10)는 디스플레이 패널(500)의 일 측변에만 연결될 수 있다. 다만, 이에 한정되는 것은 아니며, 디스플레이 패널(500)의 2개 이상의 측변 각각에 하나 또는 복수의 칩 온 필름 패키지(10)가 연결될 수도 있다.
상기 디스플레이 패널(500)은 투명 기판(510), 상기 투명 기판(510) 상에 형성된 화상 영역(520), 및 패널 연결 배선(530)을 포함할 수 있다. 상기 투명 기판(510)은 예를 들어, 유리 기판 또는 플렉서블(flexible) 기판일 수 있다. 상기 화상 영역(520)이 가지는 복수의 화소는 대응하는 복수의 패널 연결 배선(530)과 연결되어, 상기 칩 온 필름 패키지(10)에 실장된 상기 반도체 칩(200)이 제공하는 신호에 따라서 동작될 수 있다.
상기 칩 온 필름 패키지(10)는 일단에 입력 패드가 형성되고, 타단에 출력 패드가 형성될 수 있다. 입력 패드 및 출력 패드 각각은 이방성 도전층(anisotropic conductive layer, 600)에 의하여 구동 인쇄회로기판(400)의 구동 연결 배선(430) 및 디스플레이 패널(500)의 패널 연결 배선(530) 각각에 연결될 수 있다. 상기 이방성 도전층(600)은 예를 들어, 이방성 도전 필름 또는 이방성 도전 페이스트일 수 있다. 상기 이방성 도전층(600)은 절연 접착층 내에 도전 입자가 분산되어 있는 구조를 가질 수 있다.
이상에서와 같이 도면과 명세서에서 예시적인 실시예들이 개시되었다. 본 명세서에서 특정한 용어를 사용하여 실시예들을 설명되었으나, 이는 단지 본 개시의 기술적 사상을 설명하기 위한 목적에서 사용된 것이지 의미 한정이나 청구범위에 기재된 본 개시의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 개시의 진정한 기술적 보호범위는 첨부된 청구범위의 기술적 사상에 의해 정해져야 할 것이다.
10: 칩 온 필름 패키지 100: 필름 기판
110: 베이스 필름 120: 도전성 라인 패턴
130: 도전성 패드 200: 반도체 칩
300: 범프 구조체 330: 트렌치

Claims (20)

  1. 베이스 필름, 상기 베이스 필름 상에서 제1 방향으로 연장된 도전성 패드, 및 상기 도전성 패드로부터 연장된 도전성 라인 패턴을 포함하는 필름 기판;
    상기 필름 기판 상의 디스플레이 구동 칩; 및
    상기 디스플레이 구동 칩과 상기 필름 기판의 상기 도전성 패드 사이에 제공된 범프 구조체;
    를 포함하고,
    상기 범프 구조체는,
    상기 범프 구조체의 일측으로부터 타측을 향해 상기 제1 방향으로 연장되고, 상기 도전성 패드의 일부를 수용하는 트렌치; 및
    상기 트렌치를 사이에 두고 서로 이격된 제1 둘레벽 및 제2 둘레벽;
    을 포함하고,
    상기 도전성 패드는 상기 제1 둘레벽 및 제2 둘레벽 중 적어도 하나로부터 이격된, 칩 온 필름(Chip On Film) 패키지.
  2. 제 1 항에 있어서,
    상기 제1 둘레벽 및 제2 둘레벽은 각각,
    상기 범프 구조체의 상기 일측으로부터 상기 타측까지 상기 제1 방향으로 연장된 칩 온 필름 패키지.
  3. 제 1 항에 있어서,
    상기 도전성 패드의 상기 제1 방향에 따른 길이는 상기 트렌치의 상기 제1 방향에 따른 길이보다 크고,
    상기 도전성 패드는 상기 범프 구조체의 상기 일측 및 상기 타측 각각으로부터 외측 방향으로 돌출된 칩 온 필름 패키지.
  4. 제 1 항에 있어서,
    상기 범프 구조체의 상기 트렌치의 상기 제1 방향에 수직한 제2 방향에 따른 수평 폭은 상기 도전성 패드의 상기 제2 방향에 따른 수평 폭보다 크고,
    상기 도전성 패드는 상기 제1 둘레벽 및 제2 둘레벽 중 어느 하나에 접촉된 칩 온 필름 패키지.
  5. 제 1 항에 있어서,
    상기 범프 구조체의 상기 트렌치의 상기 제1 방향에 수직한 제2 방향에 따른 수평 폭은 상기 도전성 패드의 상기 제2 방향에 따른 수평 폭보다 크고,
    상기 도전성 패드는 상기 제1 둘레벽 및 제2 둘레벽 모두로부터 이격된 칩 온 필름 패키지.
  6. 제 1 항에 있어서,
    상기 트렌치의 수직 높이는 0.2㎛ 내지 2㎛ 사이인 칩 온 필름 패키지.
  7. 제 1 항에 있어서,
    상기 도전성 패드의 상기 제1 방향에 수직한 제2 방향에 따른 수평 폭은 상기 도전성 라인 패턴의 수평 폭보다 작은 칩 온 필름 패키지.
  8. 제 1 항에 있어서,
    상기 도전성 패드는,
    제1 금속을 포함하는 코어 도전층; 및
    상기 제1 금속과 상이한 제2 금속을 포함하고, 상기 코어 도전층과 상기 범프 구조체 사이에 제공된 제1 도전성 커버층;
    을 포함하는 칩 온 필름 패키지.
  9. 제 8 항에 있어서,
    상기 제1 금속은 구리를 포함하고,
    상기 제2 금속은 주석을 포함하는 칩 온 필름 패키지.
  10. 제 9 항에 있어서,
    상기 범프 구조체는,
    제3 금속을 포함하는 필라층; 및
    상기 제3 금속과 상이한 제4 금속을 포함하고, 상기 필라층과 상기 도전성 패드 사이에 제공된 제2 도전성 커버층;
    을 포함하는 칩 온 필름 패키지.
  11. 제 1 항에 있어서,
    상기 디스플레이 구동 칩은,
    기판;
    상기 기판 상의 칩 패드; 및
    상기 칩 패드의 일부를 덮고, 오프닝을 포함하는 패시베이션층;
    을 포함하고,
    상기 범프 구조체는 상기 패시베이션층의 상기 오프닝을 통해 상기 칩 패드에 연결되고,
    상기 범프 구조체의 상기 트렌치는 평면적 관점에서 상기 패시베이션층의 상기 오프닝과 중첩된 칩 온 필름 패키지.
  12. 제 11 항에 있어서,
    상기 패시베이션층의 상기 오프닝의 상기 제1 방향에 따른 수평 폭은 상기 패시베이션층의 상기 오프닝의 상기 제1 방향에 수직한 제2 방향에 따른 수평 폭보다 큰 칩 온 필름 패키지.
  13. 베이스 필름, 상기 베이스 필름 상에서 제1 방향으로 연장된 도전성 패드, 및 상기 도전성 패드로부터 연장된 도전성 라인 패턴을 포함하는 필름 기판;
    기판, 상기 기판 상의 칩 패드, 및 상기 칩 패드의 일부를 덮고 오프닝을 포함하는 패시베이션층을 포함하고, 상기 필름 기판의 상에 실장된 디스플레이 구동 칩;
    상기 디스플레이 구동 칩과 상기 필름 기판의 상기 도전성 패드 사이에 제공되고, 상기 패시베이션층의 상기 오프닝을 통해 상기 칩 패드에 연결된 범프 구조체;
    를 포함하고,
    상기 범프 구조체는,
    상기 범프 구조체의 일측으로부터 타측까지 상기 제1 방향으로 연장되고, 상기 도전성 패드의 일부를 수용하는 트렌치; 및
    상기 트렌치를 사이에 두고 서로 이격된 제1 둘레벽 및 제2 둘레벽;
    을 포함하고,
    상기 도전성 패드는 상기 범프 구조체의 상기 일측 및 상기 타측 각각으로부터 외측 방향으로 돌출되고,
    상기 트렌치의 상기 제1 방향에 따른 길이는 상기 트렌치의 상기 제1 방향에 수직한 제2 방향에 따른 수평 폭보다 크고,
    상기 패시베이션층의 상기 오프닝의 상기 제1 방향에 따른 수평 폭은 상기 패시베이션층의 상기 오프닝의 상기 제2 방향에 따른 수평 폭보다 크고,
    상기 트렌치의 상기 제2 방향에 따른 수평 폭은 상기 도전성 패드의 상기 제2 방향에 따른 수평 폭보다 큰, 칩 온 필름 패키지.
  14. 제 13 항에 있어서,
    상기 도전성 패드와 상기 제2 방향으로 인접된 상기 필름 기판의 다른 도전성 패드 사이의 피치(pitch)는 20㎛ 이하인 칩 온 필름 패키지.
  15. 제 14 항에 있어서,
    상기 범프 구조체의 수직 높이는 9㎛ 내지 15 ㎛ 사이이고,
    상기 트렌치의 수직 높이는 0.2㎛ 내지 2㎛ 사이이고,
    상기 도전성 패드의 수직 높이는 6㎛ 내지 10㎛ 사이인 칩 온 필름 패키지.
  16. 제 15 항에 있어서,
    상기 범프 구조체의 상기 제1 방향에 따른 수평 폭은 30㎛ 내지 50㎛ 사이이고,
    상기 범프 구조체의 상기 제2 방향에 따른 수평 폭은 10㎛ 내지 18㎛ 사이인 칩 온 필름 패키지.
  17. 제 13 항에 있어서,
    상기 도전성 패드는,
    제1 금속을 포함하는 코어 도전층; 및
    상기 제1 금속과 상이한 제2 금속을 포함하고, 상기 코어 도전층과 상기 범프 구조체 사이에 제공된 제1 도전성 커버층;
    을 포함하고,
    상기 범프 구조체는 상기 제1 금속 및 제2 금속과 상이한 제3 금속을 포함하는 칩 온 필름 패키지.
  18. 제 13 항에 있어서,
    상기 도전성 패드는 상기 제1 둘레벽 및 제2 둘레벽 중 적어도 하나로부터 이격된 칩 온 필름 패키지.
  19. 필름 기판, 상기 필름 기판 상의 범프 구조체, 및 상기 범프 구조체 상의 디스플레이 구동 칩을 포함하는 칩 온 필름 패키지;
    상기 필름 기판에 연결된 디스플레이 패널; 및
    상기 필름 기판에 연결된 구동 인쇄회로기판;
    을 포함하고,
    상기 필름 기판은 베이스 필름, 상기 베이스 필름 상에서 제1 방향으로 연장된 도전성 패드, 및 상기 도전성 패드로부터 연장된 도전성 라인 패턴을 포함하고,
    상기 범프 구조체는,
    상기 범프 구조체의 일측으로부터 타측을 향해 상기 제1 방향으로 연장되고, 상기 도전성 패드의 일부를 수용하는 트렌치; 및
    상기 트렌치를 사이에 두고 서로 이격된 제1 둘레벽 및 제2 둘레벽;
    을 포함하고,
    상기 도전성 패드는 상기 제1 둘레벽 및 제2 둘레벽 중 적어도 하나로부터 이격된, 디스플레이 장치.
  20. 베이스 필름, 상기 베이스 필름 상에서 제1 방향으로 연장된 도전성 패드, 및 상기 도전성 패드로부터 연장된 도전성 라인 패턴을 포함하는 필름 기판;
    상기 필름 기판 상의 디스플레이 구동 칩; 및
    상기 디스플레이 구동 칩과 상기 필름 기판의 상기 도전성 패드 사이에 제공된 범프 구조체;
    를 포함하고,
    상기 도전성 패드는,
    상기 도전성 패드의 일측으로부터 타측을 향해 상기 제1 방향으로 연장되고, 상기 범프 구조체의 일부를 수용하는 트렌치; 및
    상기 트렌치를 사이에 두고 서로 이격된 제1 둘레벽 및 제2 둘레벽;
    을 포함하고,
    상기 범프 구조체는 상기 제1 둘레벽 및 제2 둘레벽 중 적어도 하나로부터 이격된, 칩 온 필름 패키지.
KR1020210101525A 2021-08-02 2021-08-02 칩 온 필름 패키지 및 이를 포함하는 디스플레이 장치 KR20230019692A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020210101525A KR20230019692A (ko) 2021-08-02 2021-08-02 칩 온 필름 패키지 및 이를 포함하는 디스플레이 장치
US17/679,587 US20230036519A1 (en) 2021-08-02 2022-02-24 Chip on film package and display device including the same
CN202210495803.3A CN115701652A (zh) 2021-08-02 2022-05-05 膜上芯片封装

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210101525A KR20230019692A (ko) 2021-08-02 2021-08-02 칩 온 필름 패키지 및 이를 포함하는 디스플레이 장치

Publications (1)

Publication Number Publication Date
KR20230019692A true KR20230019692A (ko) 2023-02-09

Family

ID=85037650

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210101525A KR20230019692A (ko) 2021-08-02 2021-08-02 칩 온 필름 패키지 및 이를 포함하는 디스플레이 장치

Country Status (3)

Country Link
US (1) US20230036519A1 (ko)
KR (1) KR20230019692A (ko)
CN (1) CN115701652A (ko)

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8564449B2 (en) * 2010-01-12 2013-10-22 Siemens Energy, Inc. Open circuit wear sensor for use with a conductive wear counterface
US8242012B2 (en) * 2010-07-28 2012-08-14 International Business Machines Corporation Integrated circuit structure incorporating a conductor layer with both top surface and sidewall passivation and a method of forming the integrated circuit structure
KR20120135626A (ko) * 2011-06-07 2012-12-17 삼성전자주식회사 반도체 칩 패키지의 제조 방법
KR102165264B1 (ko) * 2013-10-10 2020-10-13 삼성전자 주식회사 아연 입자를 함유하는 비전도성 폴리머 막, 비전도성 폴리머 페이스트, 이들을 포함하는 반도체 패키지, 및 반도체 패키지의 제조 방법
KR102432793B1 (ko) * 2015-09-30 2022-08-17 에스케이하이닉스 주식회사 반도체 장치
KR20200017240A (ko) * 2018-08-08 2020-02-18 삼성전자주식회사 반도체 패키지 및 이의 제조 방법
KR102530754B1 (ko) * 2018-08-24 2023-05-10 삼성전자주식회사 재배선층을 갖는 반도체 패키지 제조 방법

Also Published As

Publication number Publication date
CN115701652A (zh) 2023-02-10
US20230036519A1 (en) 2023-02-02

Similar Documents

Publication Publication Date Title
KR100546346B1 (ko) 재배선 범프 형성방법 및 이를 이용한 반도체 칩과 실장구조
US10903127B2 (en) Film for a package substrate
US10607939B2 (en) Semiconductor packages and display devices including the same
CN112563253A (zh) 膜上芯片封装和包括该膜上芯片封装的显示装置
US11756850B2 (en) Chip on film package and display device including the same
KR20150068130A (ko) 반도체 패키지
KR20200036657A (ko) 반도체 패키지
CN113314544A (zh) 显示设备
JP2007042736A (ja) 半導体装置及び電子モジュール、並びに、電子モジュールの製造方法
US11728261B2 (en) Chip on film package and display apparatus including the same
US20120138968A1 (en) Semiconductor package and display panel assembly having the same
KR20230019692A (ko) 칩 온 필름 패키지 및 이를 포함하는 디스플레이 장치
US20240096904A1 (en) Chip-on-film package and display device including the same
KR102378493B1 (ko) 패키지 기판용 필름, 반도체 패키지, 디스플레이 장치 및 이들의 제조 방법
KR20220029128A (ko) 반도체 패키지
US20240096909A1 (en) Chip on film package and display apparatus including the same
KR20220112570A (ko) 칩 온 필름 패키지 및 이를 포함하는 디스플레이 장치
US20230420349A1 (en) Semiconductor package and display apparatus including the same
US20240128184A1 (en) Electronic device and manufacturing method thereof
US20230038309A1 (en) Package device
TW202046466A (zh) 散熱薄膜覆晶封裝
US10090269B2 (en) Bump structure, display device including a bump structure, and method of manufacturing a bump structure
KR20240005357A (ko) 반도체 패키지
KR20230040450A (ko) 반도체 패키지 및 그의 제조 방법
KR20230021204A (ko) 칩 온 필름 패키지