CN113314544A - 显示设备 - Google Patents

显示设备 Download PDF

Info

Publication number
CN113314544A
CN113314544A CN202110203516.6A CN202110203516A CN113314544A CN 113314544 A CN113314544 A CN 113314544A CN 202110203516 A CN202110203516 A CN 202110203516A CN 113314544 A CN113314544 A CN 113314544A
Authority
CN
China
Prior art keywords
connection pad
pad
panel
display device
connection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110203516.6A
Other languages
English (en)
Inventor
金柄范
金敏基
金柔利
徐佑昔
李会官
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN113314544A publication Critical patent/CN113314544A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/117—Pads along the edge of rigid circuit boards, e.g. for pluggable connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/09—Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H01L27/1244—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits for preventing breakage, peeling or short circuiting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/118—Printed elements for providing electric connections to or between printed circuits specially for flexible printed circuits, e.g. using folded portions
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
    • H05K3/323—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives by applying an anisotropic conductive adhesive layer over an array of pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/36—Assembling printed circuits with other printed circuits
    • H05K3/361—Assembling flexible printed circuits with other printed circuits
    • H05K3/363—Assembling flexible printed circuits with other printed circuits by soldering
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/871—Self-supporting sealing arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/038—Post-treatment of the bonding area
    • H01L2224/0383—Reworking, e.g. shaping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/038—Post-treatment of the bonding area
    • H01L2224/03848—Thermal treatments, e.g. annealing, controlled cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05575—Plural external layers
    • H01L2224/0558—Plural external layers being stacked
    • H01L2224/05583—Three-layer coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05601—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/05609—Indium [In] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05601—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/05611—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05639—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05655—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05666—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05671—Chromium [Cr] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/0568—Molybdenum [Mo] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/0805—Shape
    • H01L2224/0807—Shape of bonding interfaces, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08151—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/08221—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/08225—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/09—Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
    • H01L2224/091—Disposition
    • H01L2224/0912—Layout
    • H01L2224/0915—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/802—Applying energy for connecting
    • H01L2224/80201—Compression bonding
    • H01L2224/80205—Ultrasonic bonding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/147—Structural association of two or more printed circuits at least one of the printed circuits being bent or folded, e.g. by using a flexible printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/05—Flexible printed circuits [FPCs]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09145—Edge details
    • H05K2201/0919—Exposing inner circuit layers or metal planes at the side edge of the PCB or at the walls of large holes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10128—Display
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10128—Display
    • H05K2201/10136—Liquid Crystal display [LCD]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/0285—Using ultrasound, e.g. for cleaning, soldering or wet treatment
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/10—Using electric, magnetic and electromagnetic fields; Using laser light
    • H05K2203/107—Using laser light
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/027—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed by irradiation, e.g. by photons, alpha or beta particles
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/873—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/8791—Arrangements for improving contrast, e.g. preventing reflection of ambient light
    • H10K59/8792—Arrangements for improving contrast, e.g. preventing reflection of ambient light comprising light absorbing layers, e.g. black layers

Abstract

显示设备包括：显示面板，包括邻近于显示面板的侧表面的面板焊盘；连接焊盘，设置在显示面板的侧表面上并与面板焊盘连接；以及电路板，设置在显示面板的侧表面上并包括与连接焊盘直接结合的导线信号线，其中，连接焊盘包括第一连接焊盘、设置在第一连接焊盘上的第二连接焊盘和设置在第二连接焊盘上的第三连接焊盘，以及第一连接焊盘与面板焊盘中的相应的一个接触，并且第三连接焊盘与导线信号线中的相应的一个直接结合。

Description

显示设备
相关申请的交叉引用
本申请要求于2020年2月25日提交至韩国知识产权局的第10-2020-0022761号韩国专利申请的优先权和权益，该韩国专利申请的全部内容通过引用并入本文中。
技术领域
本发明涉及显示设备。
背景技术
随着多媒体的发展，显示设备越的重要性得到提高。因此，已使用各种类型的显示设备，诸如有机发光显示器(OLED)和液晶显示器(LCD)。这些显示设备已在基于各种移动电子设备(例如，诸如智能电话、智能手表和平板PC的便携式电子设备)的应用示例中多样化。
显示设备可包括划分为显示区域和非显示区域的衬底。在显示区域中，可在衬底上设置像素，并且在非显示区域中，可在衬底上设置焊盘等。配备有驱动电路的柔性膜(COF膜)等可联接至焊盘以向像素传输驱动信号。为了减小显示设备的非显示区域，柔性膜可附接至衬底的侧表面。
柔性膜可包括联接至焊盘的导线，并且导线中的每个可与彼此分离的焊盘结合。导线与焊盘的结合可由各向异性导电膜执行或者可由超声结合工艺执行，在超声结合工艺中，焊盘接触(例如，直接接触)导线。
应理解，本背景技术部分在某种程度上旨在为理解技术提供有用的背景。然而，本背景技术部分还可以包括不是在本文中所公开的主题的相应有效申请日之前被相关领域的技术人员所知或理解的内容的一部分的思想、构思或认识。
发明内容
根据一个方面，可提供显示设备，在显示设备中可提高显示面板与附接至显示面板的侧表面的柔性膜之间的粘合性。
然而，本发明的方面不限于本文中阐述的方面。本发明的以上和其它方面将通过参考以下给出的本发明的详细描述对于本发明所属领域的普通技术人员变得更加明显。
显示设备的实施方式可包括：显示面板，包括邻近于显示面板的侧表面的面板焊盘；连接焊盘，设置在显示面板的侧表面上并与面板焊盘连接；以及设置在显示面板的侧表面上的电路板，电路板包括与连接焊盘直接结合的导线信号线。连接焊盘可包括第一连接焊盘、设置在第一连接焊盘上的第二连接焊盘和设置在第二连接焊盘上的第三连接焊盘，第一连接焊盘可与面板焊盘中的相应的一个接触，并且第三连接焊盘可与导线信号线中的相应的一个直接结合。
第三连接焊盘可超声地结合至导线信号线中的相应的一个。
第三连接焊盘和导线信号线中的相应的一个之间的界面可具有非平坦的形状。
第三连接焊盘的熔点可低于第二连接焊盘的熔点和第一连接焊盘的熔点。
第三连接焊盘的熔点可为约270℃或更低。
第三连接焊盘可具有小于或等于第二连接焊盘中相邻的第二连接焊盘之间的间隔的一半的厚度。
第三连接焊盘的厚度可等于或大于约1μm。
显示面板可包括衬底，并且面板焊盘的端部可与衬底的侧表面对齐。
连接焊盘可从衬底的侧表面向外凸出。
包括显示区域和围绕显示区域的非显示区域的显示设备的另一实施方式可包括：显示面板，包括设置在非显示区域的侧表面上的焊盘区域；连接焊盘，设置在焊盘区域上；以及电路板，设置在连接焊盘上。显示面板可包括邻近于焊盘区域的至少一个面板焊盘，连接焊盘可与至少一个面板焊盘连接，并且电路板可包括与连接焊盘直接结合的导线信号线。连接焊盘可包括第一连接焊盘、设置在第一连接焊盘上的第二连接焊盘和设置在第二连接焊盘上的第三连接焊盘。第一连接焊盘可与至少一个面板焊盘接触，并且第三连接焊盘可与导线信号线直接结合。
连接焊盘可超声地结合至导线信号线。
连接焊盘和导线信号线之间的界面可具有非平坦的形状。
连接焊盘可包括选自镍(Ni)、铬(Cr)、铜(Cu)、铟(In)、锡(Sn)、银(Ag)、钛(Ti)、钼(Mo)及其任意组合中的第一材料。
第一材料可包括选自NiCr/Cu/InSnAg、Ti/Cu/InSnAg和MoTi/Cu/InSnAg中的至少一个。
导线信号线可包括第二材料，第二材料包括Sn。
第一材料和第二材料可混合在连接焊盘和导线信号线之间的区域中。
第三连接焊盘的熔点可低于第二连接焊盘的熔点和第一连接焊盘的熔点。
第三连接焊盘可具有小于或等于第二连接焊盘中相邻的第二连接焊盘之间的间隔的一半的厚度。
显示面板可包括衬底、位于衬底上的第一导电层、位于第一导电层上的第一绝缘层、位于第一绝缘层上的第二导电层、位于第二导电层上的第二绝缘层和位于第二绝缘层上的第三导电层。第三导电层可包括至少一个面板焊盘。
连接焊盘可从衬底的侧表面向外凸出。
附图说明
通过参考附图详细描述本发明的实施方式，本发明的以上和其它方面和特征将变得更加明显，在附图中：
图1是根据实施方式的显示设备的示意性立体图；
图2是图1的显示设备的示意性剖视图；
图3是根据实施方式的显示设备的面板焊盘区域的示意性平面图；
图4是根据实施方式的第一电路板的示意性平面图；
图5是具有附接至显示面板的面板焊盘区域的第一电路板的显示设备的示意性平面图；
图6是显示设备的沿图5的线V-V'截取的示意性剖视图；
图7是图6中的区域Q的放大示意图；
图8是根据实施方式的超声结合装置的示意图；
图9是示出根据实施方式的制造显示设备的方法的流程图；
图10至图13是示出根据图9的流程图制造显示设备的方法的示意图；
图14是根据另一实施方式的显示设备的焊盘区域的示意性剖视图；
图15是根据另一实施方式的显示设备的焊盘区域的示意性剖视图；以及
图16是根据另一实施方式的显示设备的焊盘区域的示意性剖视图。
具体实施方式
现在，在下文中将参考附图更全面地描述本发明，在附图中将相同的附图标记用于相同的元件来示出本发明的实施方式。然而，本发明可以以不同的形式实施并且不应被解释为限于本文阐述的实施方式。更确切地，提供这些实施方式以使得本公开将是透彻且完整的，并且将向本领域技术人员充分传达本发明的范围。
还应理解，当层被称为在另一层或衬底上时，该层可直接在另一层或衬底上或者还可存在介于中间的层。相反，当元件被称为直接在另一元件上时，可不存在介于中间的元件。
为了便于描述，在本文中可使用诸如“下面”、“下方”、“下”、“上方”、“上”等的空间相对术语来描述一个元件或特征与另一元件(多个元件)或特征(多个特征)的关系。应理解，除了附图中所描绘的定向之外，空间相对术语还旨在包括设备在使用或操作中的不同定向。例如，如果附图中的设备翻转，则被描述为在其它元件或特征下方或下面的元件于是将被定向为在其它元件或特征上方。因此，术语“下方”可包括上方和下方两种定向。设备可另外定向(旋转90度或者处于其它定向)，并且应相应地解释本文使用的空间相对描述语。
如本文中使用的“约”或者“近似”包括所述值和在由本领域普通技术人员考虑所讨论的测量和与特定量的测量相关的误差(即，测量系统的限制)而确定的特定值的可接受偏差范围内的平均值。例如，“约”可表示在一个或多个标准偏差内或者在所述值的±30％、±20％、±5％内。
术语“重叠”可包括层、堆叠、面或者面对、在之上延伸、在之下延伸、覆盖或部分地覆盖或任何其它会由本领域普通技术人员领会和理解的合适的术语。
除非另外限定，否则本文中使用的全部术语(包括技术术语和科学术语)具有与由本公开所属领域的技术人员通常所理解的含义相同的含义。还应理解，术语，诸如在常用词典中定义的术语，应被解释为具有与它们在相关领域的上下文中的含义一致的含义，并且除非在说明书中清楚地限定，否侧不应以理想或过于形式化的含义进行解释。
图1是根据实施方式的显示设备的示意性立体图。图2是图1的显示设备的示意性剖视图。图3是根据实施方式的显示设备的面板焊盘区域的示意性平面图。图4是根据实施方式的第一电路板的示意性平面图。图5是具有附接至显示面板的面板焊盘区域的第一电路板的显示设备的示意性平面图。
参照图1至图5，可为用于显示运动图像或者静止图像的设备的显示设备1可用作各种产品的显示屏，诸如电视、笔记本、监视器、广告牌、物联网(IOT)以及诸如移动电话、智能电话、个人平板电脑(平板PC)、智能手表、手表电话、移动通信端子、电子笔记本、电子书、便携式多媒体播放器(PMP)、导航仪和超移动PC(UMPC)的便携式电子设备。
显示设备1可包括用于显示图像的显示面板100、连接至显示面板100的第一电路板300和连接至第一电路板300的第二电路板400。
显示面板100可为包括发光元件的发光显示面板。例如，显示面板100可以是使用有机发光二极管的有机发光显示面板、使用微型发光二极管(LED)的微型发光显示面板或者包括量子点发光层的量子点发光显示面板。在以下实施方式中，示出了可将有机发光显示面板应用为显示面板100的情况，但是本发明不限于此，并且可应用诸如液晶显示(LCD)面板、量子点有机发光显示(QD-OLED)面板、量子点液晶显示(QD-LCD)面板或者微型LED面板的不同种类的显示面板。在下文中，将描述显示面板100可以是有机发光显示面板的情况。
显示面板100可包括显示区域DA和邻近于(例如，围绕)显示区域DA设置的非显示区域NDA，其中，显示区域DA包括像素。显示区域DA在平面图中可为具有垂直拐角的矩形形状或者具有圆化拐角的矩形形状。显示区域DA可具有短边和长边。显示区域DA的短边可为在第一方向DR1上延伸的边。显示区域DA的长边可为在第二方向DR2上延伸的边。然而，显示区域DA的平面形状不限于矩形，并且可具有圆形形状、椭圆形状或者其它各种形状。非显示区域NDA可邻近于显示区域DA的短边和长边两者设置。非显示区域NDA可围绕显示区域DA的所有边，并且可形成显示区域DA的边界。然而，本发明不限于此，并且，非显示区域NDA例如可邻近于显示区域DA的两条短边或者两条长边设置。
显示面板100还可包括设置在显示面板100的至少一个侧表面上的面板焊盘区域P_PA。例如，面板焊盘区域P_PA可设置在邻近于显示区域DA的短边的侧表面上，但是本发明不限于此。面板焊盘区域P_PA可设置在邻近于显示区域DA的长边的侧表面上，或者可设置在邻近于显示区域DA的短边和长边中的每个的侧表面上。
第一电路板300可附接至显示面板100的面板焊盘区域P_PA上。显示面板100的面板焊盘区域P_PA与第一电路板300之间的结合可通过各向异性导电膜执行，或者可通过连接焊盘CP与第一导线信号线LE1彼此直接地表面接触的超声结合工艺执行。稍后将描述其细节。
在第一电路板300可附接至显示面板100的侧表面的侧结合的情况中，在显示面板100中，可减小第一电路板300可附接到的区域的在第二方向DR2上的宽度，以减小边框区域。在这样的侧结合可施加至拼接显示设备的情况下，可减小显示面板100之间的边界，从而可改善显示设备1的孔径比和图像质量。
第一电路板300可包括基膜310。基膜310可由绝缘材料制成。
第一电路板300可包括第一电路区域CA1、第二电路区域CA2和第三电路区域CA3，第一电路区域CA1的一侧可附接至显示面板100的面板焊盘区域P_PA，第二电路区域CA2位于第一电路区域CA1的在第三方向DR3上的另一边处并且附接至第二电路板400，第三电路区域CA3位于第一电路区域CA1和第二电路区域CA2之间。第一电路区域CA1可在第二方向DR2上与面板焊盘区域P_PA重叠。第二电路区域CA2可与待稍后描述的第二电路板400的电路焊盘端子C_PAD在第三方向DR3上重叠。
第一电路板300还可包括设置在第一电路板300的第三电路区域CA3中的驱动集成电路390。驱动集成电路390可实现为数据驱动芯片，并且可应用通过第一电路板300附接至显示面板100的膜上芯片(COF)。
第一电路板300还可包括设置在第一电路区域CA1中的第一导线信号线LE1和设置在第二电路区域CA2中的第二导线信号线LE2。第一导线信号线LE1可通过第一信号线L1电连接至驱动集成电路390。第一信号线L1可设置在第一电路区域CA1和第三电路区域CA3之上。第二导线信号线LE2可通过第二信号线L2电连接至驱动集成电路390。第二信号线L2可设置在第二电路区域CA2和第三电路区域CA3之上。第一导线信号线LE1和第二导线信号线LE2中的每个可包括选自钼(Mo)、铝(Al)、铂(Pt)、钯(Pd)、银(Ag)、镁(Mg)、金(Au)、镍(Ni)、钕(Nd)、铱(Ir)、铬(Cr)、钙(Ca)、钛(Ti)、钽(Ta)、钨(W)、铜(Cu)和锡(Sn)中的至少一种金属。第一导线信号线LE1和第二导线信号线LE2中的每个可由包括上述材料的单个层形成，但是本发明不限于此，并且可由层叠结构形成。例如，第一导线信号线LE1和第二导线信号线LE2中的每个可由包括锡(Sn)的金属制成，但是其材料不限于此。
第二电路板400可附接至第一电路板300的第二电路区域CA2。尽管在附图中示出第二电路板400可设置在第一电路板300的另一表面上，但是本发明不限于此，并且第二电路板400可设置在第一电路板300的表面上。第二电路板400可包括附接至第一电路板300的第二电路区域CA2的电路焊盘端子C_PAD。第二电路板400的电路焊盘端子C_PAD可电连接至设置在第一电路板300的第二电路区域CA2中的第二导线信号线LE2。第一电路板300和第二电路板400之间的结合可通过各向异性导电膜执行，或者可通过电路焊盘端子C_PAD和第二导线信号线LE2彼此表面接触(例如，直接地表面接触)的超声结合工艺执行。
参照图2，显示面板100可包括基衬底101、导电层、使导电层绝缘的绝缘层和有机发光层EL。
基衬底101可设置在显示区域DA和非显示区域NDA之上。基衬底101可用于支承设置在其上的各种元件。在实施方式中，基衬底101可为包括诸如软玻璃或者石英或者其组合的刚性材料的刚性衬底。然而，本发明不限于此，并且基衬底101可为包括诸如聚酰亚胺(PI)的柔性材料的柔性衬底。
缓冲层102可设置在基衬底101上。缓冲层102可防止湿气和氧气通过基衬底101从外部的渗透。缓冲层102可包括硅的氮化物(SiNx)膜、硅的氧化物(SiO2)膜和硅的氮氧化物(SiOxNy)膜中的任意一种。
半导体层105可设置在缓冲层102上。半导体层105可形成薄膜晶体管的沟道。半导体层105可设置在显示区域DA的每个像素中，并且在一些情况下，也可设置在非显示区域NDA中。半导体层105可包括源极区、漏极区和有源区。半导体层105可包括多晶硅。
第一绝缘层111可设置在半导体层105上。第一绝缘层111可设置在基衬底101的整个表面之上。第一绝缘层111可为具有栅极绝缘功能的栅极绝缘层。第一绝缘层111可包括硅化合物、金属氧化物等或其组合。例如，第一绝缘层111可包括硅的氧化物、硅的氮化物、硅的氮氧化物、铝的氧化物、钽的氧化物、铪的氧化物、锆的氧化物、钛的氧化物等。这些化合物可单独使用或者彼此组合使用。
第一导电层120可设置在第一绝缘层111上。在实施方式中，第一导电层120可包括薄膜晶体管的栅电极121和存储电容器的第一电极122。第一导电层120可包括金属材料。第一导电层120可包括选自钼(Mo)、铝(Al)、铂(Pt)、钯(Pd)、银(Ag)、镁(Mg)、金(Au)、镍(Ni)、钕(Nd)、铱(Ir)、铬(Cr)、钙(Ca)、钛(Ti)、钽(Ta)、钨(W)和铜(Cu)中的至少一种金属。第一导电层120可为由上述材料制成的单个膜或层叠膜。
第二绝缘层112可设置在第一导电层120上。第二绝缘层112可使第一导电层120和第二导电层130绝缘。第二绝缘层112的材料可选自第一绝缘层111的例举的材料。
第二导电层130可设置在第二绝缘层112上。第二导电层130可包括存储电容器的第二电极131。第二导电层130的材料可选自第一导电层120的例举的材料。存储电容器的第一电极122和存储电容器的第二电极131可通过第二绝缘层112形成电容器。
第三绝缘层113可设置在第二导电层130上。第三绝缘层113可包括第一绝缘层111的例举的材料。
第三导电层140可设置在第三绝缘层113上。第三导电层140可包括源电极141、漏电极142、电源电压电极143和面板焊盘PAD。
第三导电层140可包括选自钼(Mo)、铝(Al)、铂(Pt)、钯(Pd)、银(Ag)、镁(Mg)、金(Au)、镍(Ni)、钕(Nd)、铱(Ir)、铬(Cr)、钙(Ca)、钛(Ti)、钽(Ta)、钨(W)和铜(Cu)中的至少一种金属。第三导电层140可为由例举的材料制成的单个膜。然而，本发明不限于此，并且第三导电层140可为层叠膜。例如，第三导电层140可形成为Ti/Al/Ti、Mo/Al/Mo、Mo/AlGe/Mo或Ti/Cu的堆叠结构。
第一导电层120还可包括在厚度方向上分别与面板焊盘PAD对应的连接线(未示出)。连接线(未示出)可设置成在厚度方向上与面板PAD焊盘中的每个重叠。连接线中的每个在第一方向DR1上的宽度可小于面板焊盘PAD中的每个在第一方向DR1上的宽度，但是本发明不限于此。
尽管未示出，但是上述第二绝缘层112可设置在面板焊盘PAD和连接线中的每个之间。面板焊盘PAD中的每个和连接线中的每个可通过第二绝缘层112的至少一个接触孔彼此电接触。尽管未示出，但是连接线中的每个可电连接至显示区域DA中的每个像素的薄膜晶体管。
面板焊盘PAD可包括接触第一经由层151的上表面、接触第三绝缘层113的下表面和第一电路板300可附接到的侧表面。面板焊盘PAD的侧表面可为暴露于外部的表面。第一电路板300可超声地结合至面板焊盘PAD的侧表面上。例如，面板焊盘PAD的侧表面可以是发生超声结合的超声结合表面。面板焊盘PAD可通过以上的超声结合电连接至第一电路板300的第一导线信号线LE1。具体地，超声结合可通过部分地熔融设置在面板焊盘PAD的侧表面和第一导线信号线LE1之间的连接焊盘CP和第一导线信号线LE1来执行。稍后将参考图6至图8描述超声结合的细节。
面板焊盘PAD的侧表面可垂直于面板焊盘PAD的上表面和下表面，但是本发明不限于此。面板焊盘PAD的侧表面可平行于连接焊盘CP的表面，并且可平行于第一导线信号线LE1的表面。面板焊盘PAD的上表面可垂直于连接焊盘CP的表面，并且可垂直于第一导线信号线LE1的表面。面板焊盘PAD的下表面可垂直于连接焊盘CP的表面，并且可垂直于第一导线信号线LE1的表面，但是本发明不限于此。
面板焊盘PAD的端部可与基衬底101的侧表面以及封装衬底200的侧表面对齐。面板焊盘PAD可不从基衬底101的侧表面凸出。面板焊盘PAD的侧表面可接触连接焊盘CP的表面。
如上所述，面板焊盘PAD可包括在第三导电层140中。例如，面板焊盘PAD可与源电极141、漏电极142和电源电压电极143一起形成。例如，第三导电层140可比另一导电层厚以增大面板焊盘PAD的侧表面与连接焊盘CP接触的区域。例如，第三导电层140可比第一导电层120、第二导电层130和第四导电层160中的每个厚。然而，本发明不限于此，并且面板焊盘PAD可包括在另一导电层中。例如，面板焊盘PAD可包括在第一导电层120、第二导电层130或者第四导电层160中。此外，面板焊盘PAD可包括形成在选自第一导电层120、第二导电层130、第三导电层140和第四导电层160中的两个或更多个导电层中的子面板焊盘(未示出)，并且可具有子面板焊盘(未示出)可通过接触孔彼此连接的形式。
第一经由层151可设置在第三导电层140上。第一经由层151的在第二方向DR2上的另一侧表面可部分地由连接焊盘CP覆盖。第一经由层151可包括诸如聚丙烯酸酯树脂、环氧树脂、酚醛树脂、聚酰胺树脂、聚酰亚胺树脂、不饱和聚脂树脂、聚苯醚树脂、聚苯硫醚树脂、苯并环丁烯(BCB)或其组合的有机绝缘材料。
第四导电层160可设置在第一经由层151上。第四导电层160可包括第一电源电压线161和第二电源电压线163以及连接电极162。第一电源电压线161可通过穿透第一经由层151的接触孔电连接至薄膜晶体管的源电极141。连接电极162可通过穿透第一经由层151的接触孔电连接至薄膜晶体管的漏电极142。第二电源电压线163可通过穿透第一经由层151的接触孔电连接至电源电压电极143。
第四导电层160可包括选自钼(Mo)、铝(Al)、铂(Pt)、钯(Pd)、银(Ag)、镁(Mg)、金(Au)、镍(Ni)、钕(Nd)、铱(Ir)、铬(Cr)、钙(Ca)、钛(Ti)、钽(Ta)、钨(W)和铜(Cu)中的至少一种金属。第四导电层160可为单个膜。然而，本发明不限于此，并且第四导电层160可为层叠膜。例如，第四导电层160可形成为Ti/Al/Ti、Mo/Al/Mo、Mo/AlGe/Mo或Ti/Cu的堆叠结构。
第二经由层152可设置在第四导电层160上。第二经由层152可包括第一经由层151的例举的材料。第二经由层152可包括诸如聚丙烯酸酯树脂、环氧树脂、酚醛树脂、聚酰胺树脂、聚酰亚胺树脂、不饱和聚脂树脂、聚苯醚树脂、聚苯硫醚树脂、苯并环丁烯(BCB)或其组合的有机绝缘材料。
阳电极ANO可设置在第二经由层152上。阳电极ANO可通过穿透第二经由层152的接触孔电连接至连接电极162。
像素限定层PDL可设置在阳电极ANO上。像素限定层PDL可包括暴露阳电极ANO的开口。像素限定层PDL可由有机绝缘材料或者无机绝缘材料形成。在实施方式中，像素限定层PDL可包括诸如光刻胶、聚酰亚胺树脂、丙烯酸树脂、硅化合物、聚丙烯酸树脂或其组合的材料。
有机发光层EL可设置在阳电极ANO上并且位于像素限定层PDL的开口中。阴电极CAT可设置在有机发光层EL和像素限定层PDL上。阴电极CAT可为设置在多个像素之上的公共电极。
覆盖层170可设置在阴电极CAT上。覆盖层170可覆盖阴电极CAT。覆盖层170可为无机膜和有机膜可交替地层叠的层叠膜，但是本发明不限于此。
阴电极CAT的端部可终止成与显示面板100的侧表面以预定距离间隔开。阴电极CAT的端部可由覆盖层170覆盖。因此，阴电极CAT和连接焊盘CP可彼此绝缘。
封装衬底200可设置在覆盖层170上。封装衬底200可为透明衬底。封装衬底200可包括玻璃衬底。封装衬底200可与覆盖层170以预定空间GP间隔开。
基衬底101至覆盖层170可限定为下显示衬底。密封剂SL可联接下显示衬底和封装衬底200。密封剂SL可沿封装衬底200的边缘设置。密封剂SL的在第二方向DR2上的另一侧表面可与基衬底101和封装衬底200对齐。密封剂SL在第二方向DR2上的另一端部可与连接焊盘CP的第二方向DR2的一侧接触。
密封剂SL可在下显示衬底和封装衬底200之间形成空间GP。空间GP可填充有空气或者惰性气体。封装衬底200和密封剂SL可防止湿气渗透进入下显示衬底。密封剂SL可包括诸如玻璃料的无机粘合构件，但是本发明不限于此，并且密封剂SL可包括有机粘合构件。
如上所述，第一电路板300可设置在显示面板100的侧表面的面板焊盘区域P_PA上。第一电路板300的端部可附接至面板焊盘区域P_PA并弯曲以覆盖基衬底101的侧表面，并且第一电路板300的另一端部可设置成与基衬底101的下表面间隔开。如上所述，第一电路板300可包括基膜310和设置在基膜310的表面上的各种元件。第一电路板300的另一端部可连接至第二电路板400。
连接焊盘CP可设置在显示面板100的侧表面和第一电路板300之间。连接焊盘CP可以设置成在封装衬底200的侧表面之上在第三方向DR3上延伸至基衬底101的侧表面的线型。例如，连接焊盘CP的端部可设置在封装衬底200的侧表面上，并且其另一端部可设置在基衬底101的侧表面上。此外，连接焊盘CP可具有从显示面板100的侧表面向外凸出的形状。例如，连接焊盘CP可具有从封装衬底200的侧表面和基衬底101的侧表面向外凸出的形状。
连接焊盘CP可电连接面板焊盘PAD和第一导线信号线LE1。连接焊盘CP的一侧可附接至第一电路板300的第一导线信号线LE1。尽管示出连接焊盘CP和第一导线信号线LE1具有相同的平面形状，但是本发明不限于此，并且连接焊盘CP和第一导线信号线LE1可具有彼此不同的平面形状。在实施方式中，连接焊盘CP和第一导线信号线LE1可各自一一对应并且可具有相同的布置。在另一实施方式中，连接焊盘CP可包括伪连接焊盘(未示出)，伪连接焊盘可以不超声结合至第一导线信号线LE1。连接焊盘CP的数量可大于第一导线信号线LE1的数量。在另一实施方式中，第一导线信号线LE1可包括第一伪导线信号布线(未示出)，第一伪导线信号布线可以不超声结合至连接焊盘CP。第一导线信号线LE1的数量可大于连接焊盘CP的数量。
连接焊盘CP可具有包括接触显示面板100的侧表面的第一连接焊盘CP1、接触第一电路板300的第三连接焊盘CP3和设置在第一连接焊盘CP1和第三连接焊盘CP3之间的第二连接焊盘CP2的层叠结构。第一连接焊盘CP1、第二连接焊盘CP2和第三连接焊盘CP3的侧表面可大体对齐，但是本发明不限于此，并且第一连接焊盘CP1、第二连接焊盘CP2和第三连接焊盘CP3的侧表面可因通过待稍后描述的激光图案化工艺或者超声结合工艺熔融连接焊盘CP的至少一部分而不对齐。
第一连接焊盘CP1和第二连接焊盘CP2之间的界面以及第二连接焊盘CP2和第三连接焊盘CP3之间的界面可以是平坦的。第一连接焊盘CP1的在第二方向DR2上接触显示面板100的侧表面可包括平坦表面。第三连接焊盘CP3的在第二方向DR2上接触第一电路板300的另一侧表面可包括非平坦表面。
在实施方式中，第三连接焊盘CP3可具有与第一连接焊盘CP1和第二连接焊盘CP2相同的形状。第一连接焊盘CP1、第二连接焊盘CP2和第三连接焊盘CP3的侧表面可对齐。在另一实施方式中，第三连接焊盘CP3可覆盖第二连接焊盘CP2的面对第三连接焊盘CP3的一侧以及第一连接焊盘CP1和第二连接焊盘CP2的侧表面。第三连接焊盘CP3的边缘可设置在第一连接焊盘CP1和第二连接焊盘CP2的边缘外部。连接焊盘CP的边缘可由第三连接焊盘CP3的边缘限定，并且连接焊盘CP的宽度也可由第三连接焊盘CP3的宽度限定。
第一连接焊盘CP1可设置在显示面板100的侧表面的面板焊盘区域P_PA上。第一连接焊盘CP1可提高第二连接焊盘CP2和显示面板100的侧表面之间的结合力。第一连接焊盘CP1可包括选自钼(Mo)、铝(Al)、铂(Pt)、钯(Pd)、银(Ag)、镁(Mg)、金(Au)、镍(Ni)、钕(Nd)、铱(Ir)、铬(Cr)、钙(Ca)、钛(Ti)、钽(Ta)、钨(W)和铜(Cu)中的至少一种金属。例如，第一连接焊盘CP1可包括镍(Ni)、铬(Cr)、钼(Mo)和钛(Ti)中的至少一种，但是其材料不限于此。
第二连接焊盘CP2可设置在第一连接焊盘CP1上。在第一连接焊盘CP1、第二连接焊盘CP2和第三连接焊盘CP3之中，第二连接焊盘CP2可具有最高的电导率，并且因此可在电连接显示面板100的面板焊盘PAD和第一电路板300的第一导线信号线LE1中起主要作用。第二连接焊盘CP2的材料可选自第一连接焊盘CP1的例举的材料。例如，第二连接焊盘CP2可由包括铜(Cu)的金属制成，但是其材料不限于此。
第三连接焊盘CP3可设置在第二连接焊盘CP2上。第三连接焊盘CP3可设置在第二连接焊盘CP2和第一电路板300之间。第三连接焊盘CP3可具有与第一电路板300的第一导线信号线LE1的形状对应的形状。在超声结合工艺期间，第三连接焊盘CP3可由超声波部分地熔融以将第一电路板300结合至显示面板100的侧表面。因此，第三连接焊盘CP3可包括具有低熔点的低熔点金属，以由超声波部分地熔融，但是其材料不限于此。包括在第三连接焊盘CP3中的金属的熔点可低于包括在第一连接焊盘CP1和第二连接焊盘CP2中的金属的熔点。例如，包括在第三连接焊盘CP3中的金属的熔点可为约270℃或更低，但不限于此。第三连接焊盘CP3可包括选自钼(Mo)、铝(Al)、铂(Pt)、钯(Pd)、银(Ag)、镁(Mg)、金(Au)、镍(Ni)、钕(Nd)、铱(Ir)、铬(Cr)、钙(Ca)、钛(Ti)、钽(Ta)、钨(W)和铜(Cu)中的至少一种金属。例如，第三连接焊盘CP3可包括铟(In)、锡(Sn)和银(Ag)中的至少一种。连接焊盘CP可包括选自NiCr/Cu/InSnAg、Ti/Cu/InSnAg和MoTi/Cu/InSnAg的结构。
第一电路板300可设置在第三连接焊盘CP3上。第一导线信号线LE1可设置在接触第三连接焊盘CP3的第一电路板300上。第一导线信号线LE1可形成在基膜310上。第一导线信号线LE1可通过第一信号线L1电连接至驱动集成电路390。驱动集成电路390可通过第二信号线L2电连接至第二导线信号线LE2。
面板焊盘PAD和连接焊盘CP可设置在面板焊盘区域P_PA上。面板焊盘PAD可具有在第二方向DR2上延伸的形状并且可沿第一方向DR1布置。连接焊盘CP可布置在显示面板100的侧表面上。连接焊盘CP可通过在显示面板100的侧表面上形成金属膜并图案化金属膜而形成。
连接焊盘CP可具有在第三方向DR3上延伸的形状，并且可与面板焊盘PAD中的每个一一对应布置。因此，连接焊盘CP的数量可与面板焊盘PAD的数量相同，但是本发明不限于此。连接焊盘CP可设置成覆盖每个面板焊盘PAD的在第二方向DR2上的另一侧表面。连接焊盘CP的在第一方向DR1上的宽度可大于或等于面板焊盘PAD的在第一方向DR1上的宽度。连接焊盘CP的在第三方向DR3上的宽度可大于面板焊盘PAD的在第三方向DR3上的宽度。
连接焊盘CP的在第三方向DR3上的宽度可小于显示面板100的在第三方向DR3上的宽度。连接焊盘CP的与显示面板100的侧表面接触的表面的边缘可设置在显示面板100的侧表面内部。
以上描述的面板焊盘PAD和连接焊盘CP的形状不限于此，并且面板焊盘PAD和连接焊盘CP可具有各种形状。
第一导线信号线LE1可设置在第一电路板300的第一电路区域CA1中。第一导线信号线LE1可为当第一电路板300附接至显示面板100的面板焊盘区域P_PA时实质上执行结合的部分。具体地，结合可在第一导线信号线LE1的接触第三连接焊盘CP3的部分与第三连接焊盘CP3的接触第一导线信号线LE1的部分通过超声波熔融并随后经历固化的同时执行。第一导线信号线LE1可具有在第三方向DR3上延伸的形状，并且可沿第一方向DR1布置。第一导线信号线LE1的形状可与上述连接焊盘CP的形状基本相同，但是不限于此，并且可具有与连接焊盘CP不同的形状。
图6是显示设备的沿图5的线V-V'截取的示意性剖视图，图7是图6中的区域Q的放大示意图，以及图8是根据实施方式的超声结合装置的示意图。
参照图6至图8，连接焊盘CP和第一导线信号线LE1可在第二方向DR2上彼此重叠。
第一电路板300可通过使用超声结合装置500的超声结合附接至显示面板100的面板焊盘区域P_PA。超声结合装置500可包括振动生成器510、连接至振动生成器510的振动部520、用于放大振动部520的振动宽度的按压部530和连接至振动部520的振动发射器540。
振动生成器510可将电能转换为振动能。振动部520可使用由振动生成器510转换的振动能振动。振动部520可以以预定的振动方向和预定的振幅振动。振动部520可通过连接至振动部520的按压部530在平行于振动方向的方向上放大振幅。振动发射器540可将振动部520的振动传输至超声结合对象。超声结合装置500还可包括支承部550，并且支承部550可固定振动部520的上表面和下表面以防止振动部520和振动发射器540因为振动而向上和向下移动。
在实施方式中，超声结合装置500可接触第一电路板300的在第二方向DR2上的另一侧表面，并且可朝第一电路板300在第二方向DR2上的一侧保持恒定的按压状态，以允许振动发射器540将振动有效地传输至第一电路板300。此时，超声结合装置500的振动发射器540可在与位于下方的第一电路板300在厚度方向上重叠的同时执行超声结合。
超声结合装置500可在振动方向振动的同时使第一导线信号线LE1在预定的振动方向上振动。然而，连接焊盘CP可由于通过第一导线信号线LE1中的每个所传输的振动而在振动方向上轻微地振动，但是振动宽度可以是可忽略的。因此，可见，振动发射器540在振动方向上的振动宽度可基本等于第一导线信号线LE1在连接焊盘CP上沿振动方向移动的距离。在实施方式中，振动方向可以是第一方向DR1或者第三方向DR3。例如，振动方向可为垂直于第一导线信号线LE1的厚度方向和连接焊盘CP中的每个的厚度方向的方向，但是本发明不限于此。
当第一电路板300可在连接焊盘CP的表面上被超声地振动时，可在连接焊盘CP的表面与第一导线信号线LE1的表面之间的界面处产生预定的摩擦力，并且因此可产生摩擦热。具体地，可在第三连接焊盘CP3的表面与第一导线信号线LE1的与第三连接焊盘CP3的表面接触的表面之间的界面处产生摩擦热。当摩擦热可足够熔融构成第三连接焊盘CP3和第一导线信号线LE1的材料时，第三连接焊盘CP3的邻近于第一导线信号线LE1的焊盘熔融区域CP3b和第一导线信号线LE1的邻近于第三连接焊盘CP3的导线熔融区域LE1b可被熔融。例如，第三连接焊盘CP3可包括焊盘非熔融区域CP3a和焊盘熔融区域CP3b。此外，第一导线信号线LE1可包括导线非熔融区域LE1a和导线熔融区域LE1b。
焊盘非熔融区域CP3a可以是仅包括第三连接焊盘CP3中包括的材料的区域。导线非熔融区域LE1a可以是仅包括第一导线信号线LE1中包括的材料的区域。
在焊盘熔融区域CP3b和导线熔融区域LE1b中，第三连接焊盘CP3和第一导线信号线LE1可在固化时彼此结合。
第三连接焊盘CP3和第一导线信号线LE1之间的界面可具有形状。例如，焊盘熔融区域CP3b和导线熔融区域LE1b之间的界面可具有非平坦的不整齐形状。
如上所述，在显示面板100的侧表面上的面板焊盘区域P_PA和第一电路板300之间的超声结合可在第一导线信号线LE1和设置在面板焊盘区域P_PA中、与第一导线信号线LE1重叠的第三连接焊盘CP3之间执行。在超声结合期间，超声结合装置500可在按压第一电路板300的同时使第一电路板300沿一方向振动。
如上所述，在实施方式中，第三连接焊盘CP3可由具有低熔点的材料制成。因此，在超声结合工艺或者待稍后描述的激光图案化工艺期间，可回流焊第三连接焊盘CP3的一部分。如图7中所示，第三连接焊盘CP3可由超声结合工艺的超声波或者激光图案化工艺的激光回流焊，使得第三连接焊盘CP3的一部分可流动到第一连接焊盘CP1和第二连接焊盘CP2的侧表面并且第三连接焊盘CP3的另一部分可流动到面板焊盘区域P_PA上。连接焊盘CP的宽度和相邻的连接焊盘CP之间的间隔可设定成抑制可能由于第三连接焊盘CP3的回流焊而出现的短路的发生。
在实施方式中，第二连接焊盘CP2的在第一方向DR1上的宽度可限定为第一距离d1，并且从第二连接焊盘CP2在第一方向DR1上的边缘至与该第二连接焊盘CP2的一侧相邻的另一第二连接焊盘CP2在第一方向DR1上的另一边缘的间隔可限定为第二距离d2(或者焊盘空间)。例如，第二距离d2可指第二连接焊盘CP2之间的间隔。第一距离d1和第二距离d2(或者焊盘空间)对于每个区域可具有均一的值。
第二距离d2(或者焊盘空间)可小于第一距离d1。例如，第一距离d1可为约10μm至约30μm或者约15μm至约25μm，但是不限于此。第二距离d2(或者焊盘空间)可为约3μm至约9μm或者约4μm至约8μm，但是不限于此。
限定为第一连接焊盘CP1的厚度的第一厚度t1可为约100nm或更小、约80nm或更小，或者约50nm或更小，但是不限于此。限定为第二连接焊盘CP2的厚度的第二厚度t2可为约100nm至约500nm、约200nm至约400nm，或者约250nm至约350nm，但是不限于此。
例如，由第三连接焊盘CP3的厚度限定的第三厚度t3可为约1μm或更大，这是因为连接焊盘CP中的空隙可受制于显示面板100和第一电路板300之间的超声结合强度，并且由厚度产生的剥离问题可被最小化。第三厚度t3可为约1μm或更大、约1.5μm或更大，或者约2μm或更大，但是不限于此。例如，第三厚度t3可小于或等于第二距离d2(或者焊盘空间)的一半，以最小化相邻的连接焊盘CP之间由于第三连接焊盘CP3的回流焊而产生的短路的出现。然而，连接焊盘CP可具有图案化对准公差。在存在图案化对准公差的情况下，第三厚度t3可小于或等于通过从第二距离d2(或者焊盘空间)减去图案化对准公差获得的值的一半。例如，在第二距离d2(或者焊盘空间)可为约6μm的情况下，第三厚度t3可小于或等于约3μm。面板焊盘PAD在第一方向DR1上的宽度可限定为宽度WP。
依据根据实施方式的显示设备1，当将第一电路板300超声地结合至显示面板100的侧表面时，可确保连接焊盘CP之间的预定距离，并且低熔点金属可用于第三连接焊盘CP3，由此提高超声结合的可靠性。
图9是示出根据实施方式的制造显示设备的方法的示意性流程图，以及图10至图13是示出根据图9的流程图制造显示设备的方法的示意图。
参照图9至图13，制造根据实施方式的显示设备的方法可包括以下步骤：(S11)准备显示面板；(S21)抛光显示面板的侧表面；(S31)在显示面板的侧表面上形成连接焊盘层；(S41)激光图案化连接焊盘层；以及(S51)将第一电路板超声地结合至显示面板的侧表面。
参照图9至图11，制造根据实施方式的显示设备的方法包括准备显示面板的步骤(S11)。显示面板100a可包括面板焊盘PAD。面板焊盘PAD可包括设置在显示区域DA中的第一部分PAD1和设置在非显示区域NDA中的第二部分PAD2。
在准备显示面板的步骤(S11)之后，可执行抛光显示面板的侧表面的步骤(S21)。可通过抛光去除非显示区域NDA的其中设置显示面板100a的面板焊盘PAD的第二部分PAD2的部分。可通过使用抛光装置(未示出)的机械抛光来抛光显示面板100a，但是不限于此。非显示区域NDA的一部分已从其去除的显示面板100可包括面板焊盘PAD的第一部分PAD1。
参照图9至图12，在抛光显示面板的侧表面的步骤(S21)之后，可执行在显示面板的侧表面上形成连接焊盘层的步骤(S31)。连接焊盘层CPL可形成在显示面板100的一侧上，其中，面板焊盘PAD暴露于显示面板100的该侧。连接焊盘层CPL可包括通过待稍后描述的激光图案化工艺形成第一连接焊盘CP1的第一连接焊盘层CPL1、通过激光图案化工艺形成第二连接焊盘CP2的第二连接焊盘层CPL2和通过激光图案化工艺形成第三连接焊盘CP3的第三连接焊盘层CPL3。形成连接焊盘层CPL的过程可通过使用溅射器的溅射来执行，但是本发明不限于此，并且可通过其它方法来形成连接焊盘层CPL。在显示面板100的侧表面上形成连接焊盘层CPL的顺序中，可将第一连接焊盘层CPL1形成在显示面板100的侧表面上，可将第二连接焊盘层CPL2形成在第一连接焊盘层CPL1上，并且可将第三连接焊盘层CPL3形成在第二连接焊盘层CPL2上。
第一连接焊盘层CPL1的厚度t1a可等于第一连接焊盘CP1的第一厚度t1。第二连接焊盘层CPL2的厚度t2a可等于第二连接焊盘CP2的第二厚度t2。然而，第三连接焊盘层CPL3可通过随后的激光图案化工艺或者超声结合工艺部分地熔融并流向其侧表面以形式第三连接焊盘CP3。因此，第三连接焊盘层CPL3的厚度t3a可大于第三连接焊盘CP3的第三厚度t3，但是本发明不限于此，并且当熔融的量非常小时，第三连接焊盘层CPL3的厚度t3a可等于第三连接焊盘CP3的第三厚度t3。
第一连接焊盘层CPL1的厚度t1a可为约100nm或更小、约80nm或更小，或者约50nm或更小，但是不限于此。第二连接焊盘层CPL2的厚度t2a可为约100nm至500nm、约200nm至400nm，或者约250nm至350nm，但是不限于此。第三连接焊盘层CPL3的厚度t3a可为约1μm或更大、约1.5μm或更大，或者约2μm或更大，但是不限于此。
参照图9至图13，在显示面板的侧表面上形成连接焊盘层的步骤(S31)之后，可执行激光图案化连接焊盘层的步骤(S41)。第一连接焊盘层CPL1、第二连接焊盘层CPL2和第三连接焊盘层CPL3可通过激光图案化工艺分别形成为第一连接焊盘CP1、第二连接焊盘CP2和第三连接焊盘CP3。可为通过将激光束的能量转换为热量并使用热量来热加工材料的方法的激光图案化工艺可为通过使用激光束的高能量密度压印工件的表面或者使工件的表面褪色来形成期望图案的图案化方法。激光图案化工艺可分为掩模类型激光图案化工艺和扫描类型激光图案化工艺，在掩模类型激光图案化工艺中，掩模放置在工件和激光光源之间以仅在掩模下方形成图案，在扫描类型激光图案化工艺中，仅在工件的标记位置处扫描激光束以形成具有期望形状的图案。
已经历激光图案化工艺的第二连接焊盘CP2各自具有恒定宽度(第一距离d1)以及相邻的第二连接焊盘CP2之间的恒定距离(第二距离d2)(或者焊盘空间)。作为每个第二连接焊盘CP2的宽度的第一距离d1可大于每个面板焊盘PAD在第一方向DR1上的宽度WP，但是本发明不限于此。
参照图6、图8和图9，在激光图案化连接焊盘层之后，可执行将第一电路板超声地结合至显示面板的侧表面的步骤(S51)。可使用超声结合装置500执行超声结合。由于详细的超声结合工艺已在上文中参考图6至图8描述，因此将省略详细的重复描述。
图14是根据另一实施方式的显示设备的焊盘区域的示意性剖视图。
参照图14，在根据实施方式的显示设备1_1中，每个第二连接焊盘CP2_1在第一方向DR1上的宽度(第一距离d1_1)可等于面板焊盘PAD_1在第一方向DR1上的宽度WP_1。例如，每个连接焊盘CP_1的两个边缘可与每个面板焊盘PAD_1的两个边缘对齐。每个第二连接焊盘CP2_1的宽度(第一距离d1_1)和每个面板焊盘PAD_1的宽度WP_1中的每个可小于第一导线信号线LE1_1的宽度WL_1。
即使在这种情况下，例如，由第三连接焊盘CP3_1的厚度限定的第三厚度t3_1可为约1μm或更大，这是因为连接焊盘CP_1中的空隙可受制于显示面板100_1和第一电路板300_1之间的超声结合强度。第三厚度t3_1可为约1μm或更大、约1.5μm或更大，或者约2μm或更大，但是不限于此。第三厚度t3_1可小于或等于第二距离d2_1(或者焊盘空间)的一半，第二距离d2_1(或者焊盘空间)限定为从第二连接焊盘CP2_1在第一方向DR1上的边缘至与该第二连接焊盘CP2_1的一侧相邻的另一第二连接焊盘CP2_1在第一方向DR1上的另一边缘的间隔。然而，第二连接焊盘CP2_1可具有图案化对准公差。在存在图案化对准公差的情况下，第三厚度t3_1可小于或等于通过从第二距离d2_1(或者焊盘空间)减去图案化对准公差所获得的值的一半。
依据根据另一实施方式的显示设备1_1，当将第一电路板300_1超声地结合至显示面板100_1的侧表面时，可确保连接焊盘CP_1之间的预定距离，并且低熔点金属可用于第三连接焊盘CP3_1，由此提高超声结合的可靠性。
由于其它内容可与以上参考图1至图8描述的内容相同或相似，并且因此将省略其附加的详细描述。
图15是根据另一实施方式的显示设备的焊盘区域的示意性剖视图。
参照图15，在根据实施方式的显示设备1_2中，每个第二连接焊盘CP2_2在第一方向DR1上的宽度(第一距离d1_2)可大于面板焊盘PAD_2在第一方向DR1上的宽度WP_2，并且可小于第一导线信号线LE1_2在第一方向DR1上的宽度WL_2。每个连接焊盘CP_2的两个边缘可设置在第一导线信号线LE1_2的两个边缘内部，并且可设置在面板焊盘PAD_2的两个边缘外部。
即使在这种情况下，例如，由第三连接焊盘CP3_2的厚度限定的第三厚度t3_2可为约1μm或更大，这是因为连接焊盘CP_2中的空隙可受制于显示面板100_2和第一电路板300_2之间的超声结合强度。第三厚度t3_2可为约1μm或更大、约1.5μm或更大，或者约2μm或更大，但是不限于此。第三厚度t3_2可小于或等于第二距离d2_2(或者焊盘空间)的一半，其中，第二距离d2_2(或者焊盘空间)限定为从第二连接焊盘CP2_2在第一方向DR1上的边缘至与该第二连接焊盘CP2_2的一侧相邻的另一第二连接焊盘CP2_2在第一方向DR1上的另一边缘的间隔。然而，第二连接焊盘CP2_2可具有图案化对准公差。在可能存在图案化对准公差的情况下，第三厚度t3_2可小于或等于通过从第二距离d2_2(或者焊盘空间)减去图案化对准公差而获得的值的一半。
依据根据另一实施方式的显示设备1_2，当将第一电路板300_2超声地结合至显示面板100_2的侧表面时，可确保连接焊盘CP_2之间的预定距离，并且低熔点金属可用于第三连接焊盘CP3_2，由此提高超声结合的可靠性。
图16是根据另一实施方式的显示设备的焊盘区域的示意性剖视图。
参照图16，在根据实施方式的显示设备1_3中，以第三距离d3_3彼此间隔开的连接焊盘CP_3可设置在联接至其的面板焊盘PAD_3和第一导线信号线LE1_3之间。尽管在实施方式中示出两个连接焊盘CP_3可设置在联接至其的面板焊盘PAD_3和第一导线信号线LE1_3之间，但是本发明不限于此，并且可布置更大数量的连接焊盘CP_3。第二连接焊盘CP2_3的宽度可限定为第一距离d1_3。设置在包括联接至其的面板焊盘PAD_3和第一导线信号线LE1_3的组中的第二连接焊盘CP2_3在第一方向DR1上的边缘与设置在与该组相邻的另一组中的第二连接焊盘CP2_3在第一方向DR1上的另一边缘之间的间隔可限定为第二距离d2_3(或者焊盘空间)。
即使在这种情况下，例如，由第三连接焊盘CP3_3的厚度限定的第三厚度t3_3可为约1μm或更大，这是因为连接焊盘CP_3中的空隙可受制于显示面板100_3和第一电路板300_3之间的超声结合强度。第三厚度t3_3可为约1μm或更大、约1.5μm或更大，或者约2μm或更大，但是不限于此。第三厚度t3_3可小于或等于第二距离d2_3(或者焊盘空间)的一半，第二距离d2_3(或者焊盘空间)限定为从第二连接焊盘CP2_3在第一方向DR1上的边缘至与该第二连接焊盘CP2_3的一侧相邻的另一第二连接焊盘CP2_3在第一方向DR1上的另一边缘的间隔。然而，第二连接焊盘CP2_3可具有图案化对准公差。在可能存在图案化对准公差的情况下，第三厚度t3_3可小于或等于通过从第二距离d2_3(或者焊盘空间)减去图案化对准公差而获得的值的一半。由于第三距离d3_3可以是连接面板焊盘PAD_3和第一导线信号线LE1_3的一组连接焊盘CP_3中的连接焊盘CP_3之间的间隔，所以第三距离d3_3可小于第二距离d2_3(或者焊盘空间)。
依据根据另一实施方式的显示设备1_3，当将第一电路板300_3超声地结合至显示面板100_3的侧表面时，可确保连接焊盘CP_3之间的预定距离，并且低熔点金属可用于第三连接焊盘CP3_3，由此提高超声结合的可靠性。
根据实施方式的显示设备，可由通过超声结合将驱动电路板附接至显示面板的侧表面来有效地减小显示设备的边框。
依据根据实施方式的显示设备，当驱动电路板超声地结合至显示面板的侧表面时，可通过使用低熔点金属提高超声结合的结合可靠性。
本发明的效果不受上文限制，且在本文中预期到其它各种效果。
尽管出于说明的目的公开了本发明的实施方式，但是本领域技术人员将理解，在不背离在所附权利要求书中公开的、包括任何等同的本发明的范围和精神的情况下，各种修改、添加和替代是可能的。
在总结详细描述时，本领域技术人员将理解，在基本不背离本发明的原理的情况下，可对实施方式做出诸多变化和修改。因此，所公开的本发明的实施方式仅以概括性和说明性的意义使用，而并非出于限制的目的。

Claims (20)

1.显示设备，包括：
显示面板，包括邻近于所述显示面板的侧表面的面板焊盘；
连接焊盘，设置在所述显示面板的所述侧表面上并连接至所述面板焊盘；以及
电路板，设置在所述显示面板的所述侧表面上，所述电路板包括与所述连接焊盘直接结合的导线信号线，其中，
所述连接焊盘包括：
第一连接焊盘；
第二连接焊盘，设置在所述第一连接焊盘上；以及
第三连接焊盘，设置在所述第二连接焊盘上，
所述第一连接焊盘与所述面板焊盘中的相应的一个接触，以及
所述第三连接焊盘与所述导线信号线中的相应的一个直接结合。
2.如权利要求1所述的显示设备，其中，所述第三连接焊盘超声地结合至所述导线信号线中的所述相应的一个。
3.如权利要求2所述的显示设备，其中，所述第三连接焊盘和所述导线信号线中的所述相应的一个之间的界面具有非平坦的形状。
4.如权利要求1所述的显示设备，其中，所述第三连接焊盘的熔点低于所述第二连接焊盘的熔点和所述第一连接焊盘的熔点。
5.如权利要求4所述的显示设备，其中，所述第三连接焊盘的所述熔点为270℃或更低。
6.如权利要求1所述的显示设备，其中，所述第三连接焊盘具有小于或等于所述第二连接焊盘中相邻的第二连接焊盘之间的间隔的一半的厚度。
7.如权利要求6所述的显示设备，其中，所述第三连接焊盘的所述厚度等于或大于1μm。
8.如权利要求1所述的显示设备，其中，
所述显示面板包括衬底，以及
所述面板焊盘的端部与所述衬底的侧表面对齐。
9.如权利要求8所述的显示设备，其中，所述连接焊盘从所述衬底的所述侧表面向外凸出。
10.显示设备，包括显示区域和围绕所述显示区域的非显示区域，所述显示设备包括：
显示面板，包括设置在所述非显示区域的侧表面上的焊盘区域；
连接焊盘，设置在所述焊盘区域上；以及
电路板，设置在所述连接焊盘上，其中，
所述显示面板包括邻近于所述焊盘区域的至少一个面板焊盘，
所述连接焊盘与所述至少一个面板焊盘连接，
所述电路板包括与所述连接焊盘直接结合的导线信号线，
所述连接焊盘包括：
第一连接焊盘；
第二连接焊盘，设置在所述第一连接焊盘上；以及
第三连接焊盘，设置在所述第二连接焊盘上，
所述第一连接焊盘与所述至少一个面板焊盘接触，以及
所述第三连接焊盘与所述导线信号线直接结合。
11.如权利要求10所述的显示设备，其中，所述连接焊盘超声地结合至所述导线信号线。
12.如权利要求11所述的显示设备，其中，所述连接焊盘和所述导线信号线之间的界面具有非平坦的形状。
13.如权利要求10所述的显示设备，其中，所述连接焊盘包括选自镍、铬、铜、铟、锡、银、钛、钼及其任意组合中的第一材料。
14.如权利要求13所述的显示设备，其中，所述第一材料包括选自NiCr/Cu/InSnAg、Ti/Cu/InSnAg和MoTi/Cu/InSnAg中的至少一个。
15.如权利要求13所述的显示设备，其中，所述导线信号线包括第二材料，所述第二材料包括Sn。
16.如权利要求15所述的显示设备，其中，所述第一材料和所述第二材料混合在所述连接焊盘和所述导线信号线之间的区域中。
17.如权利要求10所述的显示设备，其中，所述第三连接焊盘的熔点低于所述第二连接焊盘的熔点和所述第一连接焊盘的熔点。
18.如权利要求10所述的显示设备，其中，所述第三连接焊盘具有小于或等于所述第二连接焊盘中相邻的第二连接焊盘之间的间隔的一半的厚度。
19.如权利要求10所述的显示设备，其中，所述显示面板包括：
衬底；
位于所述衬底上的第一导电层；
位于所述第一导电层上的第一绝缘层；
位于所述第一绝缘层上的第二导电层；
位于所述第二导电层上的第二绝缘层；以及
位于所述第二绝缘层上的第三导电层，
其中，所述第三导电层包括所述至少一个面板焊盘。
20.如权利要求19所述的显示设备，其中，所述连接焊盘从所述衬底的侧表面向外凸出。
CN202110203516.6A 2020-02-25 2021-02-24 显示设备 Pending CN113314544A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020200022761A KR20210108526A (ko) 2020-02-25 2020-02-25 표시 장치
KR10-2020-0022761 2020-02-25

Publications (1)

Publication Number Publication Date
CN113314544A true CN113314544A (zh) 2021-08-27

Family

ID=74586831

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110203516.6A Pending CN113314544A (zh) 2020-02-25 2021-02-24 显示设备

Country Status (4)

Country Link
US (1) US11557641B2 (zh)
EP (1) EP3873181A1 (zh)
KR (1) KR20210108526A (zh)
CN (1) CN113314544A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115394212A (zh) * 2022-08-29 2022-11-25 武汉华星光电半导体显示技术有限公司 显示面板及拼接显示屏

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200116577A (ko) * 2019-04-01 2020-10-13 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101614900B1 (ko) * 2009-10-27 2016-04-25 삼성디스플레이 주식회사 표시 패널
KR101947165B1 (ko) * 2012-10-16 2019-02-13 삼성디스플레이 주식회사 유기 발광 표시 장치와 이의 제조 방법 및 회로 필름의 회전 장치
KR102025835B1 (ko) * 2012-11-26 2019-11-27 삼성디스플레이 주식회사 표시 장치 및 유기 발광 표시 장치
KR101975865B1 (ko) * 2012-12-04 2019-05-08 삼성디스플레이 주식회사 표시 장치
KR20170080282A (ko) 2015-12-31 2017-07-10 엘지디스플레이 주식회사 표시장치
KR20170120478A (ko) 2016-04-20 2017-10-31 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 제조 방법
KR102626385B1 (ko) 2016-06-08 2024-01-19 삼성디스플레이 주식회사 표시장치 및 이의 제조방법
KR20180024099A (ko) 2016-08-26 2018-03-08 삼성디스플레이 주식회사 접합 조립체 및 이를 포함하는 표시 장치
KR20180070774A (ko) 2016-12-16 2018-06-27 삼성디스플레이 주식회사 기판, 전자 장치 및 이를 구비하는 표시 장치
TWI621900B (zh) 2017-04-28 2018-04-21 友達光電股份有限公司 顯示裝置與其製作方法
KR102508326B1 (ko) 2017-12-13 2023-03-09 삼성디스플레이 주식회사 표시장치
KR102495057B1 (ko) 2017-12-27 2023-02-03 삼성디스플레이 주식회사 표시 장치
KR102652452B1 (ko) 2018-06-29 2024-03-29 삼성디스플레이 주식회사 표시장치 및 이의 제조 방법
KR102603403B1 (ko) 2018-08-09 2023-11-17 삼성디스플레이 주식회사 표시 장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115394212A (zh) * 2022-08-29 2022-11-25 武汉华星光电半导体显示技术有限公司 显示面板及拼接显示屏

Also Published As

Publication number Publication date
EP3873181A1 (en) 2021-09-01
US11557641B2 (en) 2023-01-17
US20210265446A1 (en) 2021-08-26
KR20210108526A (ko) 2021-09-03

Similar Documents

Publication Publication Date Title
US11925077B2 (en) Display apparatus
US7403256B2 (en) Flat panel display and drive chip thereof
US10903127B2 (en) Film for a package substrate
KR20070119530A (ko) Ｉｃ 칩 실장 패키지, 및 이것을 사용한 화상 표시 장치
US11137649B2 (en) Display device
EP3873181A1 (en) Display device
JP2009049225A (ja) 電子部品の実装構造体
CN114188381A (zh) 显示面板及显示装置
US11793040B2 (en) Display device
KR20210027704A (ko) 표시 장치
US20160197097A1 (en) Display device
US20220278088A1 (en) Display device and method for manufacturing display device
JP2009099765A (ja) 電子部品の実装構造
KR20220023893A (ko) 표시 장치 및 이의 제조 방법
JP2009049226A (ja) 電子部品の実装構造体及び電子部品の実装構造体の製造方法
KR20200130550A (ko) 표시 장치 및 표시 장치의 제조 방법
US11825600B2 (en) Printed circuit board, display device, and manufacturing method of display device
US20240096904A1 (en) Chip-on-film package and display device including the same
JP5358923B2 (ja) 電子部品の実装構造
US11728261B2 (en) Chip on film package and display apparatus including the same
JP2010169803A (ja) 電気光学装置および電子機器
TW546514B (en) Liquid crystal display module structure
JP2009049154A (ja) 半導体装置、実装構造体、電気光学装置、電子機器
JP5333367B2 (ja) 電気光学装置及び電子モジュール
JP2008140925A (ja) 半導体装置、その製造方法及び表示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination