KR20210108526A - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
KR20210108526A
KR20210108526A KR1020200022761A KR20200022761A KR20210108526A KR 20210108526 A KR20210108526 A KR 20210108526A KR 1020200022761 A KR1020200022761 A KR 1020200022761A KR 20200022761 A KR20200022761 A KR 20200022761A KR 20210108526 A KR20210108526 A KR 20210108526A
Authority
KR
South Korea
Prior art keywords
connection pad
pad
panel
connection
disposed
Prior art date
Application number
KR1020200022761A
Other languages
English (en)
Inventor
김병범
김민기
김유리
서우석
이회관
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020200022761A priority Critical patent/KR20210108526A/ko
Priority to US17/060,771 priority patent/US11557641B2/en
Priority to EP21156168.3A priority patent/EP3873181A1/en
Priority to CN202110203516.6A priority patent/CN113314544A/zh
Publication of KR20210108526A publication Critical patent/KR20210108526A/ko

Links

Images

Classifications

    • H01L27/32—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/117—Pads along the edge of rigid circuit boards, e.g. for pluggable connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/09—Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H01L27/1244—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits for preventing breakage, peeling or short circuiting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L51/52—
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/118—Printed elements for providing electric connections to or between printed circuits specially for flexible printed circuits, e.g. using folded portions
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
    • H05K3/323—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives by applying an anisotropic conductive adhesive layer over an array of pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/36—Assembling printed circuits with other printed circuits
    • H05K3/361—Assembling flexible printed circuits with other printed circuits
    • H05K3/363—Assembling flexible printed circuits with other printed circuits by soldering
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/871—Self-supporting sealing arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/038—Post-treatment of the bonding area
    • H01L2224/0383—Reworking, e.g. shaping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/038—Post-treatment of the bonding area
    • H01L2224/03848—Thermal treatments, e.g. annealing, controlled cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05575—Plural external layers
    • H01L2224/0558—Plural external layers being stacked
    • H01L2224/05583—Three-layer coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05601—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/05609—Indium [In] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05601—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/05611—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05639—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05655—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05666—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05671—Chromium [Cr] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/0568—Molybdenum [Mo] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/0805—Shape
    • H01L2224/0807—Shape of bonding interfaces, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08151—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/08221—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/08225—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/09—Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
    • H01L2224/091—Disposition
    • H01L2224/0912—Layout
    • H01L2224/0915—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/802—Applying energy for connecting
    • H01L2224/80201—Compression bonding
    • H01L2224/80205—Ultrasonic bonding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/147—Structural association of two or more printed circuits at least one of the printed circuits being bent or folded, e.g. by using a flexible printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/05—Flexible printed circuits [FPCs]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09145—Edge details
    • H05K2201/0919—Exposing inner circuit layers or metal planes at the side edge of the PCB or at the walls of large holes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10128—Display
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10128—Display
    • H05K2201/10136—Liquid Crystal display [LCD]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/0285—Using ultrasound, e.g. for cleaning, soldering or wet treatment
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/10—Using electric, magnetic and electromagnetic fields; Using laser light
    • H05K2203/107—Using laser light
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/027—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed by irradiation, e.g. by photons, alpha or beta particles
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/873—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/8791—Arrangements for improving contrast, e.g. preventing reflection of ambient light
    • H10K59/8792—Arrangements for improving contrast, e.g. preventing reflection of ambient light comprising light absorbing layers, e.g. black layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

표시 장치가 제공된다. 표시 장치는 표시면의 일측면에 노출된 복수의 패널 패드를 포함하는 표시 패널 표시 패널의 일측면 상에 배치되고, 각 패널 패드와 연결된 복수의 연결 패드 및 표시 패널의 일측면 상에 부착된 회로 기판으로서, 각 연결 패드에 직접 접합된 복수의 리드 신호 배선을 포함하는 회로 기판을 포함하되, 연결 패드는 제1 연결 패드, 제1 연결 패드 상에 배치된 제2 연결 패드, 제2 연결 패드 상에 배치된 제3 연결 패드를 포함하되, 제1 연결 패드는 각 패널 패드와 접촉하고, 제3 연결 패드는 리드 신호 배선에 직접 접합된다.

Description

표시 장치{DISPLAY DEVICE}
본 발명은 표시 장치에 관한 것이다.
표시 장치는 멀티미디어의 발달과 함께 그 중요성이 증대되고 있다. 이에 부응하여 유기발광 표시 장치(Organic Light Emitting Display, OLED), 액정 표시 장치(Liquid Crystal Display, LCD) 등과 같은 여러 종류의 표시 장치가 사용되고 있다. 이와 같은 표시 장치들은 다양한 모바일 전자 기기, 예를 들어 스마트폰, 스마트워치, 태블릿 PC 등의 포터블 전자 기기 등을 중심으로 그 적용예가 다양화되고 있다.
표시 장치는 표시 영역과 비표시 영역으로 구획된 기판을 포함한다. 상기 표시 영역에서 상기 기판 상에는 복수의 화소가 배치되며, 상기 비표시 영역에서 상기 기판 상에는 복수의 패드(pad) 등이 배치된다. 상기 복수의 패드에는 구동 회로 등이 장착된 가요성 필름(COF Film) 등이 결합되어 상기 화소에 구동 신호를 전달한다. 표시 장치의 비표시 영역을 줄이기 위하여 상기 가요성 필름은 기판의 측면에 부착될 수 있다.
상기 가요성 필름은 상기 복수의 패드와 결합되는 복수의 리드들을 포함하고, 각 리드는 서로 분리된 패드에 본딩될 수 있다. 상기 본딩은 이방성 도전 필름(Anistropic Conductive Film)을 통해 이루어지거나 상기 패드와 상기 리드가 직접 면접합된 초음파 본딩 공정으로 이루어질 수 있다.
본 발명이 해결하고자 하는 과제는 표시 패널의 측면에 부착되는 가요성 필름과 표시 패널 간의 부착력이 향상된 표시 장치를 제공하는데 있다.
본 발명의 과제들은 이상에서 언급한 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 과제를 해결하기 위한 일 실시예에 따른 표시 장치는 표시면의 일측면에 노출된 복수의 패널 패드를 포함하는 표시 패널; 상기 표시 패널의 일측면 상에 배치되고, 상기 각 패널 패드와 연결된 복수의 연결 패드; 및 상기 표시 패널의 일측면 상에 부착된 회로 기판으로서, 상기 각 연결 패드에 직접 접합된 복수의 리드 신호 배선을 포함하는 회로 기판을 포함하되, 상기 연결 패드는 제1 연결 패드, 상기 제1 연결 패드 상에 배치된 제2 연결 패드, 상기 제2 연결 패드 상에 배치된 제3 연결 패드를 포함하되, 상기 제1 연결 패드는 상기 각 패널 패드와 접촉하고, 상기 제3 연결 패드는 상기 리드 신호 배선에 직접 접합된다.
상기 연결 패드와 상기 리드 신호 배선은 초음파 접합될 수 있다.
상기 연결 패드 및 상기 리드 신호 배선 간의 계면은 비평탄한 형상을 가질 수 있다.
상기 제3 연결 패드는 상기 제2 연결 패드 및 상기 제1 연결 패드보다 낮은 융점을 가질 수 있다.
상기 제3 연결 패드의 융점은 270℃ 이하일 수 있다.
상기 제3 연결 패드의 두께는 1um 보다 크거나 같고, 이웃하는 상기 제2 연결 패드들 간 간격의 절반보다 작거나 같을 수 있다.
상기 표시 패널은 기판을 포함하고, 상기 패널 패드의 단부는 상기 기판의 일측면에 정렬될 수 있다.
상기 연결 패드는 상기 기판의 일측면으로부터 외측으로 돌출될 수 있다.
상기 과제를 해결하기 위한 다른 실시예에 따른 표시 장치는 표시 영역, 및 상기 표시 영역을 둘러싸는 비표시 영역을 포함하는 표시 장치로서, 상기 비표시 영역의 일측면 상에 배치되는 패드 영역을 포함하는 표시 패널; 상기 패드 영역에 부착되는 연결 패드; 및 상기 연결 패드에 부착되는 회로 기판을 포함하되, 상기 표시 패널은 상기 패드 영역에 노출된 적어도 하나의 패널 패드를 포함하고, 상기 연결 패드는 상기 패널 패드와 접속되고, 상기 회로 기판은 상기 연결 패드와 직접 접합되는 리드 신호 배선을 포함하되, 상기 연결 패드는 제1 연결 패드, 상기 제1 연결 패드 상에 배치된 제2 연결 패드, 상기 제2 연결 패드 상에 배치된 제3 연결 패드를 포함하되, 상기 제1 연결 패드는 상기 각 패널 패드와 접촉하고, 상기 제3 연결 패드는 상기 리드 신호 배선에 직접 접합된다.
상기 연결 패드와 상기 리드 신호 배선은 초음파 접합될 수 있다.
상기 연결 패드 및 상기 리드 신호 배선 간의 계면은 비평탄한 형상을 가질 수 있다.
상기 연결 패드는 NiCr/Cu/InSnAg, Ti/Cu/InSnAg, MoTi/Cu/InSnAg 중에서 선택된 제1 물질을 포함할 수 있다.
상기 리드 신호 배선은 Sn을 포함하는 제2 물질을 포함할 수 있다.
상기 연결 패드 및 상기 리드 신호 배선 사이에 상기 제1 물질과 상기 제2 물질이 섞인 영역을 포함할 수 있다.
상기 제3 연결 패드는 상기 제2 연결 패드 및 상기 제1 연결 패드보다 낮은 융점을 가질 수 있다.
상기 제3 연결 패드의 두께는 1um 보다 크거나 같고, 이웃하는 상기 제2 연결 패드들 간 간격의 절반보다 작거나 같을 수 있다.
상기 표시 패널은, 기판; 상기 기판 상의 제1 도전층; 상기 제1 도전층 상의 제1 절연층; 상기 제1 절연층 상의 제2 도전층; 상기 제2 도전층 상의 제2 절연층; 및 상기 제2 절연층 상의 제3 도전층을 포함하되, 상기 패널 패드는 상기 제3 도전층에 포함될 수 있다.
상기 연결 패드는 상기 기판의 일측면으로부터 외측으로 돌출될 수 있다.
기타 실시예의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
일 실시예에 따른 표시 장치에 의하면 구동 회로 기판을 표시 패널의 측면에 초음파 본딩으로 부착하여 표시 장치의 베젤을 효과적으로 감소시킬 수 있다.
일 실시예에 따른 표시 장치에 의하면 구동 회로 기판을 표시 패널의 측면에 초음파 본딩 시 저융점 금속을 사용함으로써 초음파 본딩의 접합 신뢰성을 향상시킬 수 있다.
본 발명의 실시예들에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며, 더욱 다양한 효과들이 본 명세서 내에 포함되어 있다.
도 1은 일 실시예에 따른 표시 장치의 사시도이다.
도 2는 도 1의 표시 장치의 단면도이다.
도 3은 일 실시예에 따른 표시 패널의 패널 패드 영역의 평면도이다.
도 4는 일 실시예에 따른 제1 회로 기판의 평면도이다.
도 5는 표시 패널의 패널 패드 영역에 제1 회로 기판이 부착된 표시 장치의 평면도이다.
도 6은 도 5의 V-V' 선을 따라 자른 단면도이다.
도 7은 도 6의 Q 영역을 확대한 확대도이다.
도 8은 일 실시예에 따른 초음파 본딩 장치의 개략도이다.
도 9는 일 실시예에 따른 표시 장치의 제조 방법을 나타낸 순서도이다.
도 10 내지 도 13은 도 9의 순서도에 따른 표시 장치의 제조 방법을 나타낸 개략도이다.
도 14는 다른 실시예에 따른 표시 장치의 패드 영역의 단면도이다.
도 15는 또 다른 실시예에 따른 표시 장치의 패드 영역의 단면도이다.
도 16은 또 다른 실시예에 따른 표시 장치의 패드 영역의 단면도이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
소자(elements) 또는 층이 다른 소자 또는 층의 "상(on)"으로 지칭되는 것은 다른 소자 바로 위에 또는 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
비록 제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있음은 물론이다.
이하, 첨부된 도면을 참고로 하여 실시예들에 대해 설명한다.
도 1은 일 실시예에 따른 표시 장치의 사시도이다. 도 2는 도 1의 표시 장치의 단면도이다. 도 3은 일 실시예에 따른 표시 패널의 패널 패드 영역의 평면도이다. 도 4는 일 실시예에 따른 제1 회로 기판의 평면도이다. 도 5는 표시 패널의 패널 패드 영역에 제1 회로 기판이 부착된 표시 장치의 평면도이다.
도 1 내지 도 5를 참조하면, 표시 장치(1)는 동영상이나 정지영상을 표시하는 장치로서, 표시 장치는 모바일 폰, 스마트 폰, 태블릿 PC(Personal Computer), 및 스마트 워치, 워치 폰, 이동 통신 단말기, 전자 수첩, 전자 책, PMP(Portable Multimedia Player), 네비게이션, UMPC(Ultra Mobile PC) 등과 같은 휴대용 전자 기기 뿐만 아니라 텔레비전, 노트북, 모니터, 광고판, 사물 인터넷 등의 다양한 제품의 표시 화면으로 사용될 수 있다.
표시 장치(1)는 화상을 표시하는 표시 패널(100), 표시 패널(100)에 연결되는 제1 회로 기판(300) 및 제1 회로 기판(300)에 연결된 제2 회로 기판(400)을 포함할 수 있다.
표시 패널(100)은 발광 소자(light emitting element)를 포함하는 발광 표시 패널일 수 있다. 예를 들어, 표시 패널(100)은 유기 발광 다이오드(organic light emitting diode)를 이용하는 유기 발광 표시 패널, 및 초소형 발광 다이오드(micro LED)를 이용하는 초소형 발광 다이오드 표시 패널, 및 양자점 발광 소자(Quantum dot Light Emitting Diode)를 포함하는 양자점 발광 표시 패널일 수 있다. 이하의 실시예에서는 표시 패널(100)로서 유기 발광 표시 패널이 적용된 경우를 예시하지만, 이에 제한되지 않고, 액정 디스플레이(LCD), 퀀텀닷 유기 발광 표시 패널(QD-OLED), 퀀텀닷 액정 디스플레이(QD-LCD), 마이크로 엘이디(Micro LED) 등 다른 종류의 표시 패널이 적용될 수도 있다. 이하에서는, 표시 패널(100)이 유기 발광 표시 패널인 것을 중심으로 설명한다.
표시 패널(100)은 복수의 화소 영역을 포함하는 표시 영역(DA), 표시 영역(DA)의 주변에 배치된 비표시 영역(NDA)을 포함한다. 표시 영역(DA)은 평면상 모서리가 수직인 직사각형 또는 모서리가 둥근 직사각형 형상일 수 있다. 표시 영역(DA)은 단변과 장변을 가질 수 있다. 표시 영역(DA)의 단변은 제1 방향(DR1)으로 연장된 변일 수 있다. 표시 영역(DA)의 장변은 제2 방향(DR2)으로 연장된 변일 수 있다. 다만, 표시 영역(DA)의 평면 형상은 직사각형에 제한되는 것은 아니고, 원형, 타원형이나 기타 다양한 형상을 가질 수 있다. 비표시 영역(NDA)은 표시 영역(DA)의 양 단변 및 양 장변에 인접 배치될 수 있다. 이 경우, 표시 영역(DA)의 모든 변을 둘러싸고, 표시 영역(DA)의 테두리를 구성할 수 있다. 다만, 이에 제한되지 않고 비표시 영역(NDA)은 표시 영역(DA)의 양 단변 또는 양 장변에만 인접 배치될 수도 있다.
표시 패널(100)은 표시 패널(100)의 적어도 일 측면에 배치되는 패널 패드 영역(P_PA)을 더 포함할 수 있다. 예를 들어, 패널 패드 영역(P_PA)은 표시 영역(DA)의 단변에 인접하는 측면에 배치될 수 있지만, 이에 제한되지 않고 표시 영역(DA)의 장변에 인접하는 측면에 배치되거나 표시 영역(DA)의 단변 또는 장변에 인접하는 측면에 각각 배치될 수도 있다.
표시 패널(100)의 패널 패드 영역(P_PA) 상에는 제1 회로 기판(300)이 부착될 수 있다. 표시 패널(100)의 패널 패드 영역(P_PA)과 제1 회로 기판(300) 간의 결합은 이방성 도전 필름(Anistropic Conductive Film)을 통해 이루어지거나, 후술하는 연결 패드(CP)와 제1 리드 신호 배선(LE1)이 직접 면접합된 초음파 본딩 공정으로 이루어질 수 있다. 보다 상세한 내용은 추후 서술하기로 한다.
제1 회로 기판(300)을 표시 패널(100)의 일 측면에 부착하는 사이드 본딩의 경우, 표시 패널(100)에서 제1 회로 기판(300)이 부착되는 영역의 제2 방향(DR2)으로의 폭을 감소시켜 베젤 영역을 줄일 수 있다. 이와 같은 사이드 본딩을 타일형 표시 장치에 적용할 경우, 표시 패널(100) 간 경계가 줄어들어 표시 장치(1)의 개구율 및 화질이 개선될 수 있다.
제1 회로 기판(300)은 인쇄 베이스 필름(310)을 포함할 수 있다. 인쇄 베이스 필름(310)은 절연 물질을 포함하여 이루어질 수 있다.
제1 회로 기판(300)은 일측이 표시 패널(100)의 패널 패드 영역(P_PA)에 부착되는 제1 회로 영역(CA1), 제1 회로 영역(CA1)으로부터 제3 방향(DR3) 타측에 배치되고 제2 회로 기판(400)이 부착되는 제2 회로 영역(CA2), 및 제1 회로 영역(CA1)과 제2 회로 영역(CA2) 사이에 배치되는 제3 회로 영역(CA3)을 포함할 수 있다. 제1 회로 영역(CA1)은 패널 패드 영역(P_PA)과 제2 방향(DR2)으로 중첩할 수 있다. 제2 회로 영역(CA2)은 후술할 제2 회로 기판(400)의 회로 패드 단자(C_PAD)와 제3 방향(DR3)으로 중첩할 수 있다.
제1 회로 기판(300)은 제1 회로 기판(300)의 제3 회로 영역(CA3)에 배치되는 구동 집적 회로(390)를 더 포함할 수 있다. 구동 집적 회로(390)는 데이터 구동 칩으로 구현되어, 제1 회로 기판(300)을 통해 표시 패널에 부착되는 칩 온 필름(Chip on film, COF) 방식이 적용될 수 있다.
제1 회로 기판(300)은 제1 회로 영역(CA1)에 배치된 제1 리드 신호 배선(LE1)과 제2 회로 영역(CA2)에 배치된 제2 리드 신호 배선(LE2)을 더 포함할 수 있다. 제1 리드 신호 배선(LE1)과 구동 집적 회로(390)는 제1 신호 배선(L1)에 의해 전기적으로 연결될 수 있다. 제1 신호 배선(L1)은 제1 회로 영역(CA1) 및 제3 회로 영역(CA3)에 걸쳐 배치될 수 있다. 제2 리드 신호 배선(LE2)과 구동 집적 회로(390)는 제2 신호 배선(L2)에 의해 전기적으로 연결될 수 있다. 제2 신호 배선(L2)은 제2 회로 영역(CA2) 및 제3 회로 영역(CA3)에 걸쳐 배치될 수 있다. 제1 리드 신호 배선(LE1) 및 제2 리드 신호 배선(LE2)은 각각 몰리브덴(Mo), 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘(Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 칼슘(Ca), 티타늄(Ti), 탄탈륨(Ta), 텅스텐(W), 구리(Cu), 주석(Sn) 가운데 선택된 하나 이상의 금속을 포함할 수 있다. 제1 리드 신호 배선(LE1) 및 제2 리드 신호 배선(LE2)은 상기 예시된 물질로 이루어진 단일층으로 이루어질 수 있으나, 이에 제한되지 않고 적층구조로 이루어질 수도 있다. 예를 들어, 제1 리드 신호 배선(LE1) 및 제2 리드 신호 배선(LE2)은 주석(Sn)을 포함하는 금속으로 이루어질 수 있으나, 이에 제한되는 것은 아니다.
제1 회로 기판(300)의 제2 회로 영역(CA2)에는 제2 회로 기판(400)이 부착될 수 있다. 도면에서 제2 회로 기판(400)은 제1 회로 기판(300)의 타면 상에 배치됨을 도시하였지만, 이에 제한되지 않고 제1 회로 기판(300)의 일면 상에 배치될 수도 있다. 제2 회로 기판(400)은 제1 회로 기판(300)의 제2 회로 영역(CA2)에 부착되는 회로 패드 단자(C_PAD)를 포함할 수 있다. 제2 회로 기판(400)의 회로 패드 단자(C_PAD)는 제1 회로 기판(300)의 제2 회로 영역(CA2)에 배치된 제2 리드 신호 배선(LE2)들과 전기적으로 연결될 수 있다. 제1 회로 기판(300)과 제2 회로 기판(400) 간의 결합은 이방성 도전 필름(Anistropic Conductive Film)을 통해 이루어지거나 회로 패드 단자(C_PAD)와 제2 리드 신호 배선(LE2)이 직접 면접합된 초음파 본딩 공정으로 이루어질 수 있다.
도 2를 참조하면, 표시 패널(100)은 베이스 기판(101), 복수의 도전층, 이를 절연하는 복수의 절연층 및 유기 발광층(EL) 등을 포함할 수 있다.
베이스 기판(101)은 표시 영역(DA) 및 비표시 영역(NDA) 전체에 걸쳐 배치된다. 베이스 기판(101)은 상부에 배치되는 여러 엘리먼트들을 지지하는 기능을 할 수 있다. 일 실시예에서 베이스 기판(101)은 연성 유리, 석영 등의 리지드한 물질을 포함하는 리지드 기판일 수 있다. 다만, 이에 제한되지 않고 베이스 기판(101)은 폴리이미드(PI) 등의 플렉시블 물질을 포함하는 플렉시블 기판일 수 있다.
버퍼층(102)은 베이스 기판(101) 상에 배치될 수 있다. 버퍼층(102)은 베이스 기판(101)을 통한 외부로부터의 수분 및 산소의 침투를 방지할 수 있다. 버퍼층(102)은 질화 규소(SiNx)막, 산화 규소(SiO2)막 및 산질화규소(SiOxNy)막 중 어느 하나를 포함할 수 있다.
버퍼층(102) 상에는 반도체층(105)이 배치될 수 있다. 반도체층(105)은 박막 트랜지스터의 채널을 이룬다. 반도체층(105)은 표시 영역(DA)의 각 화소에 배치되고, 경우에 따라 비표시 영역(NA)에도 배치될 수 있다. 반도체층(105)은 소스/드레인 영역 및 활성 영역을 포함할 수 있다. 반도체층(105)은 다결정 실리콘을 포함할 수 있다.
반도체층(105) 상에는 제1 절연층(111)이 배치될 수 있다. 제1 절연층(111)은 베이스 기판(101)의 전체면에 걸쳐 배치될 수 있다. 제1 절연층(111)은 게이트 절연 기능을 갖는 게이트 절연막일 수 있다. 제1 절연층(111)은 실리콘 화합물, 금속 산화물 등을 포함할 수 있다. 예를 들면, 제1 절연층(111)은 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물, 알루미늄 산화물, 탄탈륨 산화물, 하프늄 산화물, 지르코늄 산화물, 티타늄 산화물 등을 포함할 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다.
제1 절연층(111) 상에는 제1 도전층(120)이 배치될 수 있다. 일 실시예에서 제1 도전층(120)은 박막 트랜지스터(TFT)의 게이트 전극(121), 및 유지 커패시터(Cst)의 제1 전극(122)을 포함할 수 있다. 제1 도전층(120)은 금속 물질을 포함할 수 있다. 제1 도전층(120)은 각각 몰리브덴(Mo), 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘 (Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 칼슘(Ca), 티타늄(Ti), 탄탈륨(Ta), 텅스텐(W), 구리(Cu) 가운데 선택된 하나 이상의 금속을 포함할 수 있다. 제1 도전층(120)은 상기 예시된 물질로 이루어진 단일막 또는 적층막일 수 있다.
제1 도전층(120) 상에는 제2 절연층(112)이 배치될 수 있다. 제2 절연층(112)은 제1 도전층(120)과 제2 도전층(130)을 절연시킬 수 있다. 제2 절연층(112)은 제1 절연층(111)의 예시된 물질 중에서 선택될 수 있다.
제2 절연층(112) 상에는 제2 도전층(130)이 배치될 수 있다. 제2 도전층(130)은 유지 커패시터(Cst)의 제2 전극(131)을 포함할 수 있다. 제2 도전층(130)의 물질은 상술한 제1 도전층(120)의 예시된 물질 중에서 선택될 수 있다. 유지 커패시터(Cst)의 제1 전극(122)과 유지 커패시터(Cst)의 제2 전극(131)은 제2 절연층(112)을 통해 커페시터를 형성할 수 있다.
제2 도전층(130) 상에는 제3 절연층(113)이 배치될 수 있다. 제3 절연층(113)은 상술한 제1 절연층(111)의 예시된 물질을 포함할 수 있다.
제3 절연층(113) 상에는 제3 도전층(140)이 배치될 수 있다. 제3 도전층(140)은 소스 전극(141), 드레인 전극(142), 전원 전압 전극(143) 및 상기 복수의 패널 패드(PAD)들을 포함할 수 있다.
제3 도전층(140)은 몰리브덴(Mo), 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘 (Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 칼슘(Ca), 티타늄(Ti), 탄탈륨(Ta), 텅스텐(W), 구리(Cu) 가운데 선택된 하나 이상의 금속을 포함할 수 있다. 제3 도전층(140)은 상기 예시된 물질로 이루어진 단일막일 수 있다. 이에 제한되지 않(111고 제3 도전층(140)은 적층막일 수 있다. 예를 들어, 제3 도전층(140)은 Ti/Al/Ti, Mo/Al/Mo, Mo/AlGe/Mo, Ti/Cu 등의 적층 구조로 형성될 수 있다.
제1 도전층(120)은 상기 복수의 패널 패드(PAD)와 두께 방향으로 각각 대응되는 연결 배선(미도시)들을 더 포함할 수 있다. 상기 연결 배선(미도시)은 상기 복수의 패널 패드들과 각각 두께 방향으로 중첩 배치될 수 있다. 상기 각 연결 배선의 제1 방향(DR1)으로의 폭은 상기 복수의 패널 패드의 제1 방향(DR1)으로의 폭보다 작을 수 있지만, 이에 한정되는 것은 아니다.
도시하지 않았지만, 패널 패드(PAD)와 각 상기 연결 배선 사이에는 상술한 제2 절연층(112)이 배치될 수 있다. 제2 절연층(112)의 적어도 하나의 콘택홀을 통해 각 패널 패드(PAD)와 각 상기 연결 배선이 전기적으로 콘택할 수 있다. 각 상기 연결 배선은 도시하지 않았지만, 표시 영역(DA)의 각 화소의 박막 트랜지스터와 전기적으로 연결될 수 있다.
패널 패드(PAD)는 제1 비아층(151)과 접하는 상면, 제3 절연층(113)과 접하는 하면 및 제1 회로 기판(300)이 부착되는 일측면을 포함할 수 있다. 패널 패드(PAD)의 일측면은 외부로 노출된 면일 수 있다. 제1 회로 기판(300)은 패널 패드(PAD)의 일측면 상에서 초음파 본딩될 수 있다. 즉, 패널 패드(PAD)의 일측면은 초음파 본딩이 일어나는 초음파 접합면일 수 있다. 상술한 초음파 본딩을 통해, 패널 패드(PAD)는 제1 회로 기판(300)의 제1 리드 신호 배선(LE1)과 전기적으로 연결될 수 있다. 구체적으로, 상기 초음파 본딩은 패널 패드(PAD)의 일측면과 제1 리드 신호 배선(LE1) 사이에 배치되는 연결 패드(CP) 및 제1 리드 신호 배선(LE1)이 초음파에 의해 일부 용융됨으로써 이루어질 수 있다. 보다 상세한 초음파 본딩 과정은 도 6 내지 도 8을 참조하여 후술하기로 한다.
패널 패드(PAD)의 일측면은 패널 패드(PAD)의 상하면과 수직할 수 있으나, 이에 제한되는 것은 아니다. 패널 패드(PAD)의 일측면은 연결 패드(CP)의 일면과 평행하고, 제1 리드 신호 배선(LE1)의 일면과 평행할 수 있다. 패널 패드(PAD)의 상면은 연결 패드(CP)의 일면과 수직하고, 제1 리드 신호 배선(LE1)의 일면과 수직할 수 있다. 패널 패드(PAD)의 하면은 연결 패드(CP)의 일면과 수직하고, 제1 리드 신호 배선(LE1)의 일면과 수직할 수 있으나, 이에 제한되는 것은 아니다.
패널 패드(PAD)의 단부는 베이스 기판(101)의 일측면 및 봉지 기판(200)의 일측면과 정렬될 수 있다. 패널 패드(PAD)는 베이스 기판(101)의 일측면으로부터 돌출되지 않을 수 있다. 패널 패드(PAD)의 일측면은 연결 패드(CP)의 일면과 접촉할 수 있다.
상술한 바와 같이, 패널 패드(PAD)는 제3 도전층(140)에 포함될 수 있다. 즉, 패널 패드(PAD)는 소스 전극(141), 드레인 전극(142) 및 전원 전압 전극(143)과 함께 형성될 수 있다. 이 경우, 연결 패드(CP)와 접합하는 패널 패드(PAD)의 일측면의 면적을 크게 하기 위하여 제3 도전층(140)은 다른 도전층보다 두꺼운 것이 바람직할 수 있다. 예를 들어, 제3 도전층(140)은 제1 도전층(120), 제2 도전층(130) 및 제4 도전층(160)보다 각각 더 두꺼울 수 있다. 그러나, 이에 제한되지 않고, 패널 패드(PAD)는 다른 도전층에 포함될 수 있다. 예를 들어, 패널 패드(PAD)는 제1 도전층(120)에 포함되거나, 제2 도전층(130)에 포함되거나, 또는 제4 도전층(160)에 포함될 수 있다. 또한, 패널 패드(PAD)는 제1 내지 제4 도전층(120, 130, 140, 160) 중에 선택된 둘 이상의 도전층에 형성된 서브 패널 패드(미도시)들을 포함하며, 서브 패널 패드(미도시)들이 컨택홀을 통해 서로 연결된 형태일 수도 있다.
제3 도전층(140) 상에는 제1 비아층(151)이 배치될 수 있다. 제1 비아층(151)의 제2 방향(DR2) 타측면은 연결 패드(CP)에 의해 부분적으로 덮일 수 있다. 제1 비아층(151)은 아크릴계 수지(polyacrylates resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드계 수지(polyamides resin), 폴리이미드계 수지(polyimides rein), 불포화 폴리에스테르계 수지(unsaturated polyesters resin), 폴리페닐렌계 수지(poly phenylenethers resin), 폴리페닐렌설파이드계 수지(polyphenylenesulfides resin) 또는 벤조사이클로부텐(benzocyclobutene, BCB) 등의 유기 절연 물질을 포함할 수 있다.
제1 비아층(151) 상에는 제4 도전층(160)이 배치될 수 있다. 제4 도전층(160)은 제1 및 제2 전원 전압 라인(161, 163), 연결 전극(162)을 포함할 수 있다. 제1 전원 전압 라인(161)은 제1 비아층(151)을 관통하는 컨택홀을 통해 박막 트랜지스터(TFT)의 소스 전극(141)과 전기적으로 연결될 수 있다. 연결 전극(162)은 제1 비아층(151)을 관통하는 컨택홀을 통해 박막 트랜지스터(TFT)의 드레인 전극(142)과 전기적으로 연결될 수 있다. 제2 전원 전압 라인(163)은 제1 비아층(151)을 관통하는 컨택홀을 통해 전원 전압 전극(143)과 전기적으로 연결될 수 있다.
제4 도전층(160)은 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘 (Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 칼슘(Ca), 티타늄(Ti), 탄탈륨(Ta), 텅스텐(W), 구리(Cu), 몰리브덴(Mo) 가운데 선택된 하나 이상의 금속을 포함할 수 있다. 제4 도전층(160)이 단일막일 수 있지만, 이에 제한되는 것은 아니고, 다층막으로 이루어질 수도 있다. 예를 들어, 제4 도전층(160)은 Ti/Al/Ti, Mo/Al/Mo, Mo/AlGe/Mo, Ti/Cu 등의 적층 구조로 형성될 수 있다.
제4 도전층(160) 상에는 제2 비아층(152)이 배치된다. 제2 비아층(152)은 상술한 제1 비아층(151)의 예시된 물질을 포함할 수 있다. 아크릴계 수지(polyacrylates resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드계 수지(polyamides resin), 폴리이미드계 수지(polyimides rein), 불포화 폴리에스테르계 수지(unsaturated polyesters resin), 폴리페닐렌계 수지(poly phenylenethers resin), 폴리페닐렌설파이드계 수지(polyphenylenesulfides resin) 또는 벤조사이클로부텐(benzocyclobutene, BCB) 등의 유기 절연 물질을 포함할 수 있다.
제2 비아층(152) 상에는 애노드 전극(ANO)이 배치된다. 애노드 전극(ANO)은 제2 비아층(152)을 관통하는 컨택홀을 통해 연결 전극(162)과 전기적으로 연결될 수 있다.
애노드 전극(ANO) 상에는 화소 정의막(PDL)이 배치될 수 있다. 화소 정의막(PDL)은 애노드 전극(ANO)을 노출하는 개구부를 포함할 수 있다. 화소 정의막(PDL)은 유기 절연 물질 또는 무기 절연 물질로 이루어질 수 있다. 일 실시예로, 화소 정의막(PDL)은 포토 레지스트, 폴리이미드계 수지, 아크릴계 수지, 실리콘 화합물, 폴리아크릴계 수지 등의 재료를 포함할 수 있다.
애노드 전극(ANO) 상면 및 화소 정의막(PDL)의 개구부 내에는 유기 발광층(EL)이 배치될 수 있다. 유기 발광층(EL)과 화소 정의막(PDL) 상에는 캐소드 전극(CAT)이 배치된다. 캐소드 전극(CAT)은 복수의 화소에 걸쳐 배치된 공통 전극일 수 있다.
캐소드 전극(CAT) 상에는 캡핑층(170)이 배치된다. 캡핑층(170)은 캐소드 전극(CAT)을 덮을 수 있다. 캡핑층(170)은 무기막과 유기막이 교대로 적층된 적층막일 수 있으나, 이에 제한되는 것은 아니다.
캐소드 전극(CAT)의 단부는 표시 패널(100)의 일측면으로부터 소정의 이격 거리만큼 떨어져서 종지될 수 있다. 캐소드 전극(CAT)의 단부는 캡핑층(170)에 의해 덮일 수 있다. 따라서, 캐소트 전극(CAT)과 연결 패드(CP)는 절연될 수 있다.
캡핑층(170) 상에는 봉지 기판(200)이 배치된다. 봉지 기판(200)은 투명한 기판일 수 있다. 봉지 기판(200)은 유리 기판을 포함할 수 있다. 봉지 기판(200)은 캡핑층(170)으로부터 소정의 이격 공간(GP)을 갖고 이격 배치될 수 있다.
베이스 기판(101) 내지 캡핑층(170)은 하부 표시 기판으로 정의될 수 있다. 실런트(SL)는 상기 하부 표시 기판과 봉지 기판(200)을 결합시킬 수 있다. 실런트(SL)는 봉지 기판(200)의 가장자리를 따라 배치될 수 있다. 실런트(SL)의 제2 방향(DR2) 타측면은 베이스 기판(101) 및 봉지 기판(200)과 정렬될 수 있다. 실런트(SL)의 제2 방향(DR2) 타측 단부는 연결 패드(CP)의 제2 방향(DR2) 일측면과 접촉할 수 있다.
실런트(SL)는 하부 표시 기판과 봉지 기판(200) 사이에 이격 공간(GP)을 형성할 수 있다. 이격 공간(GP)에는 공기 또는 비활성 기체들이 충전될 수 있다. 봉지 기판(200)과 실런트(SL)는 하부 표시 기판에 습기가 침투하는 것을 방지할 수 있다. 실런트(SL)는 플릿과 같은 무기물 접착부재를 포함할 수 있으나, 이에 제한되지 않고 실런트(SL)는 유기물 접착부재를 포함할 수 있다.
상술한 바와 같이, 표시 패널(100)의 측면의 패널 패드 영역(P_PA) 상에는 제1 회로 기판(300)이 배치될 수 있다. 제1 회로 기판(300)의 일단부는 패널 패드 영역(P_PA)에 부착되고 베이스 기판(101)의 일 측면을 감싸듯이 벤딩되어 제1 회로 기판(300)의 타단부는 베이스 기판(101)의 하면과 이격되어 중첩 배치될 수 있다. 상술한 바와 같이, 제1 회로 기판(300)은 베이스 필름(310)과 베이스 필름(310)의 일면 상에 배치되는 다양한 엘리먼트들을 포함할 수 있다. 제1 회로 기판(300)의 타단부는 제2 회로 기판(400)과 연결될 수 있다.
표시 패널(100)의 일측면과 제1 회로 기판(300) 사이에는 연결 패드(CP)가 배치될 수 있다. 연결 패드(CP)는 봉지 기판(200)의 일측면 내지 베이스 기판(101)의 일측면에 걸쳐 제3 방향(DR3)으로 연장되는 라인 타입으로 배치될 수 있다. 즉, 연결 패드(CP)의 일측 단부는 봉지 기판(200)의 일측면 상에 배치되고, 타측 단부는 베이스 기판(101)의 일측면 상에 배치될 수 있다. 또한, 연결 패드(CP)는 표시 패널(100)의 일측면으로부터 외측으로 돌출된 형상을 가질 수 있다. 예를 들어, 연결 패드(CP)는 봉지 기판(200)의 일측면 및 베이스 기판(101)의 일측면으로부터 외측으로 돌출된 형상을 가질 수 있다.
연결 패드(CP)는 패널 패드(PAD)와 제1 리드 신호 배선(LE1)을 전기적으로 연결시킬 수 있다. 연결 패드(CP)의 일측면은 제1 회로 기판(300)의 제1 리드 신호 배선(LE1)에 부착될 수 있다. 연결 패드(CP)와 제1 리드 신호 배선(LE1)의 평면 형상은 동일한 것으로 도시하였으나, 이에 제한되지 않고 상이한 평면 형상을 가질 수도 있다. 일 실시예에서, 연결 패드(CP) 및 제1 리드 신호 배선(LE1)은 각각 일대일 대응되며 동일한 배열을 가질 수 있다. 다른 실시예에서, 연결 패드(CP)는 제1 리드 신호 배선(LE1)과 초음파 접합되지 않는 더미 연결 패드(미도시)를 포함할 수 있다. 이 경우, 연결 패드(CP)의 개수는 제1 리드 신호 배선(LE1)의 개수보다 많을 수 있다. 또 다른 실시예에서, 제1 리드 신호 배선(LE1)은 연결 패드(CP)와 초음파 접합되지 않는 제1 더미 리드 신호 배선(미도시)를 포함할 수 있다. 이경우, 제1 리드 신호 배선(LE1)의 개수는 연결 패드(CP)의 개수보다 많을 수 있다.
연결 패드(CP)는 표시 패널(100)의 측면과 접하는 제1 연결 패드(CP1), 제1 회로 기판(300)과 접하는 제3 연결 패드(CP3) 및 제1 연결 패드(CP)와 제3 연결 패드(CP) 사이에 배치되는 제2 연결 패드(CP2)를 포함하는 적층 구조로 이루어질 수 있다. 제1 내지 제3 연결 패드(CP3)의 측면은 대체로 정렬될 수 있으나, 이에 제한되지 않고 후술하는 레이저 패터닝 공정 또는 초음파 본딩 공정에 의해 연결 패드(CP)의 적어도 일부가 용융되어 측면이 비정렬될 수도 있다.
제1 및 제2 연결 패드(CP1, CP2) 사이의 계면, 및 제2 및 제3 연결 패드(CP2, CP3) 사이의 계면은 평탄할 수 있다. 표시 패널(100)과 접하는 제1 연결 패드(CP1)의 제2 방향(DR2) 일측면은 평탄면을 포함할 수 있다. 제1 회로 기판(300)과 접하는 제3 연결 패드(CP3)의 제2 방향(DR2) 타측면은 비평탄면을 포함할 수 있다.
일 실시예에서, 제3 연결 패드(CP3)는 제1 및 제2 연결 패드(CP1, CP2)와 동일한 형상을 가질 수 있다. 이 경우, 제1 내지 제3 연결 패드(CP1, CP2, CP3)의 측면은 정렬될 수 있다. 다른 실시예에서, 제3 연결 패드(CP3)는 제2 연결 패드(CP2)의 제3 연결 패드(CP3)와 마주하는 일면과 제1 및 제2 연결 패드(CP1, CP2)의 측면을 덮을 수 있다. 제3 연결 패드(CP3)의 가장자리는 제1 및 제2 연결 패드(CP1, CP2)의 가장자리보다 외측에 배치될 수 있다. 이 경우, 연결 패드(CP)의 가장자리는 제3 연결 패드(CP3)의 가장자리에 의해 정의되고, 연결 패드(CP)의 폭 또한 제3 연결 패드(CP3)의 폭에 의해 정의될 수 있다.
표시 패널(100)의 측면의 패널 패드 영역(P_PA) 상에는 제1 연결 패드(CP1)가 배치될 수 있다. 제1 연결 패드(CP1)는 제2 연결 패드(CP2)와 표시 패널(100)의 측면 간의 접합력을 개선할 수 있다. 제1 연결 패드(CP1)는 몰리브덴(Mo), 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘 (Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 칼슘(Ca), 티타늄(Ti), 탄탈륨(Ta), 텅스텐(W), 구리(Cu) 가운데 선택된 하나 이상의 금속을 포함할 수 있다. 예를 들어, 제1 연결 패드(CP1)는 니켈(Ni), 크롬(Cr), 몰리브덴(Mo) 및 티타늄(Ti) 중 적어도 어느 하나를 포함하는 금속으로 이루어질 수 있으나, 이에 제한되는 것은 아니다.
제1 연결 패드(CP1) 상에는 제2 연결 패드(CP2)가 배치될 수 있다. 제2 연결 패드(CP2)는 제1 내지 제3 연결 패드(CP1 내지 CP3) 중에서 가장 큰 전기전도성을 가져 표시 패널(100)의 패널 패드(PAD)와 제1 회로 기판(300)의 제1 리드 신호 배선(LE1)을 전기적으로 연결하는 주된 역할을 할 수 있다. 제2 연결 패드(CP2)는 제1 연결 패드(CP1)의 예시된 물질 중에서 선택될 수 있다. 예를 들어, 제2 연결 패드(CP2)는 구리(Cu)를 포함하는 금속으로 이루어질 수 있으나, 이에 제한되는 것은 아니다.
제2 연결 패드(CP2) 상에는 제3 연결 패드(CP3)가 배치될 수 있다. 제3 연결 패드(CP3)는 제2 연결 패드(CP2) 및 제1 회로 기판(300) 사이에 배치될 수 있다. 제3 연결 패드(CP3)는 제1 회로 기판(300)의 제1 리드 신호 배선(LE1)과 상응하는 형상을 가질 수 있다. 제3 연결 패드(CP3)는 초음파 본딩 공정 중에 초음파에 의해 부분적으로 용융되어 제1 회로 기판(300)을 표시 패널(100)을 측면에 접합시킬 수 있다. 따라서, 제3 연결 패드(CP3)는 초음파에 의해 부분적으로 용융되도록 낮은 융점을 갖는 저융점 금속을 포함할 수 있으나, 이에 제한되는 것은 아니다. 제3 연결 패드(CP3)가 포함하는 금속의 융점은 제1 및 제2 연결 패드(CP1, CP2)가 포함하는 금속의 융점보다 낮을 수 있다. 예를 들어, 제3 연결 패드(CP3)가 포함하는 금속의 융점은 270°C 이하일 수 있으나, 이에 제한되는 것은 아니다. 제3 연결 패드(CP3)는 인듐(In), 주석(Sn), 몰리브덴(Mo), 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘 (Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 칼슘(Ca), 티타늄(Ti), 탄탈륨(Ta), 텅스텐(W), 구리(Cu) 가운데 선택된 하나 이상의 금속을 포함할 수 있다. 예를 들어, 제3 연결 패드(CP3)는 인듐(In), 주석(Sn) 및 은(Ag) 중 적어도 어느 하나를 포함하는 금속으로 이루어질 수 있다.
제3 연결 패드(CP3) 상에는 제1 회로 기판(300)이 배치될 수 있다. 제3 연결 패드(CP3)와 접하는 제1 회로 기판(300)에는 제1 리드 신호 배선(LE1)이 배치될 수 있다. 제1 리드 신호 배선(LE1)은 베이스 필름(310) 상에 형성될 수 있다. 제1 리드 신호 배선(LE1)은 제1 신호 배선(L1)에 의해 구동 집적 회로(390)와 전기적으로 연결될 수 있다. 구동 집적 회로(390)는 제2 신호 배선(L2)에 의해 제2 리드 신호 배선(LE2)과 전기적으로 연결될 수 있다.
패널 패드 영역(P_PA) 상에 배치되는 패널 패드(PAD) 및 연결 패드(CP)는 각각 복수개일 수 있다. 패널 패드(PAD)는 제2 방향(DR2)으로 연장된 형상을 가지며, 제1 방향(DR1)을 따라 배열될 수 있다. 연결 패드(CP)는 표시 패널(100)의 측면 상에 배치될 수 있다. 연결 패드(CP)는 표시 패널(100)의 측면에 금속막을 형성한 후 패터닝되어 형성될 수 있다.
연결 패드(CP)는 제3 방향(DR3)으로 연장되는 형상을 가지며, 각 패널 패드(PAD)마다 일대일 대응되어 하나씩 배치될 수 있다. 따라서, 연결 패드(CP)의 개수는 패널 패드(PAD)의 개수와 동일할 수 있으나, 이에 제한되는 것은 아니다. 연결 패드(CP)는 각 패널 패드(PAD)의 제2 방향(DR2) 타측면을 커버하도록 배치될 수 있다. 연결 패드(CP)의 제1 방향(DR1)으로의 폭은 패널 패드(PAD)의 제1 방향(DR1)으로의 폭보다 크거나 같을 수 있다. 연결 패드(CP)의 제3 방향(DR3)으로의 폭은 패널 패드(PAD)의 제3 방향(DR3)으로의 폭보다 클 수 있다.
연결 패드(CP)의 제3 방향(DR3)으로의 폭은 표시 패널(100)의 제3 방향(DR3)으로의 폭보다 작을 수 있다. 표시 패널(100)의 측면과 접하는 연결 패드(CP)의 일면의 가장자리는 표시 패널(100)의 측면의 내부에 배치될 수 있다.
상술한 패널 패드(PAD) 및 연결 패드(CP)의 형상은 이에 제한되지 않고 다양한 형상을 가질 수 있음은 물론이다.
제1 회로 기판(300)의 제1 회로 영역(CA1)에 배치되는 제1 리드 신호 배선(LE1)은 복수개일 수 있다. 제1 리드 신호 배선(LE1)은 제1 회로 기판(300)을 표시 패널(100)의 패널 패드 영역(P_PA)에 부착할 때 실질적으로 본딩이 이뤄지는 부분일 수 있다. 구체적으로, 초음파에 의해 제3 연결 패드(CP3)와 접하는 제1 리드 신호 배선(LE1)의 일부와 제1 리드 신호 배선(LE1)과 접하는 제3 연결 패드(CP3)의 일부가 용융된 후 응고를 거치면서 본딩이 이뤄질 수 있다. 제1 리드 신호 배선(LE1)은 제3 방향(DR3)으로 연장된 형상을 가지며, 제1 방향(DR1)을 따라 배열될 수 있다. 제1 리드 신호 배선(LE1)의 형상은 상술한 연결 패드(CP)의 형상과 대체로 동일할 수 있으나, 이에 제한되지 않고, 연결 패드(CP)와 상이한 형상을 가질 수도 있다.
도 6은 도 5의 V-V' 선을 따라 자른 단면도이다. 도 7은 도 6의 Q 영역을 확대한 확대도이다. 도 8은 일 실시예에 따른 초음파 본딩 장치의 개략도이다.
도 6 내지 도 8을 참조하면, 연결 패드(CP)와 제1 리드 신호 배선(LE1)은 제2 방향(DR2)으로 중첩할 수 있다.
제1 회로 기판(300)은 표시 패널(100)의 패널 패드 영역(P_PA)에 초음파 장치(500)를 이용한 초음파 본딩을 통해 부착될 수 있다. 초음파 장치(500)는 진동 생성부(510), 진동 생성부(510)와 연결된 진동부(520), 진동부(520)의 진동폭을 증폭시키는 가압부(530), 진동부(520)와 연결된 진동 전달부(540)를 포함할 수 있다.
진동 생성부(510)는 전기적 에너지를 진동 에너지로 변환할 수 있다. 진동부(520)는 진동 생성부(510)에서 변환된 진동 에너지로 진동할 수 있다. 진동부(520)는 일정한 진동 방향을 갖고 소정의 진폭을 가지며 진동할 수 있다. 진동부(520)는 진동부(520)와 연결된 가압부(530)를 통해 상기 진동 방향과 나란한 방향으로 상기 진폭이 증폭될 수 있다. 진동 전달부(540)는 진동부(520)의 진동을 초음파 본딩 대상체에 전달할 수 있다. 지지부(550)는 진동부(520)의 상면과 하면을 고정하여 상기 진동으로 진동부(520) 및 진동 전달부(540)가 상하로 유동하는 것을 억제할 수 있다.
일 실시예에서, 초음파 장치(500)는 제1 회로 기판(300)의 제2 방향(DR2) 타측면과 접촉하며 제2 방향(DR2) 일측로 일정한 가압 상태를 유지하여 진동 전달부(540)가 제1 회로 기판(300)에 진동을 효율적으로 전달하도록 할 수 있다. 이 때, 초음파 장치(500)의 진동 전달부(540)는 하부에 배치된 제1 회로 기판(300)과 두께 방향으로 중첩하면서 초음파 본딩할 수 있다.
초음파 장치(500)는 소정의 진동 방향으로 진동하면서, 제1 리드 신호 배선(LE1)들을 상기 진동 방향으로 진동시킬 수 있다. 다만, 이 경우 연결 패드(CP)들은 각 제1 리드 신호 배선(LE1)을 통해 전달되는 진동으로 미미하게 상기 진동 방향으로 진동할 수 있으나, 그 진동하는 폭은 미미할 수 있다. 따라서 진동 전달부(540)의 상기 진동 방향으로의 진동폭은 실질적으로 각 제1 리드 신호 배선(LE1)들이 각 연결 패드(CP)들 상에서 상기 진동 방향으로 이동한 거리와 동일하다고 볼 수 있다. 일 실시예에서 상기 진동 방향은 제1 방향(DR1) 또는 제3 방향(DR3)일 수 있다. 즉, 상기 진동 방향은 제1 리드 신호 배선(LE1)과 각 연결 패드(CP)의 두께 방향과 수직한 방향일 수 있으나, 이에 제한되는 것은 아니다.
연결 패드(CP)의 일면 상에서 제1 회로 기판(300)을 초음파 진동시키면 연결 패드(CP)의 일면과 제1 리드 신호 배선(LE1)의 일면의 계면에서 소정의 마찰력이 발생하고, 이로 인해 마찰열이 발생할 수 있다. 구체적으로, 마찰열은 제3 연결 패드(CP3)의 일면 및 제3 연결 패드(CP3)의 일면과 접하는 제1 리드 신호 배선(LE1)의 일면 간의 계면에서 발생할 수 있다. 마찰열이 제3 연결 패드(CP3)와 제1 리드 신호 배선(LE1)을 이루는 물질을 녹일 정도로 충분하면, 제3 연결 패드(CP3)의 제1 리드 신호 배선(LE1)과 인접한 패드 용융 영역(CP3b)과 제1 리드 신호 배선(LE1)의 제3 연결 패드(CP3)와 인접한 리드 용융 영역(LE1b)은 용융될 수 있다. 즉, 제3 연결 패드(CP3)는 패드 비용융 영역(CP3a)과 패드 용융 영역(CP3b)을 포함할 수 있다. 또한, 제1 리드 신호 배선(LE1)은 리드 비용융 영역(LE1a)과 리드 용융 영역(LE1b)을 포함할 수 있다.
패드 비용융 영역(CP3a)은 제3 연결 패드(CP3)가 포함하는 물질 만을 포함하는 영역일 수 있다. 상기 리드 비용융 영역(LE1a)은 제1 리드 신호 배선(LE1)이 포함하는 물질 만을 포함하는 영역일 수 있다.
상기 패드 용융 영역(CP3b)과 상기 리드 용융 영역(LE1b)에서 제3 연결 패드(CP3)와 제1 리드 신호 배선(LE1)은 응고를 거치면서 결합될 수 있다.
제3 연결 패드(CP3)와 제1 리드 신호 배선(LE1)의 계면, 즉 패드 용융 영역(CP3b)과 상기 리드 용융 영역(LE1b)의 계면은 비평탄한 형상을 가질 수 있다.
상술한 바와 같이, 표시 패널(100) 측면의 패널 패드 영역(P_PA)과 제1 회로 기판(300) 간의 초음파 본딩은 제1 회로 기판(300)에서 제1 리드 신호 배선(LE1)과 이에 중첩하는 패널 패드 영역(P_PA)에 배치된 제3 연결 패드(CP3) 간에 이루어질 수 있다. 초음파 본딩을 하는 경우, 초음파 장치(500)는 제1 회로 기판(300)에 가압을 하면서 제1 회로 기판(300)을 일 방향을 따라 진동시킬 수 있다.
상술한 바와 같이, 일 실시예에서 제3 연결 패드(CP3)는 융점이 낮은 물질로 이루어질 수 있다. 따라서 제3 연결 패드(CP3)의 일부는 초음파 본딩 공정 또는 후술하는 레이저 패터닝 공정 중에 리플로(reflow)될 수 있다. 도 7에 도시된 바와 같이, 제3 연결 패드(CP3)는 초음파 본딩 공정의 초음파 또는 레이저 패터닝 공정의 레이저에 의해 리플로(reflow)되어 제1 및 제2 연결 패드(CP1, CP2)의 측면으로 일부 흘러내리고, 패널 패드 영역(P_PA) 상으로 일부 흘러내릴 수 있다. 연결 패드(CP)의 폭 및 이웃하는 연결 패드(CP) 간의 간격은 제3 연결 패드(CP3)가 리플로(reflow)되어 발생할 수 있는 쇼트 발생을 억제할 수 있도록 설정될 수 있다.
일 실시예에서, 제2 연결 패드(CP2)의 제1 방향(DR1)으로의 폭은 제1 거리(d1)로 정의되고, 일 제2 연결 패드(CP2)의 제1 방향(DR1) 일측 에지로부터 제1 방향(DR1) 일측으로 이웃하는 다른 제2 연결 패드(CP2)의 제1 방향(DR1) 타측 에지까지의 간격은 제2 거리(d2)(또는, 패드 스페이스)로 정의될 수 있다. 즉, 제2 거리(d2)는 제2 연결 패드(CP2) 간의 간격을 의미할 수 있다. 제1 거리(d1) 및 제2 거리(d2)(또는, 패드 스페이스)는 영역별로 균일한 값을 가질 수 있다.
제2 거리(d2)(또는, 패드 스페이스)는 제1 거리(d1)보다 작을 수 있다. 예를 들어, 제1 거리(d1)는 약 10um 내지 30um이거나, 또는 약 15um 내지 25um일 수 있으나, 이에 제한되는 것은 아니다. 제2 거리(d2)(또는, 패드 스페이스)는 약 3um 내지 9um이거나, 또는 약 4um 내지 8um일 수 있으나, 이에 제한되는 것은 아니다.
제1 연결 패드(CP1)의 두께로 정의되는 제1 두께(t1)는 약 100nm 이하이거나, 약 80nm 이하이거나, 약 50nm 이하일 수 있으나, 이에 제한되는 것은 아니다. 제2 연결 패드(CP2)의 두께로 정의되는 제2 두께(t2)는 약 100nm 내지 500nm이거나, 약 200nm 내지 400nm이거나, 또는 약 250nm 내지 350nm일 수 있으나, 이에 제한되는 것은 아니다.
제3 연결 패드(CP3)의 두께로 정의되는 제3 두께(t3)는 1um 이상인 것이 연결 패드(CP) 내 보이드(void)를 억제하여 표시 패널(100) 및 제1 회로 기판(300) 간의 초음파 접합 강도를 개선할 수 있고, 두께에 의한 박리 이슈를 최소화할 수 있으므로 바람직할 수 있다. 또한, 제3 두께(t3)는 1um 이상인 것이 제3 두께(t3)는 약 1um 이상이거나, 약 1.5um 이상이거나, 또는 약 2um 이상일 수 있으나, 이에 제한되는 것은 아니다. 제3 두께(t3)는 제3 연결 패드(CP3)의 리플로(reflow)에 의한 인접 연결 패드(CP) 간의 쇼트 발생을 최소화하기 위하여 제2 거리(d2)(또는, 패드 스페이스)의 절반보다 작거나 같은 것이 바람직할 수 있다. 그러나 연결 패드(CP)는 패터닝 얼라인 공차를 가질 수 있으며, 패터닝 얼라인 공차가 존재할 경우, 제3 두께(t3)는 제2 거리(d2)(또는, 패드 스페이스)에서 패터닝 얼라인 공차를 뺀 값의 절반보다 작거나 같을 수 있다. 예를 들어, 제2 거리(d2)(또는, 패드 스페이스)가 6um인 경우 제3 두께(t3)는 3um보다 작거나 같을 수 있다.
일 실시예에 따른 표시 장치(1)에 의하면, 제1 회로 기판(300)을 표시 패널(100)의 측면에 초음파 본딩 시, 연결 패드(CP) 간에 소정의 이격 거리를 확보하고 제3 연결 패드(CP3)에 저융점 금속을 사용함으로써 초음파 본딩의 신뢰성을 향상시킬 수 있다.
도 9는 일 실시예에 따른 표시 장치의 제조 방법을 나타낸 순서도이다. 도 10 내지 도 13은 도 9의 순서도에 따른 표시 장치의 제조 방법을 나타낸 개략도이다.
도 9 내지 도 13을 참조하면, 일 실시예에 따른 표시 장치의 제조 방법은 표시 패널을 준비하는 단계(S11), 표시 패널의 일측면을 연마하는 단계(S21), 표시 패널의 일측면에 연결 패드층을 성막하는 단계(S31), 연결 패드층을 레이저 패터닝하는 단계(S41) 및 표시 패널의 일측면에 제1 회로 기판을 초음파 본딩하는 단계(S51)를 포함할 수 있다.
도 9 내지 도 11을 참조하면, 일 실시예에 따른 표시 장치의 제조 방법은 표시 패널을 준비하는 단계(S11)를 포함할 수 있다. 표시 패널(100a)은 패널 패드(PAD)를 포함할 수 있다. 패널 패드(PAD)는 표시 영역(DA)에 배치되는 제1 부분(PAD1) 및 비표시 영역(NDA)에 배치되는 제2 부분(PAD2)을 포함할 수 있다.
표시 패널을 준비하는 단계(S11) 이후에는 표시 패널의 일측면을 연마하는 단계(S21)가 이루어질 수 있다. 표시 패널(100a)의 패널 패드(PAD)의 제2 부분(PAD2)이 배치되는 비표시 영역(NDA)의 일부는 연마에 의해 제거될 수 있다. 표시 패널(100a)의 연마는 연마 장치(미도시)를 이용한 기계적 연마를 통해 이루어질 수 있으나, 이에 제한되는 것은 아니다. 비표시 영역(NDA)의 일부가 제거된 표시 패널(100)은 패널 패드(PAD)의 제1 부분(PAD1)을 포함할 수 있다.
도 9 및 도 12를 참조하면, 표시 패널의 일측면을 연마하는 단계(S21) 이후에는 표시 패널의 일측면에 연결 패드층을 성막하는 단계(S31)가 이루어질 수 있다. 패널 패드(PAD)가 노출된 표시 패널(100)의 일측면에는 연결 패드층(CPL)이 성막될 수 있다. 연결 패드층(CPL)은 후술하는 레이저 패터닝 공정을 통해 제1 연결 패드(CP1)를 형성하는 제1 연결 패드층(CPL1), 제2 연결 패드(CP2)를 형성하는 제2 연결 패드층(CPL2) 및 제3 연결 패드(CP3)를 형성하는 제3 연결 패드층(CPL3)을 포함할 수 있다. 연결 패드층(CPL)을 성막하는 공정은 스퍼터(Sputter)를 이용한 스퍼터링(Sputtering)을 통해 이루어질 수 있으나, 이에 제한되지 않고, 기타 다른 방법으로 성막될 수 있다. 표시 패널(100)의 일측면에 연결 패드층(CPL)이 성막되는 순서는, 표시 패널(100)의 일측면 상에 제1 연결 패드층(CPL1)이 형성되고, 제1 연결 패드층(CPL1) 상에 제2 연결 패드층(CPL2)이 형성되고, 제2 연결 패드층(CPL2) 상에 제3 연결 패드층(CPL3)이 형성될 수 있다.
제1 연결 패드층(CPL1)의 두께(t1a)는 제1 연결 패드(CP1)의 제1 두께(t1)와 동일할 수 있다. 제2 연결 패드층(CPL2)의 두께(t2a)는 제2 연결 패드(CP2)의 제2 두께(t2)와 동일할 수 있다. 그러나, 제3 연결 패드층(CPL3)은 후속하는 레이저 패터닝 공정 또는 초음파 본딩 공정에 의해 일부 용융되어 측면으로 흐르며 제3 연결 패드(CP3)를 형성할 수 있다. 따라서, 제3 연결 패드층(CPL3)의 두께(t3a)는 제3 연결 패드(CP3)의 제3 두께(t3)보다 클 수 있으나, 이에 제한되지 않고 용융되는 양이 미미할 경우 동일할 수도 있다.
제1 연결 패드층(CPL1)의 두께(t1a)는 약 100nm 이하이거나, 약 80nm 이하이거나, 약 50nm 이하일 수 있으나, 이에 제한되는 것은 아니다. 제2 연결 패드층(CPL2)의 두께(t2a)는 약 100nm 내지 500nm이거나, 약 200nm 내지 400nm이거나, 또는 약 250nm 내지 350nm일 수 있으나, 이에 제한되는 것은 아니다. 제3 연결 패드층(CPL3)의 두께(t3a)는 약 1um 이상이거나, 약 1.5um 이상이거나, 또는 약 2um 이상일 수 있으나, 이에 제한되는 것은 아니다.
도 9 및 도 13을 참조하면, 표시 패널의 일측면에 연결 패드층을 성막하는 단계(S31) 이후에는 연결 패드층을 레이저 패터닝하는 단계(S41)가 이루어질 수 있다. 제1 내지 제3 연결 패드층(CPL1, CPL2, CPL3)은 레이저 패터닝 공정을 통해 각각 제1 내지 제3 연결 패드(CP1, CP2, CP3)를 형성할 수 있다. 레이저 패터닝 공정은 레이저 빔의 에너지를 열로 전환하여 사용하는 열적인 물질 가공의 한 방법으로서, 레이저 빔의 높은 에너지 밀도를 이용하여 가공물의 표면을 각인 또는 변색시켜서 원하는 패턴을 형성하는 패터닝 방법이다. 레이저 패터닝 공정은 가공물과 레이저 광원 사이에 마스크를 배치하여 마스크 아래 부분에만 패턴이 형성되도록 하는 마스크형 및 가공물의 마킹 위치에만 레이저 빔을 주사하여 원하는 형상의 패턴이 형성되도록 하는 스캔형으로 구분할 수 있다.
레이저 패터닝 공정을 거친 제2 연결 패드(CP2)는 각각 일정한 폭(제1 거리(d1))을 갖고, 이웃하는 제2 연결 패드(CP2) 간에는 일정한 이격 거리(제2 거리(d2)(또는, 패드 스페이스))를 가질 수 있다. 각각의 제2 연결 패드(CP2)의 폭인 제1 거리(d1)는 각 패널 패드(PAD)의 폭과 동일할 수 있으나, 이에 제한되는 것은 아니다.
도 6, 도 8 및 도 9를 참조하면, 연결 패드층을 레이저 패터닝하는 단계(S41) 이후에는 표시 패널의 일측면에 제1 회로 기판을 초음파 본딩하는 단계(S51)가 이루어질 수 있다. 초음파 본딩은 초음파 장치(500)를 이용하여 이루어질 수 있다. 구체적인 초음파 본딩 과정은 도 6 내지 도 8을 참조하여 상술하였는 바, 상세한 내용은 생략하기로 한다.
도 14는 다른 실시예에 따른 표시 장치의 패드 영역의 단면도이다.
도 14를 참조하면, 본 실시예에 따른 표시 장치(1_1)는 각 제2 연결 패드(CP2_1)의 폭(제1 거리(d1_1))이 패널 패드(PAD_1)의 폭(WP_1)과 동일할 수 있다. 즉, 각 연결 패드(CP_1)의 양측 에지는 각 패널 패드(PAD_1)의 양측 에지와 정렬될 수 있다. 각 제2 연결 패드(CP2_1)의 폭(제1 거리(d1_1)) 및 패널 패드(PAD_1)의 폭(WP_1)은 각각 제1 리드 신호 배선(LE1_1)의 폭(WL_1)보다 작을 수 있다.
이 경우에도, 제3 연결 패드(CP3_1)의 두께로 정의되는 제3 두께(t3_1)는 1um 이상인 것이 연결 패드(CP_1) 내 보이드(void)를 억제하여 표시 패널(100_1) 및 제1 회로 기판(300_1) 간의 초음파 접합 강도를 개선하는 데에 바람직할 수 있다. 제3 두께(t3_1)는 약 1um 이상이거나, 약 1.5um 이상이거나, 또는 약 2um 이상일 수 있으나, 이에 제한되는 것은 아니다. 제3 두께(t3_1)는 일 제2 연결 패드(CP2_1)의 제1 방향(DR1) 일측 에지로부터 제1 방향(DR1) 일측으로 이웃하는 다른 제2 연결 패드(CP2_1)의 제1 방향(DR1) 타측 에지까지의 간격으로 정의되는 제2 거리(d2_1)(또는, 패드 스페이스)의 절반보다 작거나 같을 수 있다. 그러나 제2 연결 패드(CP2_1)는 패터닝 얼라인 공차를 가질 수 있으며, 제2 연결 패드(CP2_1)의 패터닝 얼라인 공차가 존재할 경우, 제3 두께(t3_1)는 제2 거리(d2_1)(또는, 패드 스페이스)에서 패터닝 얼라인 공차를 뺀 값의 절반보다 작거나 같을 수 있다.
일 실시예에 따른 표시 장치(1_1)에 의하면, 제1 회로 기판(300_1)을 표시 패널(100_1)의 측면에 초음파 본딩 시, 연결 패드(CP_1) 간에 소정의 이격 거리를 확보하고 제3 연결 패드(CP3_1)에 저융점 금속을 사용함으로써 초음파 본딩의 신뢰성을 향상시킬 수 있다.
다른 사항에 대하여는 도 1 내지 도 8을 참조하여 상술한 바와 동일 또는 유사하므로 이에 대한 추가적인 상세한 설명은 생략한다.
도 15는 또 다른 실시예에 따른 표시 장치의 패드 영역의 단면도이다.
도 15를 참조하면, 본 실시예에 따른 표시 장치(1_2)는 각 제2 연결 패드(CP2_2)의 폭(제1 거리(d1_2))이 패널 패드(PAD_2)의 폭(WP_2)보다 크고, 제1 리드 신호 배선(LE1_2)의 폭(WL_2)보다 작을 수 있다. 각 연결 패드(CP_2)의 양측 에지는 제1 리드 신호 배선(LE1_2)의 양측 에지의 내측에 배치되고, 패널 패드(PAD_2)의 양측 에지의 외측에 배치될 수 있다.
이 경우에도, 제3 연결 패드(CP3_2)의 두께로 정의되는 제3 두께(t3_2)는 1um 이상인 것이 연결 패드(CP_2) 내 보이드(void)를 억제하여 표시 패널(100_2) 및 제1 회로 기판(300_2) 간의 초음파 접합 강도를 개선하는 데에 바람직할 수 있다. 제3 두께(t3_2)는 약 1um 이상이거나, 약 1.5um 이상이거나, 또는 약 2um 이상일 수 있으나, 이에 제한되는 것은 아니다. 제3 두께(t3_2)는 일 제2 연결 패드(CP2_2)의 제1 방향(DR1) 일측 에지로부터 제1 방향(DR1) 일측으로 이웃하는 다른 제2 연결 패드(CP2_2)의 제1 방향(DR1) 타측 에지까지의 간격으로 정의되는 제2 거리(d2_2)(또는, 패드 스페이스)의 절반보다 작거나 같을 수 있다. 그러나 제2 연결 패드(CP2_2)는 패터닝 얼라인 공차를 가질 수 있으며, 제2 연결 패드(CP2_2)의 패터닝 얼라인 공차가 존재할 경우, 제3 두께(t3_2)는 제2 거리(d2_2)(또는, 패드 스페이스)에서 패터닝 얼라인 공차를 뺀 값의 절반보다 작거나 같을 수 있다.
일 실시예에 따른 표시 장치(1_2)에 의하면, 제1 회로 기판(300_2)을 표시 패널(100_2)의 측면에 초음파 본딩 시, 연결 패드(CP_2) 간에 소정의 이격 거리를 확보하고 제3 연결 패드(CP3_2)에 저융점 금속을 사용함으로써 초음파 본딩의 신뢰성을 향상시킬 수 있다.
도 16은 또 다른 실시예에 따른 표시 장치의 패드 영역의 단면도이다.
도 16을 참조하면, 본 실시예에 따른 표시 장치(1_3)는 일 패널 패드(PAD_3) 및 이와 결합되는 제1 리드 신호 배선(LE1_3) 사이에는 제3 거리(d3_3)만큼 분리된 복수개의 연결 패드(CP_3)가 배치될 수 있다. 본 실시예에는 일 패널 패드(PAD_3) 및 이와 결합되는 제1 리드 신호 배선(LE1_3) 사이에 두 개의 연결 패드(CP_3)가 배치되는 것을 예시하였으나, 이에 제한되지 않고 더 많은 개수의 연결 패드(CP_3)가 배치될 수도 있다. 일 제2 연결 패드(CP2_3)의 폭은 제1 거리(d1_3)로 정의될 수 있다. 패널 패드(PAD_3) 및 이와 결합되는 제1 리드 신호 배선(LE1_3)으로 구성되는 일 그룹에 배치되는 제2 연결 패드(CP2_3)의 일측 에지 및 이와 일측 방향으로 인접하는 다른 그룹에 배치되는 제2 연결 패드(CP2_3)의 타측 에지 간의 간격은 제2 거리(d2_3)(또는, 패드 스페이스)로 정의될 수 있다.
이 경우에도, 제3 연결 패드(CP3_3)의 두께로 정의되는 제3 두께(t3_3)는 1um 이상인 것이 연결 패드(CP_3) 내 보이드(void)를 억제하여 표시 패널(100_3) 및 제1 회로 기판(300_3) 간의 초음파 접합 강도를 개선하는 데에 바람직할 수 있다. 제3 두께(t3_3)는 약 1um 이상이거나, 약 1.5um 이상이거나, 또는 약 2um 이상일 수 있으나, 이에 제한되는 것은 아니다. 제3 두께(t3_3)는 일 제2 연결 패드(CP2_3)의 제1 방향(DR1) 일측 에지로부터 제1 방향(DR1) 일측으로 이웃하는 다른 제2 연결 패드(CP2_3)의 제1 방향(DR1) 타측 에지까지의 간격으로 정의되는 제2 거리(d2_3)(또는, 패드 스페이스)의 절반보다 작거나 같을 수 있다. 그러나 연결 패드(CP_3)의 패터닝 얼라인 공차가 존재할 경우, 제3 두께(t3_3)는 제2 거리(d2_3)(또는, 패드 스페이스)에서 패터닝 얼라인 공차를 뺀 값의 절반보다 작거나 같을 수 있다. 제3 거리(d3_3)는 일 그룹의 패널 패드(PAD_3)와 제1 리드 신호 배선(LE1_3)을 연결하는 연결 패드(CP_3) 간의 간격이므로 제2 거리(d2_3)(또는, 패드 스페이스)보다 작은 값을 가질 수 있다.
일 실시예에 따른 표시 장치(1_3)에 의하면, 제1 회로 기판(300_3)을 표시 패널(100_3)의 측면에 초음파 본딩 시, 연결 패드(CP_3) 간에 소정의 이격 거리를 확보하고 제3 연결 패드(CP3_3)에 저융점 금속을 사용함으로써 초음파 본딩의 신뢰성을 향상시킬 수 있다.
이상에서 본 발명의 실시예를 중심으로 본 발명을 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야에서 통상의 지식을 가진 자라면 본 발명의 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 본 발명의 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
1: 표시 장치
100: 표시 패널
200: 봉지 기판
300: 제1 회로 기판
400: 제2 회로 기판
500: 초음파 장치
PAD: 패널 패드
LE1: 제1 리드 신호 배선
LE2: 제2 리드 신호 배선
CP: 연결 패드

Claims (18)

  1. 표시면의 일측면에 노출된 복수의 패널 패드를 포함하는 표시 패널;
    상기 표시 패널의 일측면 상에 배치되고, 상기 각 패널 패드와 연결된 복수의 연결 패드; 및
    상기 표시 패널의 일측면 상에 부착된 회로 기판으로서, 상기 각 연결 패드에 직접 접합된 복수의 리드 신호 배선을 포함하는 회로 기판을 포함하되,
    상기 연결 패드는 제1 연결 패드, 상기 제1 연결 패드 상에 배치된 제2 연결 패드, 상기 제2 연결 패드 상에 배치된 제3 연결 패드를 포함하되, 상기 제1 연결 패드는 상기 각 패널 패드와 접촉하고, 상기 제3 연결 패드는 상기 리드 신호 배선에 직접 접합되는 표시 장치.
  2. 제1 항에 있어서,
    상기 연결 패드와 상기 리드 신호 배선은 초음파 접합되는 표시 장치.
  3. 제2 항에 있어서,
    상기 연결 패드 및 상기 리드 신호 배선 간의 계면은 비평탄한 형상을 갖는 표시 장치.
  4. 제1 항에 있어서,
    상기 제3 연결 패드는 상기 제2 연결 패드 및 상기 제1 연결 패드보다 낮은 융점을 갖는 표시 장치.
  5. 제4 항에 있어서,
    상기 제3 연결 패드의 융점은 270℃ 이하인 표시 장치.
  6. 제1 항에 있어서,
    상기 제3 연결 패드의 두께는 1um 보다 크거나 같고, 이웃하는 상기 제2 연결 패드들 간 간격의 절반보다 작거나 같은 표시 장치.
  7. 제1 항에 있어서,
    상기 표시 패널은 기판을 포함하고, 상기 패널 패드의 단부는 상기 기판의 일측면에 정렬되는 표시 장치.
  8. 제7 항에 있어서,
    상기 연결 패드는 상기 기판의 일측면으로부터 외측으로 돌출되는 표시 장치.
  9. 표시 영역, 및 상기 표시 영역을 둘러싸는 비표시 영역을 포함하는 표시 장치로서,
    상기 비표시 영역의 일측면 상에 배치되는 패드 영역을 포함하는 표시 패널;
    상기 패드 영역에 부착되는 연결 패드; 및
    상기 연결 패드에 부착되는 회로 기판을 포함하되,
    상기 표시 패널은 상기 패드 영역에 노출된 적어도 하나의 패널 패드를 포함하고,
    상기 연결 패드는 상기 패널 패드와 접속되고,
    상기 회로 기판은 상기 연결 패드와 직접 접합되는 리드 신호 배선을 포함하되,
    상기 연결 패드는 제1 연결 패드, 상기 제1 연결 패드 상에 배치된 제2 연결 패드, 상기 제2 연결 패드 상에 배치된 제3 연결 패드를 포함하되, 상기 제1 연결 패드는 상기 각 패널 패드와 접촉하고, 상기 제3 연결 패드는 상기 리드 신호 배선에 직접 접합되는 표시 장치.
  10. 제9 항에 있어서,
    상기 연결 패드와 상기 리드 신호 배선은 초음파 접합되는 표시 장치.
  11. 제10 항에 있어서,
    상기 연결 패드 및 상기 리드 신호 배선 간의 계면은 비평탄한 형상을 갖는 표시 장치.
  12. 제9 항에 있어서,
    상기 연결 패드는 NiCr/Cu/InSnAg, Ti/Cu/InSnAg, MoTi/Cu/InSnAg 중에서 선택된 제1 물질을 포함하는 표시 장치.
  13. 제12 항에 있어서,
    상기 리드 신호 배선은 Sn을 포함하는 제2 물질을 포함하는 표시 장치.
  14. 제13 항에 있어서,
    상기 연결 패드 및 상기 리드 신호 배선 사이에 상기 제1 물질과 상기 제2 물질이 섞인 영역을 포함하는 표시 장치.
  15. 제9 항에 있어서,
    상기 제3 연결 패드는 상기 제2 연결 패드 및 상기 제1 연결 패드보다 낮은 융점을 갖는 표시 장치.
  16. 제9 항에 있어서,
    상기 제3 연결 패드의 두께는 1um 보다 크거나 같고, 이웃하는 상기 제2 연결 패드들 간 간격의 절반보다 작거나 같은 표시 장치.
  17. 제9 항에 있어서,
    상기 표시 패널은,
    기판;
    상기 기판 상의 제1 도전층;
    상기 제1 도전층 상의 제1 절연층;
    상기 제1 절연층 상의 제2 도전층;
    상기 제2 도전층 상의 제2 절연층; 및
    상기 제2 절연층 상의 제3 도전층을 포함하되,
    상기 패널 패드는 상기 제3 도전층에 포함되는 표시 장치.
  18. 제17 항에 있어서,
    상기 연결 패드는 상기 기판의 일측면으로부터 외측으로 돌출되는 표시 장치.
KR1020200022761A 2020-02-25 2020-02-25 표시 장치 KR20210108526A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020200022761A KR20210108526A (ko) 2020-02-25 2020-02-25 표시 장치
US17/060,771 US11557641B2 (en) 2020-02-25 2020-10-01 Display device
EP21156168.3A EP3873181A1 (en) 2020-02-25 2021-02-10 Display device
CN202110203516.6A CN113314544A (zh) 2020-02-25 2021-02-24 显示设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200022761A KR20210108526A (ko) 2020-02-25 2020-02-25 표시 장치

Publications (1)

Publication Number Publication Date
KR20210108526A true KR20210108526A (ko) 2021-09-03

Family

ID=74586831

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200022761A KR20210108526A (ko) 2020-02-25 2020-02-25 표시 장치

Country Status (4)

Country Link
US (1) US11557641B2 (ko)
EP (1) EP3873181A1 (ko)
KR (1) KR20210108526A (ko)
CN (1) CN113314544A (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200116577A (ko) * 2019-04-01 2020-10-13 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
CN115394212B (zh) * 2022-08-29 2023-07-25 武汉华星光电半导体显示技术有限公司 显示面板及拼接显示屏

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101614900B1 (ko) * 2009-10-27 2016-04-25 삼성디스플레이 주식회사 표시 패널
KR101947165B1 (ko) * 2012-10-16 2019-02-13 삼성디스플레이 주식회사 유기 발광 표시 장치와 이의 제조 방법 및 회로 필름의 회전 장치
KR102025835B1 (ko) * 2012-11-26 2019-11-27 삼성디스플레이 주식회사 표시 장치 및 유기 발광 표시 장치
KR101975865B1 (ko) * 2012-12-04 2019-05-08 삼성디스플레이 주식회사 표시 장치
KR20170080282A (ko) 2015-12-31 2017-07-10 엘지디스플레이 주식회사 표시장치
KR20170120478A (ko) 2016-04-20 2017-10-31 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 제조 방법
KR102626385B1 (ko) 2016-06-08 2024-01-19 삼성디스플레이 주식회사 표시장치 및 이의 제조방법
KR20180024099A (ko) 2016-08-26 2018-03-08 삼성디스플레이 주식회사 접합 조립체 및 이를 포함하는 표시 장치
KR20180070774A (ko) 2016-12-16 2018-06-27 삼성디스플레이 주식회사 기판, 전자 장치 및 이를 구비하는 표시 장치
TWI621900B (zh) 2017-04-28 2018-04-21 友達光電股份有限公司 顯示裝置與其製作方法
KR102508326B1 (ko) 2017-12-13 2023-03-09 삼성디스플레이 주식회사 표시장치
KR102495057B1 (ko) 2017-12-27 2023-02-03 삼성디스플레이 주식회사 표시 장치
KR102652452B1 (ko) 2018-06-29 2024-03-29 삼성디스플레이 주식회사 표시장치 및 이의 제조 방법
KR102603403B1 (ko) 2018-08-09 2023-11-17 삼성디스플레이 주식회사 표시 장치

Also Published As

Publication number Publication date
EP3873181A1 (en) 2021-09-01
CN113314544A (zh) 2021-08-27
US11557641B2 (en) 2023-01-17
US20210265446A1 (en) 2021-08-26

Similar Documents

Publication Publication Date Title
US11791253B2 (en) Display device
KR102603403B1 (ko) 표시 장치
US20070290302A1 (en) IC chip package, and image display apparatus using same
KR102446203B1 (ko) 구동칩 및 이를 포함하는 표시 장치
KR20200102622A (ko) 표시 장치
EP3873181A1 (en) Display device
JP2005251910A (ja) 回路基板とその製造方法、電気光学装置、電子機器
US11793040B2 (en) Display device
KR20200091060A (ko) 표시 장치
KR20200110490A (ko) 표시 장치
CN112771675A (zh) 显示装置
KR20210027704A (ko) 표시 장치
US20220278088A1 (en) Display device and method for manufacturing display device
KR20210025167A (ko) 표시 장치
KR20200130550A (ko) 표시 장치 및 표시 장치의 제조 방법
KR20220023893A (ko) 표시 장치 및 이의 제조 방법
JP4067502B2 (ja) 半導体装置、半導体装置の実装構造およびそれを備える電子機器ならびに表示装置
KR20200107013A (ko) 표시 장치의 제조 장치 및 표시 장치의 제조 방법
JP2011233624A (ja) 半導体素子及び該半導体素子を備える電子機器
JP5358923B2 (ja) 電子部品の実装構造
JP3979368B2 (ja) 半導体装置、回路基板および電気光学装置
JPH09305121A (ja) 回路接続構造、この回路接続構造を有する表示装置及びｔｃｐ構造体
KR20220046045A (ko) 표시 장치, 표시 장치의 제조 장치 및 표시 장치의 제조 방법
JP2005244017A (ja) 回路基板、電気光学装置、電子機器
JPH11340279A (ja) 集積回路の接続端子および配線基板と集積回路との接続構造