KR20200102622A - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
KR20200102622A
KR20200102622A KR1020190020781A KR20190020781A KR20200102622A KR 20200102622 A KR20200102622 A KR 20200102622A KR 1020190020781 A KR1020190020781 A KR 1020190020781A KR 20190020781 A KR20190020781 A KR 20190020781A KR 20200102622 A KR20200102622 A KR 20200102622A
Authority
KR
South Korea
Prior art keywords
pad
wiring
protrusion
area
disposed
Prior art date
Application number
KR1020190020781A
Other languages
English (en)
Inventor
노명훈
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020190020781A priority Critical patent/KR20200102622A/ko
Priority to US16/735,100 priority patent/US11137649B2/en
Priority to CN202010093711.3A priority patent/CN111599837A/zh
Publication of KR20200102622A publication Critical patent/KR20200102622A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13452—Conductors connecting driver circuitry and terminals of panels
    • H01L27/32—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13458—Terminal pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L51/52—
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/147—Structural association of two or more printed circuits at least one of the printed circuits being bent or folded, e.g. by using a flexible printed circuit
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H01L2224/81132—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors using marks formed outside the semiconductor or solid-state body, i.e. "off-chip"
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0266—Marks, test patterns or identification means
    • H05K1/0269—Marks, test patterns or identification means for visual or optical inspection
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/189—Printed circuits structurally associated with non-printed electric components characterised by the use of a flexible or folded printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09954—More mounting possibilities, e.g. on same place of PCB, or by using different sets of edge pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10128—Display
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/049—Wire bonding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/16—Inspection; Monitoring; Aligning
    • H05K2203/166—Alignment or registration; Control of registration
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

표시 장치가 제공된다. 일 실시예에 따른 표시 장치는 표시 영역 및 상기 표시 영역 주변에 배치된 패드 영역을 포함하는 표시 기판; 및상기 표시 기판의 상기 패드 영역에 배치된 적어도 하나의 배선 패드를 포함하는 표시 패널을 포함하되, 상기 배선 패드는 제1 방향으로 연장되는 메인 패드부, 상기 메인 패드부로부터 상기 제1 방향에 교차하는 제2 방향의 일측으로 돌출된 제1 돌출부, 및 상기 메인 패드부로부터 상기 제2 방향의 타측으로 돌출된 제2 돌출부를 포함하고, 상기 제1 돌출부는 상기 제2 돌출부에 비해 상기 표시 영역에 더 가깝게 위치하는 표시 장치.

Description

표시 장치{DISPCAY DEVICE}
본 발명은 표시 장치에 관한 것이다.
표시 장치는 데이터를 시각적으로 표시하는 장치이다. 이러한 표시 장치는 표시 영역과 비표시 영역으로 구획된 기판을 포함한다. 상기 표시 영역에서 상기 기판 상에는 복수의 화소가 배치되며, 상기 비표시 영역에서 상기 기판 상에는 복수의 패드(pad) 등이 배치된다. 상기 복수의 패드에는 구동 회로 등이 장착된 가요성 필름(COF Film) 등이 결합되어 상기 화소에 구동 신호를 전달한다.
상기 가요성 필름은 상기 복수의 패드와 결합되는 복수의 리드들을 포함하고, 각 리드는 서로 분리된 패드에 본딩될 수 있다. 상기 본딩은 초음파 본딩 공정으로 이루어질 수 있다.
다만, 각 표시 장치 제조 공정 중 상기 본딩 공정에서 상기 리드와 상기 패드 간 얼라인 미스(Align miss)의 정도가 상이하면 제조된 표시 장치마다 상기 리드와 상기 패드 간의 전체적인 접합 면적이 상이하여 가요성 필름 본딩 불량, 접합부의 저항 불균일 등이 발생할 수 있다.
본 발명이 해결하고자 하는 과제는 각 표시 장치의 제조 공정마다 리드 배선과 패널 패드 간 접합 면적이 균일한 표시 장치를 제공하는데 있다.
본 발명의 과제들은 이상에서 언급한 기술적 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 과제를 해결하기 위한 일 실시예에 따른 표시 장치는 표시 영역 및 상기 표시 영역 주변에 배치된 패드 영역을 포함하는 표시 기판; 및 상기 표시 기판의 상기 패드 영역에 배치된 적어도 하나의 배선 패드를 포함하는 표시 패널을 포함하되, 상기 배선 패드는 제1 방향으로 연장되는 메인 패드부, 상기 메인 패드부로부터 상기 제1 방향에 교차하는 제2 방향의 일측으로 돌출된 제1 돌출부, 및 상기 메인 패드부로부터 상기 제2 방향의 타측으로 돌출된 제2 돌출부를 포함하고, 상기 제1 돌출부는 상기 제2 돌출부에 비해 상기 표시 영역에 더 가깝게 위치한다.
상기 제1 방향은 상기 표시 영역으로부터 상기 배선 패드가 배치되는 상기 패드 영역의 단부를 향하는 방향이고, 상기 제2 방향의 상기 타측은 상기 제2 방향의 상기 일측의 반대 방향일 수 있다.
상기 배선 패드는 상기 메인 패드부로부터 상기 제2 방향의 상기 일측으로 돌출된 제3 돌출부, 상기 제2 방향의 상기 타측으로 돌출된 제4 돌출부를 더 포함할 수 있다.
상기 제3 돌출부는 상기 제4 돌출부와 상기 제2 돌출부 사이에 배치되고, 상기 제3 돌출부는 상기 제4 돌출부에 비해 상기 표시 영역에 더 가깝게 위치할 수 있다.
상기 제2 돌출부는 상기 제3 돌출부와 상기 제4 돌출부 사이에 배치되고, 상기 제3 돌출부는 상기 제4 돌출부에 비해 상기 표시 영역에 더 가깝게 위치할 수 있다.
상기 배선 패드는 상기 메인 패드부로부터 상기 제2 방향의 상기 타측으로 돌출된 제3 돌출부를 더 포함하되, 상기 제1 돌출부의 넓이는 상기 제2 돌출부의 넓이 및 상기 제3 돌출부의 넓이와 동일할 수 있다.
상기 메인 패드부는 상기 제1 돌출부의 상기 제2 방향의 타측에 배치된 제1 서브 메인 패드부, 및 상기 제2 돌출부의 상기 제2 방향의 일측에 배치되고 상기 제1 서브 메인 패드부와 상기 제1 방향을 따라 이격 배치된 제2 서브 메인 패드부를 포함할 수 있다.
상기 제1 패드 돌출부와 상기 제2 패드 돌출부는 넓이 및 형상이 서로 동일할 수 있다.
상기 표시 기판의 상기 패드 영역 상에 부착되고, 상기 배선 패드와 접속되는 리드 배선을 포함하는 인쇄 회로 기판을 더 포함할 수 있다.
상기 리드 배선은 상기 배선 패드의 상기 메인 패드부와 두께 방향으로 중첩하고, 상기 제1 돌출부 및/또는 상기 제2 돌출부와 두께 방향으로 적어도 일부가 중첩할 수 있다.
상기 리드 배선은 상기 배선 패드와 직접 접속할 수 있다.
상기 리드 배선은 상기 배선 패드와 초음파 접합될 수 있다.
상기 배선 패드는 상기 표시 영역을 지나는 신호 배선과 두께 방향으로 중첩하고 전기적으로 연결되고, 상기 신호 배선은 게이트 신호 배선일 수 있다.
상기 패드 영역의 상기 신호 배선과 상기 배선 패드 사이에 배치되되 상기 신호 배선의 적어도 일부를 노출하는 복수의 컨택홀을 포함하는 패드 절연막을 더 포함하되, 상기 배선 패드는 상기 컨택홀을 통해 상기 신호 배선과 전기적으로 연결될 수 있다.
상기 적어도 하나의 배선 패드는 복수개이고, 상기 복수의 배선 패드는 상기 제1 방향을 따라 배열되고 상기 복수의 배선 패드는 상기 신호 배선을 통해 상기 표시 영역의 전원 전압 라인과 전기적으로 연결된 전원 배선 패드 및 상기 배선 패드는 상기 신호 배선을 통해 상기 표시 영역의 데이터 라인과 전기적으로 연결된 데이터 배선 패드를 포함할 수 있다.
상기 배선 패드 배열의 상기 제1 방향 일측에 배치되고 내부에 얼라인 홀을 포함하는 패널 얼라인 마크를 포함할 수 있다.
상기 인쇄 회로 기판은 상기 패널 얼라인 마크와 초음파 접합되고 평면상 내부에 회로 얼라인 홀을 포함하는 회로 얼라인 마크를 더 포함할 수 있다.
상기 과제를 해결하기 위한 다른 실시예에 따른 표시 장치는 박막 트랜지스터를 포함하는 표시 영역 및 상기 표시 영역 주변에 배치된 패드 영역을 포함하는 표시 장치로서, 기판; 상기 기판 상의 제1 도전층; 상기 제1 도전층 상의 제1 절연층; 상기 제1 절연층 상의 제2 도전층; 상기 제2 도전층 상의 제2 절연층; 및 상기 제2 절연층 상의 제3 도전층을 포함하고, 상기 제1 도전층은 상기 표시 영역의 상기 박막 트랜지스터의 게이트 전극 및 상기 패드 영역에 배치된 게이트 신호 배선을 포함하고, 상기 제2 도전층은 상기 표시 영역의 상기 박막 트랜지스터의 소스/드레인 전극 및 상기 패드 영역에 배치된 복수의 배선 패드를 포함하되, 상기 각 배선 패드는 상기 게이트 신호 배선과 두께 방향으로 중첩 배치되어 서로 전기적으로 연결되고,상기 배선 패드는 제1 방향으로 연장되는 메인 패드부, 상기 메인 패드부로부터 상기 제1 방향에 교차하는 제2 방향의 일측으로 돌출된 제1 돌출부, 및 상기 메인 패드부로부터 상기 제2 방향의 타측으로 돌출된 제2 돌출부를 포함하고, 상기 제1 돌출부는 상기 제2 돌출부에 비해 상기 표시 영역에 더 가깝게 위치한다.
상기 제1 방향은 상기 표시 영역으로부터 상기 배선 패드가 배치되는 상기 패드 영역의 단부를 향하는 방향이고, 상기 제2 방향의 상기 타측은 상기 제2 방향의 상기 일측의 반대 방향일 수 있다.
상기 표시 기판의 상기 패드 영역 상에 부착되고, 상기 배선 패드와 접속되는 리드 배선을 포함하는 인쇄 회로 기판을 더 포함하고, 상기 리드 배선은 상기 배선 패드의 상기 메인 패드부와 두께 방향으로 중첩하고, 상기 제1 돌출부 및/또는 상기 제2 돌출부와 두께 방향으로 적어도 일부가 중첩할 수 있다.
기타 실시예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
본 발명의 실시예들에 의하면 각 표시 장치의 제조 공정마다 리드 배선과 패널 패드 간 접합 면적이 균일한 표시 장치를 제공할 수 있다.
본 발명에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며, 더욱 다양한 효과들이 본 명세서 내에 포함되어 있다.
도 1은 일 실시예에 따른 표시 장치의 평면 배치도이다.
도 2는 도 1의 표시 장치의 단면도이다.
도 3은 표시 장치의 패드 영역의 평면 배치도이다.
도 4는 인쇄 회로 기판의 부분 평면 배치도이다.
도 5는 정얼라인(정렬 오차, α=0%)인 경우 패드 영역 및 패드 영역에 부착된 인쇄 회로 기판의 개략적인 평면 배치도이다.
도 6은 도 5의 A 영역을 확대한 도면이다.
도 7는 도 6의 Ⅶ-Ⅶ'을 따라 자른 단면도이다.
도 8은 도 6의 Ⅷ-Ⅷ'을 따라 자른 단면도이다.
도 9는 얼라인 미스(정렬 오차, α(α<0))가 발생한 경우 패드 영역 및 패드 영역에 부착된 인쇄 회로 기판의 개략적인 평면 배치도이다.
도 10은 도 9의 B 영역을 확대한 도면이다.
도 11은 도 10의 XI- XI'을 따라 자른 단면도이다.
도 12는 도 10의 XII- XII'을 따라 자른 단면도이다.
도 13은 얼라인 미스(정렬 오차, α(α>0))가 발생한 경우 패드 영역 및 패드 영역에 부착된 인쇄 회로 기판의 개략적인 평면 배치도이다.
도 14는 도 13의 C 영역을 확대한 도면이다.
도 15는 도 14의 XV- XV'을 따라 자른 단면도이다.
도 16(a) 내지 도 16(c)는 다른 실시예에 따른 표시 장치의 패드 영역의 확대된 평면 배치도이다.
도 17은 또 다른 실시예에 따른 표시 장치의 패드 영역의 확대된 평면 배치도이다.
도 18은 또 다른 실시예에 따른 표시 장치의 패드 영역의 확대된 평면 배치도이다.
도 19는 또 다른 실시예에 따른 표시 장치의 패드 영역의 확대된 평면 배치도이다.
도 20은 또 다른 실시예에 따른 표시 장치의 패드 영역의 확대된 평면 배치도이다.
도 21은 또 다른 실시예에 따른 표시 장치의 패드 영역의 확대된 평면 배치도이다.
도 22는 또 다른 실시예에 따른 표시 장치의 패드 영역의 확대된 평면 배치도이다.
도 23은 다른 실시예에 따른 인쇄 회로 기판의 부분 평면 배치도이다.
도 24는 다른 실시예에 따른 표시 장치의 평면 배치도이다.
도 25는 다른 실시예에 따른 표시 장치의 단면도이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 다른 형태로 구현될 수도 있다. 즉, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
소자(elements) 또는 층이 다른 소자 또는 층의 "위(on)" 또는 "상(on)"으로 지칭되는 것은 다른 소자 또는 층의 바로 위 뿐만 아니라 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다. 반면, 소자가 "직접 위(directly on)" 또는 "바로 위"로 지칭되는 것은 중간에 다른 소자 또는 층을 개재하지 않은 것을 나타낸다.
명세서 전체를 통하여 동일하거나 유사한 부분에 대해서는 동일한 도면 부호를 사용한다.
이하, 도면을 참조하여 본 발명의 실시예들에 대하여 설명한다.
도 1은 일 실시예에 따른 표시 장치의 평면 배치도이고, 도 2는 도 1의 표시 장치의 단면도이고, 도 3은 표시 장치의 패드 영역의 평면 배치도이고, 도 4는 인쇄 회로 기판의 부분 평면 배치도이다. 도 2는 도 1의 일 화소 영역 및 패널 패드 영역(P_PA)의 단면 형상을 보여준다.
표시 장치(1)는 동영상이나 정지영상을 표시하는 장치로서, 표시 장치는 모바일 폰, 스마트 폰, 태블릿 PC(Personal Computer), 및 스마트 워치, 워치 폰, 이동 통신 단말기, 전자 수첩, 전자 책, PMP(Portable Multimedia PCAyer), 네비게이션, UMPC(Ultra Mobile PC) 등과 같은 휴대용 전자 기기 뿐만 아니라 텔레비전, 노트북, 모니터, 광고판, 사물 인터넷 등의 다양한 제품의 표시 화면으로 사용될 수 있다.
도 1 내지 도 4를 참조하면, 표시 장치(1)는 화상을 표시하는 표시 패널(100), 표시 패널(100)에 연결되는 인쇄 회로 기판(300) 및 인쇄 회로 기판(300)에 연결된 메인 회로 보드(500)를 포함할 수 있다.
표시 패널(100)은 예를 들어, 유기 발광 표시 패널이 적용될 수 있다. 이하의 실시예에서는 표시 패널(100)로서 유기 발광 표시 패널이 적용된 경우를 예시하지만, 이에 제한되지 않고, 액정 디스플레이(LCD), 퀀텀닷 유기 발광 표시 패널(QD-OLED), 퀀텀닷 액정 디스플레이(QD-LCD), 퀀텀 나노 발광 표시 패널(QNED), 마이크로 엘이디(Micro LED) 등 다른 종류의 표시 패널이 적용될 수도 있다.
표시 패널(100)은 복수의 화소 영역을 포함하는 표시 영역(DA), 표시 영역(DA)의 주변에 배치된 비표시 영역(NA)을 포함한다. 표시 영역(DA)은 평면상 모서리가 수직인 직사각형 또는 모서리가 둥근 직사각형 형상일 수 있다. 표시 영역(DA)은 단변과 장변을 가질 수 있다. 표시 영역(DA)의 단변은 제1 방향(DR1)으로 연장된 변일 수 있다. 표시 영역(DA)의 장변은 제2 방향(DR2)으로 연장된 변일 수 있다. 다만, 표시 영역(DA)의 평면 형상은 직사각형에 제한되는 것은 아니고, 원형, 타원형이나 기타 다양한 형상을 가질 수 있다. 비표시 영역(NA)은 표시 영역(DA)의 양 단변 및 양 장변에 인접 배치될 수 있다. 이 경우, 표시 영역(DA)의 모든 변을 둘러싸고, 표시 영역(DA)의 테두리를 구성할 수 있다. 다만, 이에 제한되지 않고 비표시 영역(NA)은 표시 영역(DA)의 양 단변 또는 양 장변에만 인접 배치될 수도 있다.
표시 패널(100)의 비표시 영역(NA)은 패널 패드 영역(P_PA)을 더 포함한다. 패널 패드 영역(P_PA)은 예를 들어, 표시 영역(DA)의 일측 단변 주변에 배치될 수 있지만, 이에 제한되지 않고 표시 영역(DA)의 양 단변 주변에 배치되거나 표시 영역(DA)의 양 단변 및 양 장변 주변에 배치될 수 있다.
인쇄 회로 기판(300)은 인쇄 베이스 필름(310) 및 인쇄 베이스 필름(310) 상에 배치된 구동 집적 회로(390)를 포함할 수 있다. 인쇄 베이스 필름(310)은 절연 물질을 포함하여 이루어질 수 있다.
인쇄 회로 기판(300)은 일측이 표시 패널(100)의 패널 패드 영역(P_PA)에 부착되는 제1 회로 영역(CA1), 제1 회로 영역(CA1)의 제2 방향(DR2) 일측에 배치된 제2 회로 영역(CA2), 및 제2 회로 영역(CA2)의 제2 방향(DR2) 일측에 배치되고 메인 회로 보드(500)가 부착된 제3 회로 영역(CA3)을 포함할 수 있다. 구동 집적 회로(390)는 인쇄 회로 기판(300)의 제2 회로 영역(CA2)의 일면 상에 배치될 수 있다. 구동 집적 회로(390)는 예를 들어, 데이터 구동 집적 회로일 수 있고, 데이터 구동 칩으로 구현된 칩 온 필름(Chip on film, COF) 방식이 적용될 수 있다.
메인 회로 보드(500)는 인쇄 회로 기판(300)의 제3 회로 영역(CA3)에 부착되는 회로 패드 영역(C_PA)을 포함할 수 있다. 메인 회로 보드(500)의 회로 패드 영역(C_PA)에는 복수의 회로 패드들이 배치되어 인쇄 회로 기판(300)의 제3 회로 영역(CA3)에 배치된 리드 배선들과 접속될 수 있다.
도 2를 참조하면, 표시 장치(1)는 표시 패널(100)의 하부에 배치된 패널 하부 시트(200)를 더 포함한다. 패널 하부 시트(200)는 표시 패널(100)의 배면에 부착될 수 있다. 패널 하부 시트(200)는 적어도 하나의 기능층을 포함한다. 상기 기능층은 방열 기능, 전자파 차폐기능, 접지 기능, 완충 기능, 강도 보강 기능, 지지 기능 및/또는 디지타이징 기능 등을 수행하는 층일 수 있다. 기능층은 시트로 이루어진 시트층, 필름으로 필름층, 박막층, 코팅층, 패널, 플레이트 등일 수 있다. 하나의 기능층은 단일층으로 이루어질 수도 있지만, 적층된 복수의 박막이나 코팅층으로 이루어질 수도 있다. 기능층은 예를 들어, 지지 기재, 방열층, 전자파 차폐층, 충격 흡수층, 디지타이저 등일 수 있다.
인쇄 회로 기판(300)은 도 2에 도시된 바와 같이 제3 방향(DR3) 하부로 벤딩될 수 있다. 인쇄 회로 기판(300)의 타측 및 메인 회로 보드(500)는 패널 하부 시트(200)의 하부에 위치할 수 있다. 패널 하부 시트(200)의 하면은 메인 회로 보드(500)와 접착층을 통해 결합될 수 있지만, 이에 제한되는 것은 아니다.
표시 패널(100)은 표시 기판(101), 복수의 도전층, 이를 절연하는 복수의 절연층 및 유기층(EL) 등을 포함할 수 있다.
표시 기판(101)은 표시 영역(DA) 및 비표시 영역(NA) 전체에 걸쳐 배치된다. 표시 기판(101)은 상부에 배치되는 여러 엘리먼트들을 지지하는 기능을 할 수 있다. 일 실시예에서 표시 기판(101)은 연성 유리, 석영 등의 리지드한 물질을 포함하는 리지드 기판일 수 있다. 다만, 이에 제한되지 않고 표시 기판(101)은 폴리이미드(PI) 등의 플렉시블 물질을 포함하는 플렉시블 기판일 수 있다.
버퍼층(102)은 표시 기판(101) 상에 배치될 수 있다. 버퍼층(102)은 표시 기판(101)을 통한 외부로부터의 수분 및 산소의 침투를 방지할 수 있다. 버퍼층(102)은 질화 규소(SiNx)막, 산화 규소(SiO2)막 및 산질화규소(SiOxNy)막 중 어느 하나를 포함할 수 있다.
버퍼층(102) 상에는 반도체층(105)이 배치될 수 있다. 반도체층(105)은 박막 트랜지스터의 채널을 이룬다. 반도체층(105)은 표시 영역(DA)의 각 화소에 배치되고, 경우에 따라 비표시 영역(NA)에도 배치될 수 있다. 반도체층(105)은 소스/드레인 영역 및 활성 영역을 포함할 수 있다. 반도체층(105)은 다결정 실리콘을 포함할 수 있다.
반도체층(105) 상에는 제1 절연층(111)이 배치될 수 있다. 제1 절연층(111)은 표시 기판(101)의 전체면에 걸쳐 배치될 수 있다. 제1 절연층(111)은 게이트 절연 기능을 갖는 게이트 절연막일 수 있다. 제1 절연층(111)은 실리콘 화합물, 금속 산화물 등을 포함할 수 있다. 예를 들면, 제1 절연층(111)은 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물, 알루미늄 산화물, 탄탈륨 산화물, 하프늄 산화물, 지르코늄 산화물, 티타늄 산화물 등을 포함할 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다.
제1 절연층(111) 상에는 제1 도전층(120)이 배치될 수 있다. 제1 도전층(120)은 박막 트랜지스터(TFT)의 게이트 전극(GE), 유지 커패시터(Cst)의 제1 전극(CE1) 및 게이트 신호 배선(GSL)을 포함할 수 있다. 제1 도전층(120)은 몰리브덴(Mo), 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘 (Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 칼슘(Ca), 티타늄(Ti), 탄탈륨(Ta), 텅스텐(W), 구리(Cu) 가운데 선택된 하나 이상의 금속을 포함할 수 있다. 제1 도전층(120)은 상기 예시된 물질로 이루어진 단일막 또는 적층막일 수 있다.
제1 도전층(120) 상에는 제2 절연층(112a, 112b)이 배치될 수 있다. 제2 절연층(112a, 112b)은 제1 도전층(120)과 제2 도전층(130)을 절연시킬 수 있다. 제2 절연층(112a, 112b)은 제1 절연층(111)의 예시된 물질 중에서 선택될 수 있다. 패널 패드 영역(P_PA)에서 제2 절연층(112b)은 게이트 신호 배선(GSL)을 부분적으로 노출하는 복수의 컨택홀(CNT)을 포함할 수 있다.
제2 절연층(112) 상에는 제2 도전층(130)이 배치될 수 있다. 제2 도전층(130)은 유지 커패시터(Cst)의 제2 전극(CE2)을 포함할 수 있다. 제2 도전층(130)의 물질은 상술한 제1 도전층(120)의 예시된 물질 중에서 선택될 수 있다. 유지 커패시터(Cst)의 제1 전극(CE1)과 유지 커패시터(Cst)의 제2 전극(CE2)은 제2 절연층(112)을 통해 커페시터를 형성할 수 있다.
제2 도전층(130) 상에는 제3 절연층(113)이 배치될 수 있다. 제3 절연층(113)은 상술한 제1 절연층(111)의 예시 물질 중 적어도 하나를 포함할 수 있다. 몇몇 실시예에서 제3 절연층(113)은 유기 절연 물질을 포함하여 이루어질 수 있다. 상기 유기 절연 물질은 후술할 제1 비아층(VIA1)의 예시 물질 중에서 선택될 수 있다.
제3 절연층(113) 상에는 제3 도전층(140)이 배치될 수 있다. 제3 도전층(140)은 소스 전극(SE), 드레인 전극(DE), 고전위 전압 전극(ELVDDE) 및 배선 패드(PAD)를 포함할 수 있다. 제3 도전층(140)은 몰리브덴(Mo), 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘 (Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 칼슘(Ca), 티타늄(Ti), 탄탈륨(Ta), 텅스텐(W), 구리(Cu) 중 적어도 어느 하나를 포함할 수 있다. 제3 도전층(140)은 상기 예시된 물질로 이루어진 단일막일 수 있다. 이에 제한되지 않고 제3 도전층(140)은 적층막일 수 있다. 예를 들어, 제3 도전층(140)은 Ti/Al/Ti, Mo/Al/Mo, Mo/AlGe/Mo, Ti/Cu 등의 적층 구조로 형성될 수 있다.
제3 도전층(140)의 배선 패드(PAD)는 두께 방향으로 제1 도전층(120)의 게이트 신호 배선(GSL)과 중첩 배치되고 제2 절연층(112b)의 컨택홀(CNT)을 통해 게이트 신호 배선(GSL)과 전기적으로 연결될 수 있다. 배선 패드(PAD)는 표면에 요철을 포함할 수 있다. 배선 패드(PAD)의 상기 철부는 제2 절연층(112b)과 두께 방향으로 중첩하는 영역이고, 배선 패드(PAD)의 상기 요부는 제2 절연층(112b)과 두께 방향으로 비중첩하는 영역일 수 있다.
제3 도전층(140) 상에는 제1 비아층(VIA1)이 배치될 수 있다. 제1 비아층(VIA1)은 유기 절연 물질을 포함할 수 있다. 상기 유기 절연 물질은 아크릴계 수지(polyacryCAtes resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드계 수지(polyamides resin), 폴리이미드계 수지(polyimides rein), 불포화 폴리에스테르계 수지(unsaturated polyesters resin), 폴리페닐렌계 수지(poly phenylenethers resin), 폴리페닐렌설파이드계 수지(polyphenylenesulfides resin) 또는 벤조사이클로부텐(benzocyclobutene, BCB) 중 적어도 어느 하나를 포함할 수 있다.
패널 패드 영역(P_PA)에서 제3 도전층(140) 상부에 배치되는 구조, 예컨대 제1 비아층(VIA1)을 포함한 제1 비아층(VIA1)의 후술할 상부 구조들은 생략되거나 제거될 수 있다. 이로 인해, 상기 생략되거나 제거된 구조들은 패널 패드 영역(P_PA)에 배치된 배선 패드(PAD)의 상면을 노출할 수 있다.
인쇄 회로 기판(300)은 인쇄 표시 기판(310)의 제1 회로 영역(CA1)의 일면 상에 리드 배선(LE), 및 제3 회로 영역(CA3)의 일면 상에 회로 리드 배선(C_LE)을 더 포함한다. 리드 배선(LE)은 배선 패드(PAD)와 접속된다. 일 실시예에서 리드 배선(LE)은 노출된 배선 패드(PAD)의 상면과 직접 접속될 수 있다. 예를 들어, 리드 배선(LE)은 배선 패드(PAD)와 초음파 본딩될 수 있다.
한편, 상기 초음파 본딩은 초음파 장치(700)를 통해 수행될 수 있다. 초음파 장치(700)는 진동 생성부(710), 진동 생성부(710)와 연결된 진동부(720), 진동부(720)의 진동폭을 증폭시키는 가압부(730), 진동부(720)와 연결된 진동 전달부(740)를 포함할 수 있다.
진동 생성부(710)는 전기적 에너지를 진동 에너지로 변환할 수 있다. 진동부(720)는 진동 생성부(710)에서 변환된 진동 에너지로 진동할 수 있다. 진동부(720)는 일정한 진동 방향을 갖고 소정의 진폭을 가지며 진동할 수 있다. 진동부(720)는 진동부(720)와 연결된 가압부(730)를 통해 상기 진동 방향과 나란한 방향으로 상기 진폭이 증폭될 수 있다. 진동 전달부(740)는 진동부(720)의 진동을 초음파 본딩 대상체에 전달할 수 있다. 지지부(550)는 진동부(720)의 상면과 하면을 고정하여 상기 진동으로 진동부(720) 및 진동 전달부(740)가 상하로 유동하는 것을 억제할 수 있다.
일 실시예에서, 초음파 장치(700)는 인쇄 회로 기판(300)의 타면과 접촉하며 하부로 일정한 가압 상태를 유지하여 진동 전달부(740)가 효율적으로 상기 진동을 인쇄 회로 기판(300)에 전달되도록 한다. 이 때, 초음파 장치(700)의 진동 전달부(740)는 도 2에 도시된 바와 같이, 하부에 배치된 인쇄 회로 기판(300)의 전 영역과 중첩하면서 초음파 본딩할 수 있다.
초음파 장치(700)는 소정의 진동 방향으로 진동하면서, 리드 배선(LE)을 상기 진동 방향으로 진동시킬 수 있다. 다만, 이 경우 배선 패드(PAD)는 리드 배선(LE)을 통해 전달되는 진동으로 미미하게 상기 진동 방향으로 진동할 수 있으나, 그 진동하는 폭은 미미할 수 있다. 따라서 진동 전달부(740)의 상기 진동 방향으로의 진동폭은 실질적으로 리드 배선(LE)이 배선 패드(PAD) 상에서 상기 진동 방향으로 이동한 거리와 동일하다고 볼 수 있다. 일 실시예에서 상기 진동 방향은 제2 방향(DR2)일 수 있다. 즉, 상기 진동 방향은 배선 패드(PAD)와 리드 배선(LE)의 장변이 연장하는 방향일 수 있다.
배선 패드(PAD)의 일면 상에서 리드 배선(LE)을 초음파 진동시키면 배선 패드(PAD)의 일면과 리드 배선(LE)의 일면의 계면에서 소정의 마찰력이 발생하고, 상기 마찰력으로 인해 마찰열이 발생할 수 있다. 상기 마찰열이 배선 패드(PAD)와 리드 배선(LE)을 이루는 물질을 녹일 정도로 충분하면, 배선 패드(PAD)의 리드 배선(LE)과 인접한 패드 용융 영역(PADb)과 리드 배선(LE)의 배선 패드(PAD)와 인접한 리드 용융 영역(LEb)은 용융될 수 있다. 즉, 배선 패드(PAD)는 패드 비용융 영역(PADa)과 패드 용융 영역(PADb)을 포함할 수 있다. 또한, 리드 배선(LE)은 리드 비용융 영역(LEa)과 리드 용융 영역(LEb)을 포함할 수 있다.
패드 비용융 영역(PADa)은 배선 패드(PAD)가 포함하는 물질만을 포함하는 영역일 수 있다. 리드 비용융 영역(LEa)은 리드 배선(LE)이 포함하는 물질 만을 포함하는 영역일 수 있다.
패드 용융 영역(PADb)은 리드 배선(LE)이 포함하는 물질이 확산되어 배선 패드(PAD)의 물질과 리드 배선(LE)의 물질이 섞여 있는 영역이고, 리드 용융 영역(LEb)은 배선 패드(PAD)가 포함하는 물질이 확산되어 리드 배선(LE)의 물질과 배선 패드(PAD)의 물질이 섞여 있는 영역일 수 있다. 예를 들어, 리드 배선(LE)이 은(Ag), 금(Au) 또는 구리(Cu)를 포함하고, 배선 패드(PAD)가 Ti/Al/Ti를 포함하는 경우, 패드 용융 영역(PADb)은 배선 패드(PAD)의 Ti 및/또는 Al와 리드 배선(LE)의 은(Ag), 금(Au) 또는 구리(Cu)가 섞여 있는 영역일 수 있다. 또한, 리드 용융 영역(LEb)은 리드 배선(LE)의 은(Ag), 금(Au) 또는 구리(Cu)와 배선 패드(PAD)의 Ti 및/또는 Al가 섞여 있는 영역일 수 있다.
패드 용융 영역(PADb)과 리드 용융 영역(LEb)에서 배선 패드(PAD)와 리드 배선(LE)은 응고를 거치면서 결합될 수 있다. 배선 패드(PAD)와 리드 배선(LE)의 계면, 즉 패드 용융 영역(PADb)과 리드 용융 영역(LEb)의 계면은 비평탄한 형상을 가질 수 있다.
배선 패드(PAD)와 인쇄 회로 기판(300)의 사이의 배선 패드(PAD)와 인쇄 회로 기판(300)이 면접합하지 않은 영역에는 언더 필링 수지(UFR)가 배치되어 배선 패드(PAD)와 인쇄 회로 기판(300)의 부착을 용이하게 할 수 있다. 즉, 언더 필링 수지(UFR)은 도 2에 도시된 바와 같이 초음파 접합 영역 이외 영역에서 배선 패드(PAD)와 리드 배선(LE)을 부착시킬 수 있다. 언더 필링 수지(UFR)는 통상적인 부착 물질로 이용할 수 있는 물질이 적용될 수 있다. 예를 들어, 언더 필링 수지(UFR)는 유기 레진 등이 적용될 수 있다.
제1 비아층(VIA1) 상에는 제4 도전층(150)이 배치될 수 있다. 제4 도전층(150)은 데이터 라인(DL), 연결 전극(CNE), 및 고전위 전압 배선(ELVDDL)을 포함할 수 있다. 데이터 라인(DL)은 제1 비아층(VIA1)을 관통하는 컨택홀을 통해 박막 트랜지스터(TFT)의 소스 전극(SE)과 전기적으로 연결될 수 있다. 연결 전극(CNE)은 제1 비아층(VIA1)을 관통하는 컨택홀을 통해 박막 트랜지스터(TFT)의 드레인 전극(DE)과 전기적으로 연결될 수 있다. 고전위 전압 배선(ELVDDL)은 제1 비아층(VIA1)을 관통하는 컨택홀을 통해 고전위 전압 전극(ELVDDE)과 전기적으로 연결될 수 있다. 제4 도전층(150)은 제3 도전층(140)의 예시 물질 중 선택된 물질을 포함할 수 있다.
제4 도전층(150) 상에는 제2 비아층(VIA2)이 배치된다. 제2 비아층(VIA2)은 상술한 제1 비아층(VIA1)의 예시된 물질 중 적어도 하나를 포함할 수 있다.
제2 비아층(VIA2) 상에는 애노드 전극(ANO)이 배치된다. 애노드 전극(ANO)은 제2 비아층(VIA2)을 관통하는 컨택홀을 통해 연결 전극(CNE)과 전기적으로 연결될 수 있다.
애노드 전극(ANO) 상에는 뱅크층(BANK)이 배치될 수 있다. 뱅크층(BANK)은 애노드 전극(ANO)을 노출하는 컨택홀을 포함할 수 있다. 뱅크층(BANK)은 유기 절연 물질 또는 무기 절연 물질로 이루어질 수 있다. 예를 들어, 뱅크층(BANK)은 포토 레지스트, 폴리이미드계 수지, 아크릴계 수지, 실리콘 화합물, 폴리아크릴계 수지 등 중 적어도 하나를 포함하여 이루어질 수 있다.
애노드 전극(ANO) 상면 및 뱅크층(BANK)의 개구부 내에는 유기층(EL)이 배치될 수 있다. 유기층(EL)과 뱅크층(BANK) 상에는 캐소드 전극(CAT)이 배치된다. 캐소드 전극(CAT)은 복수의 화소에 걸쳐 배치된 공통 전극일 수 있다.
캐소드 전극(CAT) 상에는 박막 봉지층(170)이 배치된다. 박막 봉지층(170)은 유기 발광 소자(OLED)를 덮을 수 있다. 박막 봉지층(170)은 무기막과 유기막이 교대로 적층된 적층막일 수 있다. 예컨대, 박막 봉지층(170)은 순차 적층된 제1 봉지 무기막(171), 봉지 유기막(172), 및 제2 봉지 무기막(173)을 포함할 수 있다.
한편, 패널 패드 영역(P_PA)에서 게이트 신호 배선(GSL)과 배선 패드(PAD)의 적층 구조 및 형상은 변형될 수 있다.
예를 들어, 몇몇 실시예에서, 게이트 신호 배선(GSL)은 복수의 패턴을 포함하고, 게이트 신호 배선(GSL) 상에 배치되는 배선 패드(PAD)는 상기 게이트 신호 배선(GSL) 패턴의 단차를 반영하여 표면 요철을 가질 수 있다.
몇몇 실시예에서, 게이트 신호 배선(GSL)과 배선 패드(PAD) 사이에 제2 도전층(130)의 보조 패드가 더 배치될 수 있다. 이 경우, 상기 보조 패드(PAD)의 평면상 크기는 배선 패드(PAD)의 평면상 크기보다 작을 수 있다. 배선 패드(PAD), 상기 보조 패드, 및 게이트 신호 배선(GSL)은 두께 방향으로 중첩하며 전기적으로 연결될 수 있다.
또한 몇몇 실시예에서, 게이트 신호 배선(GSL)은 제2 도전층(130)으로 구성될 수도 있고, 배선 패드(PAD)는 제4 도전층(150)으로 구성될 수도 있다.
도 3을 참조하면, 배선 패드(PAD)는 복수개이고, 복수의 배선 패드(PAD)는 제1 방향(DR1)을 따라 배열될 수 있다.
복수의 배선 패드(PAD)는 복수의 전원 패드(PW_PAD1, PW_PAD2), 복수의 데이터 패드(D_PAD1, D_PAD2), 복수의 패널 더미 패드(DU_PAD)를 포함할 수 있다. 전원 패드(PW_PAD1, PW_PAD2)는 고전위 전압 배선(ELVDDL) 및/또는 저전위 전압 배선과 게이트 신호 배선(GSL)을 통해 전기적으로 연결되고, 데이터 패드(D_PAD1, D_PAD2)는 데이터 라인(DL)과 게이트 신호 배선(GSL)을 통해 전기적으로 연결된다. 패널 더미 패드(DU_PAD)는 표시 영역(DA)을 지나는 표시 신호 배선과는 분리될 수 있다.
복수의 패널 더미 패드(DU_PAD) 배열은 제1 데이터 패드(D_PAD1) 배열과 제2 데이터 패드(D_PAD2) 배열 사이에 배치되고, 제1 데이터 패드(D_PAD1) 배열은 제1 전원 패드(PW_PAD1) 배열과 더미 패드(DU_PAD) 배열 사이에 배치되고, 제2 데이터 패드(D_PAD2) 배열은 제2 전원 패드(PW_PAD2) 배열과 더미 패드(DU_PAD) 배열 사이에 배치될 수 있다.
배선 패드(PAD)는 서로 다른 방향으로 돌출된 형상을 가진다. 예를 들어, 배선 패드(PAD)는 제1 방향(DR1) 일측으로 돌출된 형상과 제1 방향(DR1) 타측으로 돌출된 형상을 가질 수 있다. 배선 패드(PAD)의 형상에 대한 상세한 설명은 후술하기로 한다.
배선 패드(PAD) 배열을 사이에 두고 패널 얼라인 마크(P_ALM1, P_ALM2)가 배치될 수 있다. 즉, 배선 패드(PAD) 배열의 제1 방향(DR1) 일측에는 제1 패널 얼라인 마크(P_ALM1)가 배치되고 배선 패드(PAD) 배열의 제1 방향(DR1) 타측에는 제2 패널 얼라인 마크(P_ALM2)가 배치될 수 있다. 패널 얼라인 마크(P_ALM1, P_ALM2)는 인쇄 회로 기판(300)의 부착 공정시 표식 기능을 할 수 있다.
패널 얼라인 마크(P_ALM1, P_ALM2)는 배선 패드(PAD)와 동일 또는 유사한 적층 구조를 가질 수 있다. 다만, 이에 제한되지 않고 패널 얼라인 마크(P_ALM1, P_ALM2)는 게이트 신호 배선(GSL)으로만 형성될 수 있고, 배선 패드(PAD)으로만 형성될 수도 있다. 또한, 패널 얼라인 마크(P_ALM1, P_ALM2)는 게이트 신호 배선(GSL) 및 배선 패드(PAD)와 상이한 도전층으로 이루어질 수도 있다.
패널 얼라인 마크(P_ALM1, P_ALM2)는 각각 내부에 얼라인 홀(ALH)을 포함할 수 있다. 평면상 얼라인 홀(ALH)은 패널 얼라인 마크(P_ALM1, P_ALM2)에 의해 완전히 둘러싸일 수 있다. 얼라인 홀(ALH)의 평면 형상은 도 3에 도시된 바와 달리 다양한 형상을 가질 수 있다.
도 4를 참조하면, 제1 회로 영역(CA1)에 배치된 리드 배선(LE)은 복수개일 수 있고, 제1 방향(DR1)을 따라 배열될 수 있다. 복수의 리드 배선(LE)은 복수의 전원 리드 배선(PW_LE1, PW_LE2), 복수의 데이터 리드 배선 (D_LE1, D_LE2), 복수의 더미 리드(DU_LE)를 포함할 수 있다. 전원 리드 배선(PW_LE1, PW_LE2)은 구동 집적 회로(390)와 전원 패드(PW_PAD1, PW_PAD2)를 전기적으로 연결하고, 데이터 리드 배선(D_LE1, D_LE2)은 구동 집적 회로(390)와 데이터 패드(D_PAD1, D_PAD2)를 전기적으로 연결할 수 있다. 더미 리드(DU_LE)는 구동 집적 회로(390)와 전기적으로 분리될 수 있다.
복수의 더미 리드(DU_LE) 배열은 제1 데이터 리드 배선(D_LE1) 배열과 제2 데이터 리드 배선(D_LE2) 배열 사이에 배치되고, 제1 데이터 리드 배선(D_LE1) 배열은 제1 전원 리드 배선(PW_LE1) 배열과 더미 리드(DU_LE) 배열 사이에 배치되고, 제2 데이터 리드 배선(D_LE2) 배열은 제2 전원 리드 배선(PW_LE2) 배열과 더미 리드(DU_LE) 배열 사이에 배치될 수 있다.
리드 배선(LE)은 금속 물질을 포함할 수 있다. 리드 배선(LE)은 각각 몰리브덴(Mo), 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘 (Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 칼슘(Ca), 티타늄(Ti), 탄탈륨(Ta), 텅스텐(W), 구리(Cu) 가운데 선택된 하나 이상의 금속을 포함할 수 있다.
리드 배선(LE) 배열을 사이에 두고 리드 얼라인 마크(L_ALM1, L_ALM2)가 배치될 수 있다. 즉, 리드 배선(LE) 배열의 제1 방향(DR1) 일측에는 제2 리드 얼라인 마크(L_ALM2)가 배치되고 리드 배선(LE) 배열의 제1 방향(DR1) 타측에는 제1 리드 얼라인 마크(L_ALM1)가 배치될 수 있다.
리드 얼라인 마크(L_ALM1, L_ALM2)는 각각 내부에 얼라인 홀(L_ALH)을 포함할 수 있다. 평면상 얼라인 홀(L_ALH)은 리드 얼라인 마크(L_ALM1, L_ALM2)에 의해 완전히 둘러싸일 수 있다. 도 4에서는 얼라인 홀(L_ALH)의 평면상 형상이 패널 얼라인 마크(P_ALM1, P_ALM2)와 상하 방향 대칭인 것으로 예시하였지만, 이에 제한되는 것은 아니다.
각 배선 패드(PAD), 각 패널 얼라인 마크(P_ALM1, P_ALM2)는 각 리드 배선(LE), 각 리드 얼라인 마크(L_LM1, L_LM2)와 초음파 본딩되어 면접합될 수 있다. 도 3의 패널 패드 영역(P_PA)에 180° 반전된 도 4의 제1 회로 영역(CA1)이 두께 방향으로 부착된다. 즉, 전원 패드(PW_PAD1, PW_PAD2)는 전원 리드 배선(PW_LE1, PW_LE2)와 초음파 본딩되고, 데이터 패드(D_PAD1, D_PAD2)는 데이터 리드 배선(D_LE1, LE2)와 초음파 본딩되고, 패널 더미 패드(DU_PAD)는 더미 리드(DU_LE)와 초음파 본딩되고, 패널 얼라인 마크(P_ALM1, P_ALM2)는 리드 얼라인 마크(L_LM1, L_LM2)와 초음파 본딩될 수 있다. 상술한 바와 같이 패널 얼라인 마크(P_ALM1, P_ALM2)와 리드 얼라인 마크(L_ALM1, L_ALM2)는 내부에 홀(ALH, L_ALM)이 배치된 형상을 가져 초음파 본딩시 면접합 면적을 크게 하여 접합력을 높일 수 있다.
이하, 각 배선 패드(PAD), 각 패널 얼라인 마크(P_ALM1, P_ALM2)가 각 리드 배선(LE), 각 리드 얼라인 마크(L_LM1, L_LM2)와 초음파 본딩된 평면 배치 및 이의 단면도에 대해 상술한다. 다만, 각 배선 패드(PAD), 각 패널 얼라인 마크(P_ALM1, P_ALM2)가 각 리드 배선(LE), 각 리드 얼라인 마크(L_LM1, L_LM2)와 초음파 본딩하기 위한 얼라인 과정에서 얼라인 오차(Align Error)가 발생할 수 있다.
도 5는 정얼라인(정렬 오차, α=0%)인 경우 패드 영역 및 패드 영역에 부착된 인쇄 회로 기판의 개략적인 평면 배치도이고, 도 6은 도 5의 A 영역을 확대한 도면이고, 도 7는 도 6의 Ⅶ-Ⅶ'을 따라 자른 단면도이고, 도 8은 도 6의 Ⅷ-Ⅷ'을 따라 자른 단면도이다.
도 5 내지 도 8를 참조하면, 배선 패드(PAD)는 상술한 바와 같이, 각각 다른 방향으로 돌출된 형상을 가진다. 이하에서 배선 패드(PAD) 중 제1 전원 패드(PW_PAD1)를 중심으로 배선 패드(PAD)의 평면 형상 및 단면 구조에 대해 설명하지만, 제1 전원 패드(PW_PAD1)의 평면 형상 및 단면 구조에 대한 설명은 제2 전원 패드(PW_PAD2), 데이터 패드(D_PAD1, D_PAD2), 패널 더미 패드(DU_PAD)에 대해서도 동일하게 적용될 수 있다.
제1 전원 패드(PW_PAD1)는 하부의 게이트 신호 배선(GSL)과 중첩 배치되는 메인 패드부(MR1, MR2)를 포함할 수 있다. 메인 패드부(MR1, MR2)는 제2 방향(DR2)을 따라 연장될 수 있다. 제1 메인 패드부(MR1)와 제2 메인 패드부(MR2)는 제2 방향(DR2)을 따라 이격 배치되고 평면상 제2 방향(DR2)을 따라 중첩할 수 있다. 제1 메인 패드부(MR1)는 제2 메인 패드부(MR2)보다 표시 영역(DA)에 인접 배치될 수 있다. 메인 패드부(MR1, MR2)는 제2 절연층(112b)의 컨택홀(CNT)을 통해 게이트 신호 배선(GSL)과 전기적으로 연결될 수 있다. 제2 절연층(112b)의 컨택홀(CNT)은 도시된 바와 달리 다양한 배치 및 개수를 가질 수 있다. 메인 패드부(MR1, MR2)의 평면 형상은 직사각형일 수 있다.
제1 메인 패드부(MR1)와 제2 메인 패드부(MR2) 사이에는 패드 연결부(CR)가 배치되어 제1 메인 패드부(MR1)와 제2 메인 패드부(MR2)를 서로 물리적으로 연결할 수 있다.
제1 전원 패드(PW_PAD1)의 메인 패드부(MR1, MR2), 및 패드 연결부(CR)의 평면상 프로파일의 제1 방향(DR1) 폭은 WPA1이고, 제2 방향(DR2) 폭은 WPA2이고, 제1 전원 패드(PW_PAD1)의 메인 패드부(MR1, MR2), 및 패드 연결부(CR)의 넓이의 총합은 WPA1*WPA2일 수 있다.
제1 메인 패드부(MR1)의 제1 방향(DR1) 일측에는 제1 패드 돌출부(PR1)가 배치되고, 제2 메인 패드부(MR2)의 제1 방향(DR1) 타측에는 제2 패드 돌출부(PR2)가 배치된다. 제1 패드 돌출부(PR1)는 제2 패드 돌출부(PR2)보다 표시 영역(DA)에 인접 배치될 수 있다. 도 6에서는 패드 돌출부(PR1, PR2)가 게이트 신호 배선(GSL)과 두께 방향으로 비중첩하는 것으로 도시되었지만, 이에 제한되지 않고 두께 방향으로 중첩할 수도 있다.
패드 연결부(CR)는 제1 패드 돌출부(PR1)에 인접 배치된 일측 에지, 및 제2 패드 돌출부(PR2)에 인접 배치된 타측 에지를 포함할 수 있다. 패드 연결부(CR)의 상기 양측 에지는 제2 방향(DR2)으로 연장될 수 있다. 패드 연결부(CR)의 상기 일측 에지는 제1 메인 패드부(MR1)와 제1 패드 돌출부(PR1)의 경계이고, 상기 타측 에지는 제2 메인 패드부(MR2)와 제2 패드 돌출부(PR2)의 경계일 수 있다. 즉, 패드 돌출부(PR1, PR2)는 패드 연결부(CR)의 상기 양측 에지로부터 각각 제1 방향(DR1) 일측, 제1 방향(DR1) 타측으로 돌출된 부분이고, 각 패드 돌출부(PR1, PR2)는 패드 연결부(CR)의 상기 양측 에지를 통해 메인 패드부(MR1, MR2)와 물리적으로 연결될 수 있다.
제1 패드 돌출부(PR1)와 제2 패드 돌출부(PR2)의 평면 상 넓이는 동일할 수 있다. 나아가, 제1 패드 돌출부(PR1)와 제2 패드 돌출부(PR2)의 평면 형상은 서로 동일할 수 있다. 일 실시예에서 패드 돌출부(PR1, PR2)의 평면 형상은 직사각형 또는 정사각형일 수 있다. 예를 들어, 제1 패드 돌출부(PR1)의 제1 방향(DR1) 폭은 WP11이고, 제2 방향(DR2) 폭은 WP12이고, 제2 패드 돌출부(PR2)의 제1 방향(DR1) 폭은 WP21이고, 제2 방향(DR2) 폭은 WP22일 수 있다. 일 실시예에서 제1 패드 돌출부(PR1)와 제2 패드 돌출부(PR2)의 평면상 폭 및 넓이는 동일할 수 있다. 즉, 패드 돌출부(PR1, PR2)의 평면상 넓이는 WP11*WP12일 수 있다. 또한, 이에 제한되는 것은 아니지만 패드 돌출부(PR1, PR2)의 평면상 제1 방향(DR1) 폭은 메인 패드부(MR1, MR2)의 평면상 제1 방향(DR1) 폭과 동일할 수도 있다.
제1 전원 리드 배선(PW_LE1)은 도 6에 도시된 바와 같이 제2 방향(DR2)으로 연장된 라인 형상일 수 있다. 이 경우 제1 전원 리드 배선(PW_LE1)의 제1 방향(DR1) 폭은 WL일 수 있다.
제1 전원 패드(PW_PAD1) 상에 제1 전원 리드 배선(PW_LE1)이 접합된다. 제1 전원 리드 배선(PW_LE1)은 제1 전원 리드 배선(PW_LE1)의 리드 중심 라인(LCL)을 얼라인 라인(AGL)과 맞춰 제1 전원 패드(PW_PAD1)에 접합될 수 있다. 얼라인 라인(AGL)은 제1 전원 패드(PW_PAD1)의 제1 방향(DR1) 기준 중심 라인이고, 리드 중심 라인(LCL)은 제1 전원 리드 배선(PW_LE1)의 제1 방향(DR1) 기준 중심 라인이다.
상술한 바와 같이 제1 전원 리드 배선(PW_LE1)을 제1 전원 패드(PW_PAD1)에 얼라인 과정에서 소정의 얼라인 오차(Align Error, α)를 가진 얼라인 미스(Align Miss)가 발생한다. 얼라인 오차(α)는 하기의 식을 만족한다.
Figure pat00001
(L은 얼라인 오차 변위이고, D은 얼라인 라인(AGL)과 리드 중심 라인(LCL) 간의 거리(절대값 크기)임)
상기 식에서 제1 전원 리드 배선(PW_LE1)이 정얼라인된 경우 D는 0, L은 0이고, 제1 전원 리드 배선(PW_LE1)이 제1 방향(DR1) 일측 이동하여 얼라인 미스된 경우 L은 -D(D>0)이고, 제1 전원 리드 배선(PW_LE1)이 제1 방향(DR1) 타측 이동하여 얼라인 미스된 경우 L은 +D(D>0)이다.
도 5 내지 도 8을 참조하면, 제1 전원 리드 배선(PW_LE1)은 제1 전원 패드(PW_PAD1)의 메인 패드부(MR1, MR2), 및 패드 연결부(CR)와 두께 방향으로 완전히 중첩하고, 제1 전원 패드(PW_PAD1)의 패드 돌출부(PR1, PR2)와 두께 방향으로 부분적으로 중첩할 수 있다. 도 6에 도시된 바와 같이 패드 돌출부(PR1, PR2)와 제1 전원 리드 배선(PW_LE1)이 중첩하는 영역의 제1 방향(DR1) 폭은 각각 WP111, WP221이고, 제2 방향(DR2) 폭은 각각 WP12, WP22이다. 제1 전원 리드 배선(PW_LE1)이 정얼라인된 경우 WP111과 WP221의 값은 서로 동일할 수 있다.
도 7 및 도 8에 도시된 바와 같이 제1 전원 리드 배선(PW_LE1)은 제1 전원 패드(PW_PAD1, PW_PAD2)의 표면의 철부와 면접촉되고 표면의 요부와는 이격될 수 있지만, 도시된 바와 달리 제1 전원 리드 배선(PW_LE1)은 제1 전원 패드(PW_PAD1, PW_PAD2)의 요부와도 일부 면접촉될 수도 있다. 제1 전원 리드 배선(PW_LE1)과 제1 전원 패드(PW_PAD1, PW_PAD2)이 면접촉되는 영역에서 제1 전원 리드 배선(PW_LE1)과 제1 전원 패드(PW_PAD1, PW_PAD2)은 면접합될 수 있다.
제1 전원 패드(PW_PAD1)의 면접합 가능 영역은 제1 전원 패드(PW_PAD1)와 제1 전원 리드 배선(PW_LE1)이 두께 방향으로 중첩하는 영역의 크기에 비례할 수 있다.
구체적으로, 제1 전원 패드(PW_PAD1)와 제1 전원 리드 배선(PW_LE1)이 두께 방향으로 중첩하는 영역의 크기는 제1 전원 리드 배선(PW_LE1)과 제1 전원 패드(PW_PAD1)의 메인 패드부(MR1, MR2), 패드 연결부(CR)가 중첩하는 영역의 넓이인 WPA1*WPA2와 제1 전원 리드 배선(PW_LE1)과 전원 패드(PW_PAD1)의 패드 돌출부(PR1, PR2)가 중첩하는 영역의 합인 2*WP111*WP12의 합일 수 있다. 즉, 정얼라인된 경우 제1 전원 리드 배선(PW_LE1)과 제1 전원 패드(PW_PAD1) 간 면접합이 가능한 면적은 WPA1*WPA2+2*WP111*WP12일 수 있다.
도 9는 얼라인 미스(정렬 오차, α(α<0))가 발생한 경우 패드 영역 및 패드 영역에 부착된 인쇄 회로 기판의 개략적인 평면 배치도이고, 도 10은 도 9의 B 영역을 확대한 도면이고, 도 11은 도 10의 XI- XI'을 따라 자른 단면도이고, 도 12는 도 10의 XII- XII'을 따라 자른 단면도이다.
도 9 내지 도 12를 참조하면, 제1 전원 리드 배선(PW_LE1)을 제1 전원 패드(PW_PAD1)에 얼라인하는 경우 제1 전원 리드 배선(PW_LE1)의 제1 방향(DR1) 일측 장변이 제1 패드 돌출부(PR1)와 중첩하는 영역 내에 위치하고, 제1 방향(DR1) 타측 장변이 제2 패드 돌출부(PR2)와 중첩하는 영역 내에 위치하는 조건에서 제1 전원 리드 배선(PW_LE1)과 제1 전원 패드(PW_PAD1)가 두께 방향으로 중첩하는 영역의 크기는 동일하게 유지될 수 있다.
구체적으로, 상기한 조건을 만족하면서 제1 전원 리드 배선(PW_LE1)의 리드 중심 라인(LCL)이 얼라인 라인(AGL)의 제1 방향(DR1) 일측으로 얼라인 미스되는 경우 제1 전원 리드 배선(PW_LE1)이 제1 전원 패드(PW_PE1)의 메인 패드부(MR1, MR2) 및 패드 연결부(CR)와 두께 방향으로 중첩 영역의 면적은 동일하게 유지되고 제1 패드 돌출부(PR1)의 두께 방향으로 중첩 영역의 면적은 정얼라인된 경우보다 증가하고, 제2 패드 돌출부(PR2)의 두께 방향으로 중첩 영역의 면적은 절얼라인된 경우보다 줄어든다. 예를 들어, 제1 전원 리드 배선(PW_LE1)의 리드 중심 라인(LCL)이 -D만큼 얼라인 라인(AGL)을 기준으로 이동하여 얼라인되는 경우 제1 패드 돌출부(PR1)의 두께 방향 중첩 영역의 크기는 (WP111+D)*WP12이고, 제2 패드 돌출부(PR2)의 두께 방향 중첩 영역의 크기는 (WP221-D)*WP22일 수 있다. 상술한 바와 같이 패드 돌출부(PR1, PR2)의 제2 방향(DR2) 폭(WP12, WP22)이 동일하고, WP111과 WP221이 동일하면 제1 전원 리드 배선(PW_LE1)이 패드 돌출부(PR1, PR2)와 두께 방향 중첩 영역의 크기의 합은 2*WP111*P12일 수 있다.
즉, 상기한 조건을 만족하는 범위에서 제1 전원 리드 배선(PW_LE1)의 리드 중심 라인(LCL)이 얼라인 라인(AGL)의 제1 방향(DR1) 일측으로 얼라인 미스되어 얼라인되더라도 제1 전원 리드 배선(PW_LE1)과 제1 전원 패드(PW_PAD1) 간 면접합이 가능한 면적을 WPA1*WPA2+2*WP111*WP12로 정얼라인된 경우와 동일하게 유지할 수 있다.
도 13은 얼라인 미스(정렬 오차, α(α>0))가 발생한 경우 패드 영역 및 패드 영역에 부착된 인쇄 회로 기판의 개략적인 평면 배치도이고, 도 14는 도 13의 C 영역을 확대한 도면이고, 도 15는 도 14의 XV- XV'을 따라 자른 단면도이다.
도 13 내지 도 15를 참조하면, 제1 전원 리드 배선(PW_LE1)이 도 8 내지 도 12와 반대 방향으로 제1 전원 패드(PW_PAD1)에 얼라인 미스되더라도 도 8 내지 도 12에서 상술한 상기 조건을 만족하는 범위에서 제1 전원 리드 배선(PW_LE1)과 제1 전원 패드(PW_PAD1)가 두께 방향으로 중첩하는 영역의 크기는 동일하게 유지될 수 있다.
구체적으로, 상기한 조건을 만족하면서 제1 전원 리드 배선(PW_LE1)의 리드 중심 라인(LCL)이 얼라인 라인(AGL)의 제1 방향(DR1) 타측으로 얼라인 미스되는 경우 제1 전원 리드 배선(PW_LE1)이 제1 전원 패드(PW_PE1)의 메인 패드부(MR1, MR2) 및 패드 연결부(CR)와 두께 방향으로 중첩 영역의 면적은 동일하게 유지되고 제1 패드 돌출부(PR1)의 두께 방향으로 중첩 영역의 면적은 정얼라인된 경우보다 줄어들고, 제2 패드 돌출부(PR2)의 두께 방향으로 중첩 영역의 면적은 절얼라인된 경우보다 늘어난다. 예를 들어, 제1 전원 리드 배선(PW_LE1)의 리드 중심 라인(LCL)이 +D만큼 얼라인 라인(AGL)을 기준으로 이동하여 얼라인되는 경우 제1 패드 돌출부(PR1)의 두께 방향 중첩 영역의 크기는 (WP111-D)*WP12이고, 제2 패드 돌출부(PR2)의 두께 방향 중첩 영역의 크기는 (WP221+D)*WP22일 수 있다. 상술한 바와 같이 패드 돌출부(PR1, PR2)의 제2 방향(DR2) 폭(WP12, WP22)이 동일하고, WP111과 WP221이 동일하면 제1 전원 리드 배선(PW_LE1)이 패드 돌출부(PR1, PR2)와 두께 방향 중첩 영역의 크기의 합은 상술한 정얼라인의 경우 및 제1 방향(DR1) 일측으로 얼라인 미스된 경우와 마찬가지로 2*WP111*P12일 수 있다.
표시 장치 제조 공정 중 배선 패드(PAD)와 리드 배선(LE) 간 초음파 본딩 공정에서 리드 배선(LE)과 배선 패드(PAD) 간 얼라인 미스(Align miss)의 정도가 상이하면 제조된 표시 장치마다 리드 배선(LE)과 배선 패드(PAD) 간의 전체적인 접합 면적이 상이해져 접합 불량 및 이로 인한 저항 불균일이 발생할 수 있다. 다만, 일 실시예의 배선 패드(PAD)와 같이 배선 패드(PAD)가 서로 다른 방향으로 돌출되고 그 면적 및 형상이 동일한 패드 돌출부(PR1, PR2)를 가지면 일정 범위의 얼라인 미스가 발생하더라도 리드 배선(LE)을 배선 패드(PAD)가 두께 방향으로 중첩하는 영역의 크기를 동일하게 유지할 수 있다. 즉, 리드 배선(LE)과 배선 패드(PAD) 간 면접합 가능한 영역의 크기를 동일하게 유지할 수 있다. 이로 인해 배선 패드(PAD)와 리드 배선(LE) 간 접합 불량 및 저항 불균일을 방지하거나 적어도 개선할 수 있다.
이하, 다른 실시예에 따른 표시 장치에 대해 설명한다. 이하의 실시예에서 이미 설명한 실시예와 동일한 구성에 대해서는 동일한 참조 부호로서 지칭하고, 그 설명을 생략하거나 간략화한다.
도 16(a) 내지 도 16(c)는 다른 실시예에 따른 표시 장치의 패드 영역의 확대된 평면 배치도이다.
도 16(a) 내지 도 16(c)는 패드 돌출부의 평면 형상이 반원, 삼각형, 사다리꼴 형상으로 적용된다는 점에서 일 실시예와 상이하다.
더욱 구체적으로 설명하면 도 16(a)를 참조하면, 패드 돌출부(PR1_1, PR2_1)의 평면 형상이 반원으로 적용될 수 있다. 제1 패드 돌출부(PR1_1)와 제2 패드 돌출부(PR2_1)의 평면 상 넓이는 동일하며 제1 패드 돌출부(PR1_1)와 제2 패드 돌출부(PR2_1)의 평면 프로파일은 완전히 동일할 수 있다.
도 16(b)를 참조하면 패드 돌출부(PR1_2, PR2_2)의 평면 형상이 삼각형으로 적용될 수 있음을 예시한다. 제1 패드 돌출부(PR1_2)와 제2 패드 돌출부(PR2_2)의 평면 상 넓이는 동일하며 제1 패드 돌출부(PR1_2)와 제2 패드 돌출부(PR2_2)의 평면 프로파일은 완전히 동일할 수 있다.
도 16(c)를 참조하면 패드 돌출부(PR1_3, PR2_3)의 평면 형상이 사다리꼴 형상으로 적용될 수 있음을 예시한다. 제1 패드 돌출부(PR1_3)와 제2 패드 돌출부(PR2_3)의 평면 상 넓이는 동일하며 제1 패드 돌출부(PR1_3)와 제2 패드 돌출부(PR2_3)의 평면 프로파일은 완전히 동일할 수 있다.
도 16(a) 내지 도 16(c)에 따른 실시예의 경우에도 제1 전원 패드(PW_PAD1_1)가 서로 다른 방향으로 돌출되고 그 면적 및 형상이 동일한 패드 돌출부을 가짐으로써 일정 범위의 얼라인 미스가 발생하더라도 리드 배선을 패널 패드가 두께 방향으로 중첩하는 영역의 크기를 동일하게 유지할 수 있다. 즉, 리드 배선과 패널 패드 간 면접합 가능한 영역의 크기를 동일하게 유지할 수 있다. 이로 인해 패널 패드와 리드 배선 간 접합 불량 및 저항 불균일을 방지하거나 적어도 개선할 수 있다.
도 17은 또 다른 실시예에 따른 표시 장치의 패드 영역의 확대된 평면 배치도이다. 도 17에 따른 전원 패드(PW_PAD1_4)는 패드 돌출부(PR1, PR2)가 각각 복수개라는 점에서 일 실시에에 따른 전원 패드(PW_PAD1)와 상이하다.
더욱 구체적으로 설명하면, 본 실시예에 따른 전원 패드(PW_PAD1_4)는 패드 돌출부(PR1, PR2)가 각각 복수개일 수 있다. 또한 제1 패드 돌출부(PR1)와 제2 패드 돌출부(PR2)의 개수가 동일할 수 있다. 제2 방향(DR2)을 따라 제2 패드 돌출부(PR2)는 제1 패드 돌출부(PR1) 사이에 배치될 수 있다.
본 실시예의 경우에도 제1 전원 패드(PW_PAD1_4)가 서로 다른 방향으로 돌출되고 그 면적 및 형상이 동일한 복수개이며 그 개수가 동일한 패드 돌출부(PR1, PR2)을 가짐으로써 일정 범위의 얼라인 미스가 발생하더라도 리드 배선을 패널 패드가 두께 방향으로 중첩하는 영역의 크기를 동일하게 유지할 수 있다. 즉, 리드 배선과 패널 패드 간 면접합 가능한 영역의 크기를 동일하게 유지할 수 있다. 이로 인해 패널 패드와 리드 배선 간 접합 불량 및 저항 불균일을 방지하거나 적어도 개선할 수 있다.
도 18은 또 다른 실시예에 따른 표시 장치의 패드 영역의 확대된 평면 배치도이다.
도 18을 참조하면 전원 패드(PW_PAD1_5)의 어느 하나의 제1 패드 돌출부(PR1)가 다른 하나의 제1 패드 돌출부(PR1)와 제2 패드 돌출부(PR2) 사이에 배치된다는 점에서 도 17에 따른 전원 패드(PW_PAD1_4)와 상이하다.
도 19는 또 다른 실시예에 따른 표시 장치의 패드 영역의 확대된 평면 배치도이다.
도 19를 참조하면 본 실시예에 따른 전원 패드(PW_PAD1_6)는 제1 패드 돌출부(PR1_4)의 평면상 넓이가 제2 패드 돌출부(PR2)의 평면상 넓이와 상이하고, 제1 패드 메인부(MR1_1)의 평면상 넓이가 제2 메인 패드부(MR2)의 평면상 넓이와 상이하다는 점에서 도 18에 따른 전원 패드(PW_PAD1_5)와 상이하다.
더욱 구체적으로 설명하면, 전원 패드(PW_PAD1_6)는 제2 패드 돌출부(PR2)의 개수가 제1 패드 돌출부(PR1_4)의 개수보다 많지만, 제2 패드 돌출부(PR2)의 전체적인 평면상 넓이의 합과 제1 패드 돌출부(PR1_4)의 평면상 넓이가 동일할 수 있다. 즉, 제1 패드 돌출부(PR1_4)의 평면상 제1 방향(DR1) 폭과 제2 패드 돌출부(PR2)의 평면상 제1 방향(DR1) 폭은 서로 동일하고, 제1 패드 돌출부(PR1_4)의 평면상 제2 방향(DR2)의 폭은 복수의 제2 패드 돌출부(PR2)의 평면상 제2 방향(DR2) 폭의 합과 서로 동일할 수 있다.
본 실시예의 경우에도 패널 패드에 리드 배선을 얼라인 과정에서 일부 얼라인 미스가 발생하더라도 제1 패드 돌출부(PR1)의 면접합이 가능한 영역의 면적과 제2 패드 돌출부(PR2)의 면접합이 가능한 영역의 면적의 합을 항상 동일하게 유지할 수 있다. 이로 인해 얼라인 미스에 의한 패널 패드와 리드 배선 간 접합 불량 및 저항 불균일을 방지할 수 있다.
도 20은 또 다른 실시예에 따른 표시 장치의 패드 영역의 확대된 평면 배치도이다.
도 20을 참조하면, 본 실시예에 따른 전원 패드(PW_PAD1_7)는 패드 연결부를 포함하지 않는다는 점에서 일 실시예에 따른 전원 패드(PW_PAD1)와 상이하다.
더욱 구체적으로 설명하면 전원 패드(PW_PAD1_7)는 제1 메인 패드부(MR1)와 제2 메인 패드부(MR2)가 제2 방향(DR2)을 따라 이격 배치될 수 있다. 제1 메인 패드부(MR1)와 제2 메인 패드부(MR2)의 이격 공간과 중첩하는 영역에서 제2 절연층(112b)은 컨택홀(CNT)을 포함하지 않을 수 있다.
본 실시예의 경우에도 패널 패드에 리드 배선을 얼라인 과정에서 일부 얼라인 미스가 발생하더라도 제1 패드 돌출부(PR1)의 면접합이 가능한 영역의 면적과 제2 패드 돌출부(PR2)의 면접합이 가능한 영역의 면적의 합을 항상 동일하게 유지할 수 있다. 이로 인해 얼라인 미스에 의한 패널 패드와 리드 배선 간 접합 불량 및 저항 불균일을 방지할 수 있다.
도 21은 또 다른 실시예에 따른 표시 장치의 패드 영역의 확대된 평면 배치도이다.
도 21에 따른 제1 전원 패드(PW_PAD1_8)는 제1 메인 패드부(MR1)와 제2 메인 패드부(MR2) 사이에 패드 연결부가 배치되지 않고 제1 메인 패드부(MR1)와 제2 메인 패드부(MR2)가 직접 물리적으로 연결될 수 있다.
본 실시예의 경우에도 패널 패드에 리드 배선을 얼라인 과정에서 일부 얼라인 미스가 발생하더라도 제1 패드 돌출부(PR1)의 면접합이 가능한 영역의 면적과 제2 패드 돌출부(PR2)의 면접합이 가능한 영역의 면적의 합을 항상 동일하게 유지할 수 있다. 이로 인해 얼라인 미스에 의한 패널 패드와 리드 배선 간 접합 불량 및 저항 불균일을 방지할 수 있다.
도 22는 또 다른 실시예에 따른 표시 장치의 패드 영역의 확대된 평면 배치도이고, 도 23은 다른 실시예에 따른 인쇄 회로 기판의 부분 평면 배치도이다.
도 22 및 도 23을 참조하면 패널 패드(PAD_1) 중 전원 패드(PW_PAD1_9, PW_PAD2_1), 및 패널 더미 패드(DU_PAD_1)가 일체로 형성되고, 리드 배선(LE_1)의 전원 리드 배선(PW_LE1_1, PW_LE2_1)과 더미 리드(DU_LE_1)는 각각 제1 방향(DR1)을 따라 일체로 형성된다는 점에서 일 실시예에 따른 배선 패드(PAD) 및 리드 배선(LE)과 차이가 있다.
예를 들어, 도 22에 도시된 바와 같이 제1 전원 패드(PW_PAD1_9)의 패드 메인부 및 패드 연결부는 제1 방향(DR1)을 따라 일체로 형성될 수 있다. 제1 전원 패드(PW_PAD1_9)의 패드 돌출부는 일 실시예와 마찬가지로 각각 패드 메인부의 제1 방향(DR1) 일측, 타측으로 돌출되어 형성되고, 제1 패드 돌출부와 제2 패드 돌출부의 평면 상 넓이는 동일하며 제1 패드 돌출부와 제2 패드 돌출부의 평면 프로파일은 완전히 동일할 수 있다.
본 실시예의 경우 일체로 형성된 전원 패드(PW_PAD1_9, PW_PAD2_1)가 두께 방향으로 중첩하고 일체로 형성된 전원 리드 배선(PW_LE1_1, PW_LE2_1)과 각각 면접합하고, 일체로 형성된 패널 더미 패드(DU_PAD_1)와 두께 방향으로 중첩하고 일체로 형성된 더미 리드(DU_LE_1)가 면접합함으로써 면접합 가능한 영역의 크기를 증가시켜 표시 장치의 본딩 불량을 미연에 방지할 수 있다.
도 24는 다른 실시예에 따른 표시 장치의 평면 배치도이고, 도 25는 다른 실시예에 따른 표시 장치의 단면도이다.
도 24 및 도 25를 참조하면, 본 실시예에 따른 표시 장치(2)의 표시 패널(100_1)은 벤딩 영역(BA)을 더 포함할 수 있다.
표시 패널(100_1)의 표시 기판은 고분자 수지 등의 절연 물질로 이루어질 수 있다. 상기 고분자 물질의 예로는 폴리에테르술폰(polyethersulphone: PES), 폴리아크릴레이트(polyacrylate: PA), 폴리아릴레이트(polyarylate: PAR), 폴리에테르이미드(polyetherimide: PEI), 폴리에틸렌 나프탈레이트(polyethylene napthalate: PEN), 폴리에틸렌 테레프탈레이드(polyethylene terepthalate: PET), 폴리페닐렌 설파이드(polyphenylene sulfide: PPS), 폴리알릴레이트(polyallylate), 폴리이미드(polyimide: PI), 폴리카보네이트(polycarbonate: PC), 셀룰로오스 트리아세테이트(cellulose triacetate: CAT), 셀룰로오스 아세테이트 프로피오네이트(cellulose acetate propionate: CAP) 또는 이들의 조합을 들 수 있다. 표시 기판(101)은 벤딩(bending), 폴딩(folding), 롤링(rolling) 등이 가능한 플렉시블(flexible) 기판일 수 있다. 플렉시블 기판을 이루는 물질의 예로 폴리이미드(PI)를 들 수 있지만, 이에 제한되는 것은 아니다.
벤딩 영역(BA)은 복수의 화소들의 어레이와 제1 패널 패드 영역(P_PA_1) 사이에 배치될 수 있다. 벤딩 영역(BA)은 비표시 영역(NA)에 위치할 수 있다. 표시 패널(100)은 벤딩 영역(BA)에 배치된 기준선인 벤딩 라인을 중심으로 일 방향으로 접힐 수 있다. 상기 벤딩 라인은 표시 패널(100_1)의 하변(또는 상변)과 평행한 직선일 수 있다. 도 25에 도시된 바와 같이 표시 패널(100_1)의 벤딩 영역(BA)은 제3 방향(DR3) 하부로 벤딩될 수 있다.
그러나, 이에 한정되는 것은 아니며, 표시 영역(DA)과 제1 패널 패드 영역(P_PA_1)은 벤딩 영역(BA)없이도 서로 연결될 수 있다. 즉, 표시 패널(100_1)은 벤딩 영역(BA)없이 표시 영역(DA)과 비표시 영역(NA) 전체가 평탄할 수 있다.
제1 패널 패드 영역(P_PA_1)에는 도 3에서 상술한 복수의 배선 패드(PAD)가 배치된다. 복수의 배선 패드(PAD) 상에는 구동 직접 회로(900)가 부착될 수 있다. 제2 패널 패드 영역(P_PA_2)에는 복수의 패널 패드가 배치되며 상기 패널 패드 상에는 메인 회로 보드(500_1)가 부착될 수 있다.
본 실시예에서 구동 집적 회로(900)는 칩 온 플라스틱(chip on plastic, COP)이나, 칩 온 글래스(chip on glass, COG)로 적용될 수 있다.
구동 집적 회로(900)는 복수의 배선 패드(PAD)와 접속하는 복수개의 범프를 포함할 수 있다. 상기 범프는 금(Au), 니켈(Ni) 및 주석(Sn) 중 하나 이상으로 형성될 수 있다.
본 실시예에서, 구동 집적 회로(900)의 상기 범프는 다른 층이나 구성의 개재없이 각 배선 패드(PAD)에 직접 접하도록 결합될 수 있다. 이와 같은 구동 집적 회로(900)의 상기 범프와 각 배선 패드(PAD)의 직접적인 결합은 초음파 본딩을 통해 이루어질 수 있다.
이상에서 본 발명의 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야에서 통상의 지식을 가진 자라면 본 발명의 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 본 발명의 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
100: 표시 패널
200: 하부 패널 시트
300: 인쇄 회로 기판
500: 메인 회로 보드

Claims (20)

  1. 표시 영역 및 상기 표시 영역 주변에 배치된 패드 영역을 포함하는 표시 기판; 및
    상기 표시 기판의 상기 패드 영역에 배치된 적어도 하나의 배선 패드를 포함하는 표시 패널을 포함하되,
    상기 배선 패드는 제1 방향으로 연장되는 메인 패드부, 상기 메인 패드부로부터 상기 제1 방향에 교차하는 제2 방향의 일측으로 돌출된 제1 돌출부, 및 상기 메인 패드부로부터 상기 제2 방향의 타측으로 돌출된 제2 돌출부를 포함하고,
    상기 제1 돌출부는 상기 제2 돌출부에 비해 상기 표시 영역에 더 가깝게 위치하는 표시 장치.
  2. 제1 항에 있어서,
    상기 제1 방향은 상기 표시 영역으로부터 상기 배선 패드가 배치되는 상기 패드 영역의 단부를 향하는 방향이고, 상기 제2 방향의 상기 타측은 상기 제2 방향의 상기 일측의 반대 방향인 표시 장치.
  3. 제2 항에 있어서,
    상기 배선 패드는 상기 메인 패드부로부터 상기 제2 방향의 상기 일측으로 돌출된 제3 돌출부, 상기 제2 방향의 상기 타측으로 돌출된 제4 돌출부를 더 포함하는 표시 장치.
  4. 제3 항에 있어서,
    상기 제3 돌출부는 상기 제4 돌출부와 상기 제2 돌출부 사이에 배치되고,
    상기 제3 돌출부는 상기 제4 돌출부에 비해 상기 표시 영역에 더 가깝게 위치하는 표시 장치.
  5. 제3 항에 있어서,
    상기 제2 돌출부는 상기 제3 돌출부와 상기 제4 돌출부 사이에 배치되고,
    상기 제3 돌출부는 상기 제4 돌출부에 비해 상기 표시 영역에 더 가깝게 위치하는 표시 장치.
  6. 제2 항에 있어서,
    상기 배선 패드는 상기 메인 패드부로부터 상기 제2 방향의 상기 타측으로 돌출된 제3 돌출부를 더 포함하되,
    상기 제1 돌출부의 넓이는 상기 제2 돌출부의 넓이 및 상기 제3 돌출부의 넓이와 동일한 표시 장치.
  7. 제2 항에 있어서,
    상기 메인 패드부는 상기 제1 돌출부의 상기 제2 방향의 타측에 배치된 제1 서브 메인 패드부, 및
    상기 제2 돌출부의 상기 제2 방향의 일측에 배치되고 상기 제1 서브 메인 패드부와 상기 제1 방향을 따라 이격 배치된 제2 서브 메인 패드부를 포함하는 표시 장치.
  8. 제2 항에 있어서,
    상기 제1 패드 돌출부와 상기 제2 패드 돌출부는 넓이 및 형상이 서로 동일한 표시 장치.
  9. 제2 항에 있어서,
    상기 표시 기판의 상기 패드 영역 상에 부착되고, 상기 배선 패드와 접속되는 리드 배선을 포함하는 인쇄 회로 기판을 더 포함하는 표시 장치.
  10. 제9 항에 있어서,
    상기 리드 배선은 상기 배선 패드의 상기 메인 패드부와 두께 방향으로 중첩하고,
    상기 제1 돌출부 및/또는 상기 제2 돌출부와 두께 방향으로 적어도 일부가 중첩하는 표시 장치.
  11. 제9 항에 있어서,
    상기 리드 배선은 상기 배선 패드와 직접 접속하는 표시 장치.
  12. 제11 항에 있어서,
    상기 리드 배선은 상기 배선 패드와 초음파 접합된 표시 장치.
  13. 제2 항에 있어서,
    상기 배선 패드는 상기 표시 영역을 지나는 신호 배선과 두께 방향으로 중첩하고 전기적으로 연결되고,
    상기 신호 배선은 게이트 신호 배선인 표시 장치.
  14. 제13 항에 있어서,
    상기 패드 영역의 상기 신호 배선과 상기 배선 패드 사이에 배치되되 상기 신호 배선의 적어도 일부를 노출하는 복수의 컨택홀을 포함하는 패드 절연막을 더 포함하되,
    상기 배선 패드는 상기 컨택홀을 통해 상기 신호 배선과 전기적으로 연결되는 표시 장치.
  15. 제2 항에 있어서,
    상기 적어도 하나의 배선 패드는 복수개이고,
    상기 복수의 배선 패드는 상기 제1 방향을 따라 배열되고
    상기 복수의 배선 패드는 상기 신호 배선을 통해 상기 표시 영역의 전원 전압 라인과 전기적으로 연결된 전원 배선 패드 및 상기 배선 패드는 상기 신호 배선을 통해 상기 표시 영역의 데이터 라인과 전기적으로 연결된 데이터 배선 패드를 포함하는 표시 장치.
  16. 제15 항에 있어서,
    상기 배선 패드 배열의 상기 제1 방향 일측에 배치되고 내부에 얼라인 홀을 포함하는 패널 얼라인 마크를 포함하는 표시 장치.
  17. 제16 항에 있어서,
    상기 인쇄 회로 기판은 상기 패널 얼라인 마크와 초음파 접합되고 평면상 내부에 회로 얼라인 홀을 포함하는 회로 얼라인 마크를 더 포함하는 표시 장치.
  18. 박막 트랜지스터를 포함하는 표시 영역 및 상기 표시 영역 주변에 배치된 패드 영역을 포함하는 표시 장치로서,
    기판;
    상기 기판 상의 제1 도전층;
    상기 제1 도전층 상의 제1 절연층;
    상기 제1 절연층 상의 제2 도전층;
    상기 제2 도전층 상의 제2 절연층; 및
    상기 제2 절연층 상의 제3 도전층을 포함하고,
    상기 제1 도전층은 상기 표시 영역의 상기 박막 트랜지스터의 게이트 전극 및 상기 패드 영역에 배치된 게이트 신호 배선을 포함하고,
    상기 제2 도전층은 상기 표시 영역의 상기 박막 트랜지스터의 소스/드레인 전극 및 상기 패드 영역에 배치된 복수의 배선 패드를 포함하되,
    상기 각 배선 패드는 상기 게이트 신호 배선과 두께 방향으로 중첩 배치되어 서로 전기적으로 연결되고,
    상기 배선 패드는 제1 방향으로 연장되는 메인 패드부, 상기 메인 패드부로부터 상기 제1 방향에 교차하는 제2 방향의 일측으로 돌출된 제1 돌출부, 및 상기 메인 패드부로부터 상기 제2 방향의 타측으로 돌출된 제2 돌출부를 포함하고,
    상기 제1 돌출부는 상기 제2 돌출부에 비해 상기 표시 영역에 더 가깝게 위치하는 표시 장치.
  19. 제18 항에 있어서,
    상기 제1 방향은 상기 표시 영역으로부터 상기 배선 패드가 배치되는 상기 패드 영역의 단부를 향하는 방향이고,
    상기 제2 방향의 상기 타측은 상기 제2 방향의 상기 일측의 반대 방향인 표시 장치.
  20. 제19 항에 있어서,
    상기 표시 기판의 상기 패드 영역 상에 부착되고, 상기 배선 패드와 접속되는 리드 배선을 포함하는 인쇄 회로 기판을 더 포함하고,
    상기 리드 배선은 상기 배선 패드의 상기 메인 패드부와 두께 방향으로 중첩하고,
    상기 제1 돌출부 및/또는 상기 제2 돌출부와 두께 방향으로 적어도 일부가 중첩하는 표시 장치.
KR1020190020781A 2019-02-21 2019-02-21 표시 장치 KR20200102622A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020190020781A KR20200102622A (ko) 2019-02-21 2019-02-21 표시 장치
US16/735,100 US11137649B2 (en) 2019-02-21 2020-01-06 Display device
CN202010093711.3A CN111599837A (zh) 2019-02-21 2020-02-14 显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190020781A KR20200102622A (ko) 2019-02-21 2019-02-21 표시 장치

Publications (1)

Publication Number Publication Date
KR20200102622A true KR20200102622A (ko) 2020-09-01

Family

ID=72141784

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190020781A KR20200102622A (ko) 2019-02-21 2019-02-21 표시 장치

Country Status (3)

Country Link
US (1) US11137649B2 (ko)
KR (1) KR20200102622A (ko)
CN (1) CN111599837A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210109427A (ko) * 2020-02-26 2021-09-06 칩본드 테크놀러지 코포레이션 플립칩 접합 구조 및 그 회로 기판
US11895774B2 (en) 2021-02-26 2024-02-06 Samsung Display Co., Ltd. Electronic apparatus

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11302614B2 (en) * 2019-08-23 2022-04-12 Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Chip on film and display device
KR20220060630A (ko) * 2020-11-04 2022-05-12 삼성디스플레이 주식회사 기판의 도전성 본딩 구조 및 이를 포함하는 표시 장치
US11515271B2 (en) * 2021-01-27 2022-11-29 Innolux Corporation Electronic device including wire on side surface of substrate and manufacturing method thereof

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200530655A (en) 2004-03-05 2005-09-16 Toppoly Optoelectronics Corp Display panel, lead pad structure, lead pad array structure and method of fabricating the same
KR20070063644A (ko) 2005-12-15 2007-06-20 삼성전자주식회사 구동 칩, 그 구동 칩이 실장된 인쇄 회로기판 및 이들을포함하는 표시 장치
US8896798B2 (en) 2011-10-20 2014-11-25 Shenzhen China Star Optoelectronics Technology Co., Ltd. Liquid crystal display and manufacturing method for the same
KR102334547B1 (ko) 2014-06-17 2021-12-03 삼성디스플레이 주식회사 어레이 기판 및 이를 이용한 집적 회로 실장 방법
CN105551378A (zh) * 2016-02-04 2016-05-04 京东方科技集团股份有限公司 一种覆晶薄膜、柔性显示面板及显示装置
CN108495455B (zh) 2018-03-23 2019-11-26 武汉华星光电半导体显示技术有限公司 连接组件及显示装置
KR20200000508A (ko) * 2018-06-22 2020-01-03 삼성디스플레이 주식회사 표시 패널, 이를 포함하는 전자 장치, 및 이의 제조 방법
KR102533660B1 (ko) 2018-07-04 2023-05-17 삼성디스플레이 주식회사 표시 장치
WO2020118881A1 (zh) * 2018-12-12 2020-06-18 惠科股份有限公司 一种显示面板的修复方法和显示面板

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210109427A (ko) * 2020-02-26 2021-09-06 칩본드 테크놀러지 코포레이션 플립칩 접합 구조 및 그 회로 기판
US11322437B2 (en) 2020-02-26 2022-05-03 Chipbond Technology Corporation Flip chip interconnection and circuit board thereof
US11895774B2 (en) 2021-02-26 2024-02-06 Samsung Display Co., Ltd. Electronic apparatus

Also Published As

Publication number Publication date
US11137649B2 (en) 2021-10-05
US20200271979A1 (en) 2020-08-27
CN111599837A (zh) 2020-08-28

Similar Documents

Publication Publication Date Title
US11791253B2 (en) Display device
JP7349493B2 (ja) 表示装置
US11031446B2 (en) Display device
KR20200102622A (ko) 표시 장치
US20230301150A1 (en) Display device
US11696473B2 (en) Display device
US11538887B2 (en) Display device and method of manufacturing the same
US11793040B2 (en) Display device
CN113314544A (zh) 显示设备
KR20210027704A (ko) 표시 장치
US11296177B2 (en) Display device with curable pattern between lead wirings and method of fabricating the same
US11302765B2 (en) Display device
US11825600B2 (en) Printed circuit board, display device, and manufacturing method of display device
CN114388573A (zh) 显示装置及用于制造显示装置的设备

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal