KR102446203B1 - 구동칩 및 이를 포함하는 표시 장치 - Google Patents

구동칩 및 이를 포함하는 표시 장치 Download PDF

Info

Publication number
KR102446203B1
KR102446203B1 KR1020170169865A KR20170169865A KR102446203B1 KR 102446203 B1 KR102446203 B1 KR 102446203B1 KR 1020170169865 A KR1020170169865 A KR 1020170169865A KR 20170169865 A KR20170169865 A KR 20170169865A KR 102446203 B1 KR102446203 B1 KR 102446203B1
Authority
KR
South Korea
Prior art keywords
bump
disposed
length
driving chip
present
Prior art date
Application number
KR1020170169865A
Other languages
English (en)
Other versions
KR20190070369A (ko
Inventor
김병용
황정호
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020170169865A priority Critical patent/KR102446203B1/ko
Priority to US16/128,740 priority patent/US10685930B2/en
Publication of KR20190070369A publication Critical patent/KR20190070369A/ko
Application granted granted Critical
Publication of KR102446203B1 publication Critical patent/KR102446203B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/90—Assemblies of multiple devices comprising at least one organic light-emitting element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L25/048—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H01L27/1244—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits for preventing breakage, peeling or short circuiting
    • H01L27/3211—
    • H01L51/56—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/129—Chiplets
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H01L2224/05572—Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13012—Shape in top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13012—Shape in top view
    • H01L2224/13013—Shape in top view being rectangular or square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13016—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13016—Shape in side view
    • H01L2224/13017—Shape in side view being non uniform along the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13016—Shape in side view
    • H01L2224/13018—Shape in side view comprising protrusions or indentations
    • H01L2224/13019—Shape in side view comprising protrusions or indentations at the bonding interface of the bump connector, i.e. on the surface of the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/13124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/13166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/13171—Chromium [Cr] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/1318—Molybdenum [Mo] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/13186—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1412—Layout
    • H01L2224/1413—Square or rectangular array
    • H01L2224/14131—Square or rectangular array being uniform, i.e. having a uniform pitch across the array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1412—Layout
    • H01L2224/1413—Square or rectangular array
    • H01L2224/14132—Square or rectangular array being non uniform, i.e. having a non uniform pitch across the array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/38—Effects and problems related to the device integration
    • H01L2924/384—Bump effects
    • H01L2924/3841—Solder bridging
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/841—Self-supporting sealing arrangements

Abstract

본 발명은 구동칩과 표시 패널을 안정적으로 연결하기 위한 구동칩 및 이를 포함하는 표시 장치에 대한 것으로, 본 발명의 일 실시예에 따른 구동칩은 회로를 포함하는 본체부; 본체부와 전기적으로 연결되고, 평면상으로 제1 방향으로 대향하는 양 단부를 포함하는 제 1 범프; 및 제1 범프 상에 배치되고 평면상으로 제1 범프보다 작은 면적을 갖는 제2 범프;를 포함하고, 제1 범프는 제1 방향에 대해 60㎛ 이상의 길이를 갖고, 제2 범프는 상기 제1 범프의 양 단부 중 적어도 하나의 상부에 배치된다.

Description

구동칩 및 이를 포함하는 표시 장치{DRIVING INTEGRATED CIRCUIT AND DISPLAY DEVICE INCLUDING THE SAME}
본 발명은 구동칩 및 이를 포함하는 표시 장치에 관한 것으로, 구동칩과 표시 패널을 안정적으로 연결하기 위한 구동칩 및 이를 포함하는 표시 장치에 대한 것이다.
표시 장치는 발광 방식에 따라 액정 표시 장치(liquid crystal display, LCD), 유기발광 표시 장치(organic light emitting diode display, OLED display), 플라즈마 표시 장치(plasma display panel, PDP), 전기 영동 표시 장치(electrophoretic display) 등으로 분류된다.
표시 장치는 일반적으로, 화상을 표시하는 표시 패널과 표시 패널을 구동하는 구동칩을 포함한다. 구동칩은 대부분 표시 패널의 가장자리에 실장된다. 예를 들어, 구동칩은 이방성 도전 필름(anisotropic conductive film, ACF)을 통해 표시 패널에 직접 실장(chip on glass, COG)되기도 하며, 테이프 캐리어 패키지(tape carrier package, TCP) 또는 연성 필름에 실장되어(chip on film, COF) 이방성 도전 필름을 통해 표시 패널과 연결되기도 한다.
최근, 표시 장치가 고해상도화되고, 표시 장치의 비표시 영역의 면적이 감소되고, 배선의 폭과 간격이 좁아지고 있다. 따라서 구동칩을 표시 패널에 안정적으로 연결시키는데 어려움이 있다.
본 발명은 상기와 같은 문제점을 해결하기 위하여 안출된 것으로, 구동칩을 표시 패널에 안정적으로 연결시킬 수 있는 구동칩 및 이를 포함하는 표시 장치를 제공하는데 그 목적이 있다.
상기와 같은 목적을 달성하기 위한 본 발명에 따른 구동칩은, 회로를 포함하는 본체부; 본체부와 전기적으로 연결되고, 평면상으로 제1 방향으로 대향하는 양 단부를 포함하는 제 1 범프; 및 제1 범프 상에 배치되고 평면상으로 제1 범프보다 작은 면적을 갖는 제2 범프;를 포함하고, 제1 범프는 제1 방향에 대해 60㎛ 이상의 길이를 갖고, 제2 범프는 제1 범프의 양 단부 중 적어도 하나의 상부에 배치된다.
제1 범프는 적어도 400㎛2 이상의 면적을 가질 수 있다.
제1 범프는 3㎛ 이상 5㎛ 이하의 높이를 가질 수 있다.
제2 범프는 제1 방향에 대해 제1 범프보다 작은 길이를 가질 수 있다.
제2 범프는 제1 방향에 대해 10㎛ 이상 20㎛ 이하의 길이를 가질 수 있다.
제2 범프는 제2 방향에 대해 8㎛ 이상 15㎛ 이하의 길이를 가질 수 있다.
제2 범프는 제1 방향과 교차하는 제2 방향에 대해 제1 범프와 실질적으로 동일한 길이를 가질 수 있다.
제2 범프는 제1 방향과 교차하는 제2 방향에 대해 제1 범프보다 작은 길이를 가질 수 있다.
제2 범프는 제1 범프의 두 개의 단부 각각에 복수 개 배치될 수 있다.
제2 범프는 제1 방향에 대해 50㎛ 이상 서로 이격될 수 있다.
상기와 같은 목적을 달성하기 위한 본 발명에 따른 표시 장치는, 화소를 포함하는 기판; 화소에 구동 신호를 인가하는 패드 배선; 및 화소에 인가되는 구동 신호를 생성하는 구동칩; 을 포함하고, 구동칩은, 화소에 인가되는 구동 신호를 생성하는 회로를 포함하는 본체부; 본체부와 전기적으로 연결되고, 평면상으로 제1 방향으로 대향하는 양 단부를 포함하는 제1 범프; 및 제1 범프 상에 배치되고, 평면상으로 제1 범프보다 작은 면적을 가지며, 패드 배선과 접촉하는 제2 범프;를 포함하고, 제1 범프는 제1 방향에 대해 60㎛ 이상의 길이를 갖고, 제2 범프는 제1 범프의 단부들 중 적어도 하나의 상부에 배치될 수 있다.
제1 범프는 3㎛ 이상 5㎛ 이하의 높이를 가질 수 있다.
제1 범프는 상기 패드 배선과 3㎛ 이상 5㎛ 이하의 거리로 이격되어 배치되고, 제2 범프는 상기 제1 범프의 상면으로부터 3㎛ 이상 5㎛ 이하의 높이를 가질 수 있다.
제2 범프는 제1 방향에 대해 제1 범프보다 작은 길이를 가질 수 있다.
제2 범프는 제1 방향에 대해 10㎛ 이상 20㎛ 이하의 길이를 가질 수 있다.
제2 범프는 제1 방향과 교차하는 제2 방향에 대해 8㎛ 이상 15㎛ 이하의 길이를 가질 수 있다.
제2 범프는 제1 방향과 교차하는 제2 방향에 대해 제1 범프와 실질적으로 동일한 길이를 가질 수 있다.
제2 범프는 제1 방향과 교차하는 제2 방향에 대해 제1 범프보다 작은 길이를 가질 수 있다.
제2 범프는 제1 범프의 두 개의 단부 각각에 복수 개 배치될 수 있다.
기판과 연결된 연성 회로 기판을 더 포함하고, 기판은 복수의 화소가 배치된 표시 영역 및 표시 영역을 둘러싸는 비표시 영역을 포함하고, 패드 배선은 연성 회로 기판 및 상기 비표시 영역 중 적어도 하나에 배치될 수 있다.
본 발명에 따른 구동칩은 제1 범프로부터 돌출된 제2 범프를 포함하여, 초음파 접합 공정시, 접합을 위한 충분한 압력이 구동칩의 제2 범프 및 표시 패널의 배선에 전달된다. 따라서, 구동칩의 범프를 표시 패널의 배선에 안정적으로 접합시킬 수 있다.
도 1은 본 발명의 일 실시예에 따른 표시 패널 및 구동칩의 사시도이다.
도 2는 도 1의 I-I`를 따라 자른 단면도이다.
도 3은 본 발명의 일 실시예에 따른 구동칩 하면의 평면도이다.
도 4a는 본 발명의 일 실시예에 따른 구동칩을 확대한 도면이다.
도 4b는 본 발명의 다른 일 실시예에 따른 구동칩을 확대한 도면이다.
도 5는 도 4a의 II-II`를 따라 자른 단면도이다.
도 6은 도 4b의 III-III`를 따라 자른 단면도이다.
도 7a는 본 발명의 또 다른 일 실시예에 따른 구동칩을 확대한 도면이다.
도 7b는 본 발명의 또 다른 일 실시예에 따른 구동칩을 확대한 도면이다.
도 8은 도 7a의 IV-IV`를 따라 자른 단면도이다.
도 9a는 본 발명의 또 다른 일 실시예에 따른 구동칩을 확대한 도면이다.
도 9b는 본 발명의 또 다른 일 실시예에 따른 구동칩을 확대한 도면이다.
도 10는 도 9a의 V-V`를 따라 자른 단면도이다.
도 11은 본 발명의 일 실시예에 따른 구동칩과 패드 배선의 접촉 부분을 확대한 확대도이다.
이하, 도면 및 실시예를 참조하여 본 발명을 보다 상세히 설명한다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 의해 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 본 실시예들은 단지 예시적인 것이다. 본 발명의 권리범위는 청구항에 의해 정의될 것이다. 몇몇 실시예에서, 잘 알려진 공정 단계들, 잘 알려진 소자 구조 및 잘 알려진 기술들은 본 발명이 모호하게 해석되는 것을 피하기 위하여 구체적으로 설명되지 않는다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 어떤 부분이 다른 부분과 "연결"되어 있다고 할 때, 이는 "직접적으로 연결"되어 있는 경우뿐 아니라, 중간에 다른 소자를 사이에 두고 "전기적으로 연결"되어 있는 경우도 포함한다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 "포함한다(comprises)" 및/또는 "포함하는(comprising)"은 언급된 구성요소, 단계, 동작 및/또는 소자는 하나 이상의 다른 구성요소, 단계, 동작 및/또는 소자의 존재 또는 추가를 배제하지 않는다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 그리고 도면에서, 설명의 편의를 위해, 일부 층 및 영역의 두께를 과장되게 나타내었다. 층, 막, 영역, 판 등의 부분이 다른 부분 “상에” 있다고 할 때, 이는 다른 부분 “바로 상에” 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다.
또한, 이하에서 표시 장치로, 유기 발광층을 포함하는 유기발광 표시 장치가 실시예로 설명되어 있으나, 표시 장치가 이에 한정되지 않는다. 본 발명에 따른 표시 장치는 액정 표시 장치, 플라즈마 표시 장치, 전계 방출 표시 장치 등을 포함한다.
다른 정의가 없다면, 본 명세서에서 사용되는 모든 용어(기술 및 과학적 용어를 포함)는 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 공통적으로 이해될 수 있는 의미로 사용될 것이다.
도 1은 본 발명의 일 실시예에 따른 표시 장치 및 구동칩의 사시도이고, 도 2는 도 1의 I-I`를 따라 자른 단면도이다.
도 1을 참조하면, 본 발명에 따른 표시 장치는 표시 패널, 연성 인쇄 회로 기판(FPCB)(240), 인쇄 회로 기판(280) 및 구동칩(250)을 포함한다.
표시 패널은 화상을 표시하는 패널로서, 유기발광 패널(Organic Light Emitting Diode Panel)일 수 있다. 이외에도 표시 패널은 액정 패널(Liquid Crystal Display Panel), 전기영동 표시 패널(Electrophoretic Display Panel), LED 패널, 무기 EL 패널(Electro Luminescent Display Panel), FED 패널(Field Emission Display Panel), SED 패널(Surfaceconduction Electron-emitter Display Panel), PDP(Plasma Display Panel), CRT(Cathode Ray Tube) 표시패널 중 어느 하나일 수 있다. 다만, 이는 하나의 예시일 뿐이며 이외에도 현재 개발되어 상용화되었거나 향후 기술 발전에 따라 구현 가능한 모든 종류의 표시패널이 본 발명의 표시 패널로 사용될 수 있다.
표시 패널은 기판(111), 기판(111)과 대향 배치된 밀봉 기판(201), 화소부(150) 및 실링 부재(290)를 포함한다. 그러나, 본 발명의 실시예가 이에 한정되는 것은 아니다. 따라서, 기판(111)이 밀봉 기판(201)이 아닌 박막 봉지층 등에 의해 봉지되는 것도 가능함은 물론이다.
기판(111)은, 발광에 의해 표시가 이루어지는 표시 영역(DA)과, 표시 영역(DA)의 외곽에 위치한 비표시 영역(NDA)을 포함한다. 기판(111)의 표시 영역(DA)에 다수의 화소들이 배치되어 화소부(150)가 구성된다.
비표시 영역(NDA)은, 외부 신호를 제공 받아 이를 화소부(150)에 전달하는 복수의 패드 배선(270) 등이 형성된 패드 영역(PA)을 포함한다. 패드 영역(PA)에 하나 이상의 구동칩(250)이 배치된다.
화소부(150)는 기판(111) 상에 형성되며 유기 발광 소자(미도시) 및 유기 발광 소자를 구동하기 위한 배선부(미도시)를 포함한다. 화소부(150)의 배선부는 구동칩(250)과 연결된다. 유기 발광 소자 이외에도 표시 장치에 적용될 수 있는 소자이면 화소부(150)를 구성할 수 있다.
밀봉 기판(201)은 기판(111)과 대향 배치되며, 실링 부재(290)를 매개로 하여 기판(111)과 합지된다. 밀봉 기판(201)은 화소부(150)를 덮으며 보호한다. 밀봉 기판(201)은 기판(111)의 면적보다 작을 수 있다. 따라서, 기판(111)의 패드 영역(PA)은 밀봉 기판(201)에 의해 노출될 수 있다.
밀봉 기판(201)상에 편광판이 배치될 수도 있다(미도시). 편광판은 외광의 반사를 방지한다.
인쇄 회로 기판(280)은 표시 패널에 구동 신호를 공급하는 회로 기판이다. 인쇄 회로 기판(280)에 표시 패널을 구동시키는 제어 신호를 생성하는 타이밍 컨트롤러(미도시), 전원 전압을 생성하는 전원 전압 생성부(미도시) 등이 포함될 수 있다.
인쇄 회로 기판(280)은 표시 패널의 일면에 배치될 수 있다. 보다 구체적으로 인쇄 회로 기판(280)은 표시 패널의 배면 측에 배치될 수 있다. 일반적으로 표시 패널은 표시 패널의 상면 측에 화상을 디스플레이 하므로, 표시 패널의 배면 측은 사용자가 볼 수 없는 영역이 된다. 따라서, 공간 효율성을 극대화하고, 사용자의 시인 필요성이 없는 구성을 숨기기 위해 인쇄 회로 기판(280)은 표시 패널의 배면 측에 배치될 수 있다. 다만 이는 하나의 예시일 뿐이며, 필요에 따라 인쇄 회로 기판(280)이 표시 패널의 측면에 배치되는 것도 가능하고, 인쇄 회로 기판과 연성 인쇄 회로 기판(240)이 일체화되어 형성될 수도 있다.
실링 부재(290)로 실링 글래스 프릿(sealing glass frit) 등과 같이 통상적인 것이 사용될 수 있다.
본 발명의 일 실시예에 따르면, 회로 부재로 연성 인쇄 회로 기판(flexible printed circuit board, FPCB)(240)과 구동칩(250)이 사용된다. 이러한 회로 부재는 전기적으로 연결될 수 있다. 구체적으로, 회로 부재(240, 250)는 이방성 도전 필름에 의해 패드 영역(PA)의 패드 배선(270)과 전기적으로 연결되거나, 패드 영역(PA)의 패드 배선(270)과 직접 접촉하여 연결된다. 예를 들어, 회로 부재(240, 250)는 초음파 접합 공정을 통해 패드 영역(PA)의 패드 배선(270)과 직접적으로 접촉하여 전기적으로 연결될 수 있다.
연성 인쇄 회로 기판(240)은 표시 패널 및 인쇄 회로 기판(280)과 전기적으로 연결됨으로써, 표시 패널과 인쇄 회로 기판(280) 사이의 전기적 연결 관계를 제공할 수 있다. 연성 인쇄 회로 기판(240)은 이방성 도전 필름에 의해 또는 직접 접촉하여 패드 영역(PA)의 패드 배선(270)과 연결될 수 있다.
도면에 미도시 되었으나, 연성 인쇄 회로 기판(240)은 단면 구조 상으로 기재 필름, 기재 필름 상에 배치된 배선 패턴을 포함할 수 있으며, 배선 패턴 상에 배치된 커버 필름을 더 포함할 수 있다.
기재 필름과 커버필름은 유연성, 절연성 및 내열 특성이 우수한 재질을 갖는 필름으로 형성될 수 있으며, 예를 들어, 폴리이미드(polyimide)로 형성될 수 있으나 이에 한정되는 것은 아니다.
기재 필름과 커버 필름 사이에는 배선 패턴이 배치될 수 있다. 배선 패턴은 소정의 전기적 신호를 전달하기 위한 것으로, 구리(Cu) 등과 같은 금속 재료로 형성되며, 주석, 은, 니켈 등이 구리의 표면에 도금될 수도 있다.
도 3은 본 발명의 일 실시예에 따른 구동칩 하면의 평면도이고, 도 4a는 본 발명의 일 실시예에 따른 구동칩을 확대한 도면이고, 도 4b는 본 발명의 다른 일 실시예에 따른 구동칩을 확대한 도면이다. 도 5는 도 4a의 II-II`를 따라 자른 단면도이고, 도 6은 도 4b의 III-III`를 따라 자른 단면도이다.
구동칩(250)은 패드 전극(270)과 연결되어 유기 발광 소자(210)의 발광을 제어한다. 구동칩(250)은 구동 IC 등의 집적 회로 칩일 수 있다.
도 3 내지 도 6을 참조하면, 구동칩(250)은 본체부(251) 및 본체부(251)로부터 연장되어 패드 전극(270)과 연결되는 범프(bump, 252)를 포함한다.
본체부(251)는 화소들을 구동시키기 위한 스캔 드라이버(미도시)와 데이터 드라이버(미도시) 등을 포함하는 배선층(도 5의 251d, 251e)을 포함할 수 있다. 범프(252)는 패드 전극(270)과 중첩하는 본체부(251) 상에 형성된다.
구동칩(250)은 패드 전극(270)과 전기적으로 연결되도록 기판(111)의 패드 영역(PA)에 칩 온 글라스(chip on glass; COG) 방식으로 실장될 수 있다.
한편, 구동칩(250)은 반드시 비표시 영역(NDA)에 형성되어야 하는 것은 아니며 생략될 수도 있다. 또한, 구동칩(250)은 칩 온 필름(chip on film) 방식으로 연성 회로 기판에 실장될 수 있다. 즉, 구동칩(250)이 필름 위에 칩 형태로 실장된 테이프 캐리어 패키지(tape carrier package, TCP)가 유기 발광 표시 장치에 적용될 수 있다.
범프(252)는 기판(111)과 대향하는 구동칩(250)의 하면에 위치할 수 있다. 도 3 내지 도 4b를 참조하면, 범프(252)는 제1 방향(DR1) 또는 제2 방향(DR2)을 따라 매트릭스 형태로 배열될 수 있다. 구체적으로, 초음파 접합 공정에 의해 범프(252)의 일부가 마찰열에 의해 녹아 흘러내려 범프(252) 사이에서 쇼트(short)가 발생하는 것을 방지하기 위해, 제1 방향(DR1)을 따라 10㎛ 이상 20㎛ 이하의 거리(D1)만큼 이격되어 배치되고, 범프(252)는 제2 방향(DR2)을 따라 10㎛ 이상 20㎛ 이하의 거리(D2)만큼 이격되어 배치된다.
도 3 내지 도 6을 참조하면, 각 범프(252)는 제1 범프(253) 및 제2 범프(254)를 포함한다.
제1 범프(253)는 평면상 사각형 형상으로 이루어질 수 있으며, 구체적으로, 제1 범프(253)는 제1 방향(DR1)을 따라 대향하는 양 단부를 가질 수 있다.
제1 범프(253)는 도전성이 우수한 금속 또는 금속 산화물로 이루어질 수 있다. 예를 들어 금, 크롬, 은, 몰리브덴, 알루미늄, 구리, 티타늄, 인듐-틴-산화물이나 인듐-아연-산화물 등으로 형성될 수 있다. 또한, 상기한 금속 중 두 종 이상의 금속이나 금속 산화물의 합금으로 형성될 수도 있다.
제2 범프(254)는 평면상 사각형 형상으로 이루어질 수 있다. 다만, 본 발명의 실시예가 이에 한정되는 것은 아니다.
도 4a 및 도 4b를 참조하면, 제2 범프(254)는 제1 범프(253)의 양 단부 중 적어도 하나의 상부에 배치될 수 있다. 구체적으로, 제1 방향(DR1)을 따라 대향하는 제1 범프(253)의 양 단부 중 어느 하나의 상부에 배치될 수 있다. 구체적으로, 제2 범프(254)는 제1 방향(DR1)을 따라 대향하는 제1 범프(253)의 양 단부 중 하나의 상부에 배치될 수 있다.
제2 범프(254)는 평면상에서 제1 범프(253)보다 작은 면적을 가진다. 초음파 접합 공정시, 제2 범프(254)는 패드 영역(PA)의 패드 배선(270)과 접촉한다. 제2 범프(254)와 패드 배선(270)의 접촉 면적이 작기 때문에, 제2 범프(254)와 패드 배선(270)에 단위면적당 높은 압력이 가해져 제2 범프(254)는 패드 영역(PA)의 패드 배선(270)과 안정적으로 연결될 수 있다.
제2 범프(254)는 도전성이 우수한 금속 또는 금속 산화물로 이루어질 수 있다. 예를 들어 금, 크롬, 은, 몰리브덴, 알루미늄, 구리, 티타늄, 인듐-틴-산화물이나 인듐-아연-산화물 등으로 형성될 수 있다. 또한, 상기한 금속 중 두 종 이상의 금속이나 금속 산화물의 합금으로 형성될 수도 있다.
본 발명의 일 실시예에 따르면, 도 4a 및 도 5에 도시된 바와 같이, 제2 범프(254)는 제1 범프(253)의 제1 방향(DR1)에 대한 길이(L1)보다 작은 길이(L2)를 가지고, 제2 방향(DR2)에 대해 제1 범프(253)과 동일한 길이(W1)를 가질 수 있다. 구체적으로, 제2 범프(254)는 제1 방향(DR1)에 대해 10㎛ 이상 20㎛ 이하의 길이(L2)를 가지고, 제2 방향(DR2)에 대해 8㎛ 이상 15㎛ 이하의 길이(W1)를 가질 수 있다.
본 발명의 일 실시예에 따르면, 도 4a 및 도 5에 도시된 바와 같이, 제1 범프(253)는 제1 방향(DR1)에 대해 400㎛2 이상의 면적을 갖는다. 구체적으로, 제1 범프(253)는 제1 방향(DR1)에 대해 400㎛2 이상의 면적이 노출된다. 예를 들어, 제1 범프(253)는 제1 방향(DR1)에 대해 60㎛ 이상의 길이(L1)를 갖고, 제2 방향(DR2)에 대해 8㎛ 이상 15㎛ 이하의 길이(W1)를 가지며, 제2 범프(254)는 제1 방향(DR1)에 대해 10㎛ 이상 20㎛ 이하의 길이(L2)를 갖고, 제2 방향(DR2)에 대해 8㎛ 이상 15㎛ 이하의 길이(W1)를 가질 수 있다. 이에 따라, 제1 범프(253) 중 제1 방향(DR1)에 대해 50㎛ 이상의 길이를 갖고, 제2 방향(DR2)에 대해 8㎛ 이상의 길이를 갖는 사각형의 형상이 노출될 수 있다.
본 발명의 다른 일 실시예에 따르면, 도 4b 및 도 6에 도시된 바와 같이, 제2 범프(254)는 제2 방향(DR2)에 대해 제1 범프(253)보다 작은 길이(W2)를 가질 수 있다(W1>W2). 본 발명의 다른 일 실시예의 제2 범프(254)는 본 발명의 일 실시예의 제2 범프(254)보다 더 작은 면적을 가져, 패드 배선(270)과 더 작은 접촉 면적을 가져 단위면적당 가해지는 압력이 증가할 수 있다. 이에 따라, 제2 범프(254)와 패드 배선(270)은 보다 안정적으로 연결될 수 있다.
본 발명의 다른 일 실시예에 따르면, 도 4b에 도시된 바와 같이, 제1 범프(253)는 제1 방향(DR1)에 대해 400㎛2 이상의 면적을 갖는다. 구체적으로, 제1 범프(253)는 제1 방향(DR1)에 대해 400㎛2 이상의 면적이 노출된다. 예를 들어, 제1 범프(253)는 제1 방향(DR1)에 대해 60㎛ 이상의 길이(L1)를 갖고, 제2 방향(DR2)에 대해 8㎛ 이상 15㎛ 이하의 길이(W1)를 가지며, 제2 범프(254)는 제1 방향(DR1)에 대해 10㎛ 이상 20㎛ 이하의 길이(L2)를 갖고, 제2 방향(DR2)에 대해 제1 범프(253)보다 작은 길이(W2)를 가질 수 있다. 이에 따라, 제1 범프(253) 중 제1 방향(DR1)에 대해 50㎛ 이상의 길이를 갖고, 제2 방향(DR2)에 대해 8㎛ 이상의 길이를 갖는 사각형의 형상이 노출될 수 있다.
본 발명의 일 실시예 및 다른 일 실시예에 따르면, 표시 패널의 패드 전극(270)과 구동칩(250)의 범프(252)를 초음파 접합 공정을 통해 접합할 때, 제1 범프(253)보다 작은 면적을 갖는 제2 범프(254) 및 패드 영역(PA)에 위치한 패드 배선(270)에 압력이 가해지며, 단위 면적당 가해지는 압력의 크기가 커질 수 있다. 이에 따라, 구동칩(250)의 범프(252)가 패드 배선(270)에 안정적으로 접합될 수 있다. 또한, 본 발명의 일 실시예 및 다른 일 실시예에 따르면, 구동칩(250)은 표시 패널의 패드 배선(270)에 접합되기 전에 각 제1 범프(253)에 대해 접촉(contact) 검사를 진행하며, 이 접촉 검사를 진행하기 위해 제1 범프(253)는 400㎛2 이상의 면적이 노출될 수 있다.
도 5 및 도 6을 참조하면, 본체부(251)는 실리콘 기판(251a), 산화막(251b), 무기막(251c) 및 배선층(251d, 251e)을 포함할 수 있다.
실리콘 기판(251a)은 배선층(251d, 251e)을 형성하기 위한 기재로서 기능할 수 있다. 예를 들어, 실리콘 기판(251a)은 실리콘(Si)으로 형성될 수 있다.
산화막(251b)는 실리콘 기판(251a)의 일면을 산화시켜 형성된 산화 실리콘으로 이루어질 수 있으나, 이에 한정되는 것은 아니며, 산화막(251b)은 별도로 증착 또는 도포된 절연 물질일 수도 있다.
무기막(251c)은 실리콘 질화막, 실리콘 산화막 또는 실리콘 질화막로 이루어질 수 있다. 다만, 본 발명의 실시예가 이에 한정되는 것은 아니다.
배선층(251d, 251e)은 저항, 커패시터 또는 인덕터 등의 전자 소자 및 배선을 포함할 수 있다. 배선은 전자 소자들을 전기적으로 연결할 수 있다. 배선층(251d, 251e)은 범프(252)와 전기적으로 연결될 수 있다. 구체적으로, 배선층(251d, 251e)은 제1 범프(253)와 직접적으로 접촉되어 전기적으로 연결될 수 있다.
도 5에 도시된 바와 같이, 제2 범프(254)는 제1 범프(253)로부터 돌출된 형상을 가질 수 있다. 구체적으로, 제1 범프(253)는 배선층(251d, 251e)의 상면으로부터 3㎛ 이상 5㎛ 이하의 높이(H1)를 가질 수 있으며, 제2 범프(254)는 제1 범프(253)의 상면으로부터 6㎛ 이상 10㎛ 이하의 높이(H2)를 가질 수 있다. 다시 말해서, 초음파 접합 공정 전, 제2 범프(254)는 제1 범프(253)보다 큰 높이를 가질 수 있다.
제2 범프(254)는 제1 범프(253)와 일체로 형성될 수 있다. 다만, 본 발명의 실시예가 이에 한정되는 것은 아니며, 제2 범프(254)는 제1 범프(253)와 별도로 형성될 수 있다.
이하, 도 7a 내지 도 8을 참조하여, 본 발명의 또 다른 실시예들에 대해 상세히 설명한다. 본 발명의 또 다른 실시예들에 따른 구동칩에 관한 설명 가운데 본 발명의 일 실시예 및 다른 일 실시예에 따른 구동칩에 관한 설명과 중복되는 내용은 생략한다.
도 7a는 본 발명의 또 다른 일 실시예에 따른 구동칩을 확대한 도면이고, 도 7b는 본 발명의 또 다른 일 실시예에 따른 구동칩을 확대한 도면이다. 도 8은 본 발명의 또 다른 일 실시예들의 단면도이다.
본 발명의 또 다른 실시예들에 따르면, 도 7a 내지 도 8에 도시된 바와 같이, 제1 방향(DR1)을 따라 대향하는 제1 범프(253)의 양 단부 중 어느 하나의 상부에 배치될 수 있다. 구체적으로, 제2 범프(254)는 제1 방향(DR1)을 따라 대향하는 제1 범프(253)의 양 단부 중 하나의 상부에 배치될 수 있다.
본 발명의 또 다른 실시예들에 따르면, 복수의 제2 범프(254)들은 제1 방향(DR1)에 대해 서로 다른 이격 거리를 가질 수 있다. 구체적으로, 제1 방향(DR1)을 따라 두번째 위치한 제2 범프(254)는 첫번째 위치한 제2 범프(254) 및 세번째 위치한 제2 범프(254)와 각각 서로 다른 거리로 이격되어 배치될 수 있다. 예를 들어, 제1 방향(DR1)을 따라 두번째 위치한 제2 범프(254)와 첫번째 위치한 제2 범프(254) 사이의 이격 거리(D1a)는 제1 방향(DR1)을 따라 두번째 위치한 제2 범프(254)와 세번째 위치한 제2 범프(254) 사이의 이격거리(D1b)보다 작다.
제2 범프(254)는 평면상에서 제1 범프(253)보다 작은 면적을 가진다. 초음파 접합 공정시, 제2 범프(254)는 패드 영역(PA)의 패드 배선(270)과 접촉한다. 제2 범프(254)와 패드 배선(270)의 접촉 면적이 작기 때문에, 이 접촉 면적에 단위면적당 높은 압력이 가해져 제2 범프(254)는 패드 영역(PA)의 패드 배선(270)과 안정적으로 연결될 수 있다.
본 발명의 또 다른 실시예들에 따르면, 표시 패널의 패드 전극(270)과 구동칩(250)의 범프(252)를 초음파 접합 공정을 통해 접합할 때, 작은 면적을 갖는 제2 범프(254) 및 패드 영역(PA)에 위치한 패드 배선(270)에 압력이 가해지며, 단위 면적당 가해지는 압력의 크기가 커질 수 있다. 이에 따라, 구동칩(250)의 범프(252)가 패드 배선(270)에 안정적으로 접합될 수 있다. 또한, 본 발명의 또 다른 실시예들에 따르면, 구동칩(250)은 표시 패널의 패드 배선(270)에 접합되기 전에 각 제1 범프(253)에 대해 접촉(contact) 검사를 진행하며, 이 접촉 검사를 진행하기 위해 제1 범프(253)는 400㎛2 이상의 면적을 가질 수 있고, 구체적으로, 제1 범프(253)는 400㎛2 이상의 면적이 노출될 수 있다.
이하, 도 9a 내지 도 10을 참조하여, 본 발명의 또 다른 실시예들에 대해 상세히 설명한다. 본 발명의 또 다른 실시예들에 따른 구동칩에 관한 설명 가운데 본 발명의 일 실시예 및 다른 일 실시예에 따른 구동칩에 관한 설명과 중복되는 내용은 생략한다.
도 9a는 본 발명의 또 다른 일 실시예에 따른 구동칩을 확대한 도면이고, 도 9b는 본 발명의 또 다른 일 실시예에 따른 구동칩을 확대한 도면이다. 도 10은 본 발명의 또 다른 일 실시예들의 단면도이다.
제2 범프(254a, 254b)는 제1 범프(253)의 양 단부에 각각 배치될 수 있다. 구체적으로, 도 9a 내지 도 9b에 도시된 바와 같이, 제1 방향(DR1)을 따라 대향하는 제1 범프(253)의 양 단부에 배치될 수 있다. 구체적으로, 두 개의 제2 범프(254a, 254b)는 제1 방향(DR1)을 따라 대향하는 제1 범프(253)의 양 단부의 상부에 각각 배치될 수 있다. 예를 들어, 하나의 제2 범프(254a)는 제1 방향(DR1)을 따라 대향하는 제1 범프(253)의 양 단부 중 어느 하나의 상부에 배치되고, 다른 하나의 제2 범프(254b)는 제1 방향(DR1)을 따라 대향하는 제1 범프(253)의 양 단부 중 다른 하나의 상부에 배치될 수 있다.
제2 범프(254a, 254b)는 평면상에서 제1 범프(253)보다 작은 면적을 가진다. 초음파 접합 공정시, 제2 범프(254a, 254b)는 패드 영역(PA)의 패드 배선(270)과 접촉한다. 제2 범프(254a, 254b)와 패드 배선(270)의 접촉 면적이 작기 때문에, 이 접촉 면적에 단위면적당 높은 압력이 가해져 제2 범프(254a, 254b)는 패드 영역(PA)의 패드 배선(270)과 안정적으로 연결될 수 있다.
본 발명의 또 다른 일 실시예에 따르면, 도 9a 및 도 10에 도시된 바와 같이, 제1 범프(253)는 제1 방향(DR1)에 대해 70㎛보다 큰 길이(L1)를 갖는다. 구체적으로, 구동칩(250)은 표시 패널의 패드 배선(270)에 접합되기 전에 각 제1 범프(253)에 대해 접촉(contact) 검사를 진행하며, 이 접촉 검사를 진행하기 위해 제1 범프(253)는 제1 방향(DR1)에 대해 70㎛이상의 길이(L1)를 갖는다(L1>70㎛).
본 발명의 또 다른 일 실시예에 따르면, 도 9a 및 도 10에 도시된 바와 같이, 제2 범프(254a, 254b)는 제2 방향(DR2)에 대해 제1 범프(253)과 동일한 길이(W1)를 가지고, 제1 범프(253)의 제1 방향(DR1)에 대한 길이(L1)보다 작은 길이(L2)를 가질 수 있다. 구체적으로, 제2 범프(254a, 254b)는 제2 방향(DR2)에 대해 8㎛ 이상 15㎛ 이하의 길이(W1)를 가지고, 제1 방향(DR1)에 대해 10㎛ 이상 20㎛ 이하의 길이(L2)를 가질 수 있다.
본 발명의 또 다른 일 실시예에 따르면, 도 9b 및 도 10에 도시된 바와 같이, 제2 범프(254a, 254b)는 제1 범프(253)의 제2 방향(DR2)에 대한 길이(W1)보다 작은 길이(W2)를 가지고, 제1 범프(253)의 제1 방향(DR1)에 대한 길이(L1)보다 작은 길이(L2)를 가질 수 있다. 구체적으로, 제2 범프(254a, 254b)는 제2 방향(DR2)에 대해 8㎛ 이상 15㎛ 이하의 길이(W1)를 가지고, 제1 방향(DR1)에 대해 10㎛ 이상 20㎛ 이하의 길이(L2)를 가질 수 있다.
본 발명의 또 다른 실시예들에 따르면, 표시 패널의 패드 배선(270)과 구동칩(250)의 범프(252)를 초음파 접합 공정을 통해 접합할 때, 작은 면적을 갖는 제2 범프(254) 및 패드 영역(PA)에 위치한 패드 배선(270)에 압력이 가해지며, 단위 면적당 가해지는 압력의 크기가 커질 수 있다. 이에 따라, 구동칩(250)의 범프(252)가 패드 배선(270)에 안정적으로 접합될 수 있다. 또한, 본 발명의 또 다른 일 실시예들에 따르면, 구동칩(250)은 표시 패널의 패드 배선(270)에 접합되기 전에 각 제1 범프(253)에 대해 접촉(contact) 검사를 진행하며, 이 접촉 검사를 진행하기 위해 제1 범프(253)는 400㎛2 이상의 면적을 가질 수 있다. 구체적으로, 제1 범프(253)는 400㎛2 이상의 면적이 노출될 수 있다.
이하, 도 11을 참조하여, 본 발명의 또 다른 실시예에 따른 표시 장치를 설명한다. 본 발명의 또 다른 실시예에 따른 표시 장치는 앞서 설명한 일 실시예에 따른 구동칩을 포함한다.
도 11은 본 발명의 일 실시예에 따른 구동칩과 패드 배선의 접촉 부분을 확대한 확대도이다.
도 11을 참조하면, 구동칩(250)은 초음파 접합 공정을 통해 표시 패널에 실장될 수 있다. 구체적으로, 도 11에 도시된 바와 같이, 구동칩(250)의 제2 범프(254)는 초음파 접합 공정을 통해 패드 영역(PA)의 패드 배선(270)과 직접 접촉하여 전기적으로 연결될 수 있다.
본 발명의 일 실시예에 따르면, 구동칩(250)은 기판(111)의 패드 영역(PA) 또는 기판과 연결된 연성 인쇄 회로 기판(240) 중 적어도 어느 하나에 실장될 수 있다.
본 발명의 일 실시예에 따르면, 제2 범프(254)는 초음파 접합 공정에 의해 제2 범프(254)와 패드 배선(270)이 접촉하는 면에서 패드 배선(270)과 서로 접합된다.
초음파 접합 공정은 초음파 주파수 대역의 기계적 진동 에너지를 압력과 함께 접합하고자 하는 금속에 가하여 접촉된 면에서 마찰열을 발생시켜 금속 표면을 순간적으로 소성변형 시켜 서로 다른 금속이 접합을 이루도록 하는 공정이다. 초음파 접합 공정에 따라, 제2 범프(254)는 기판의 패드 배선(270)과 직접 접합되어 전기적으로 연결된다.
본 발명의 일 실시예에 따르면, 초음파 접합 공정의 마찰열에 의해 제2 범프(254)의 상면이 녹아 제2 범프(254)의 주변으로 흘러내릴 수 있다. 이에 따라, 제2 범프(254)의 높이(H3)가 초음파 접합 공정 전 제2 범프(254)의 높이(H2)보다 낮아질 수 있으며, 구체적으로, 제1 범프(253)로부터 3㎛ 이상 5㎛ 이하의 높이(H3)를 가질 수 있다. 다시 말해서, 제1 범프(253)는 패드 배선(270)으로부터 3㎛ 이상 5㎛ 이하의 거리(H3)만큼 이격되어 배치될 수 있다.
이상 설명된 표시 장치의 실시예는 예시적인 것에 불과하며, 본 발명의 보호범위는 본 발명 기술분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등예를 포함할 수 있다.
250: 구동칩 251: 본체부
252: 범프 253: 제1 범프
254: 제2 범프 270: 패드 배선

Claims (20)

  1. 회로를 포함하는 본체부;
    상기 본체부와 전기적으로 연결되고, 평면상으로 제1 방향으로 대향하는 제1 양 단부 및 상기 제1 방향에 수직한 제2 방향으로 대향하는 제2 양 단부를 포함하는 제 1 범프; 및
    상기 제1 범프 상에 배치되고 평면상으로 제1 범프보다 작은 면적을 갖는 제2 범프;를 포함하고,
    상기 제1 범프는 상기 제1 방향에 대해 60㎛ 이상의 길이를 갖고,
    상기 제2 범프는 상기 제1 범프의 상기 제1 양 단부 중 적어도 하나의 상부에 배치되고, 상기 제2 양 단부 상부에는 배치되지 않는 구동칩.
  2. 제1항에 있어서,
    상기 제1 범프는 적어도 400㎛2 이상의 면적을 갖는 구동칩.
  3. 제1항에 있어서,
    상기 제1 범프는 3㎛ 이상 5㎛ 이하의 높이를 갖는 구동칩.
  4. 제1항에 있어서,
    상기 제2 범프는 상기 제1 방향에 대해 제1 범프보다 작은 길이를 갖는 구동칩.
  5. 제4항에 있어서,
    상기 제2 범프는 상기 제1 방향에 대해 10㎛ 이상 20㎛ 이하의 길이를 갖는 구동칩.
  6. 제4항에 있어서,
    상기 제2 범프는 상기 제2 방향에 대해 8㎛ 이상 15㎛ 이하의 길이를 갖는 구동칩.
  7. 제4항에 있어서,
    상기 제2 범프는 상기 제2 방향에 대해 제1 범프와 동일한 길이를 갖는 구동칩.
  8. 제4항에 있어서,
    상기 제2 범프는 상기 제2 방향에 대해 제1 범프보다 작은 길이를 갖는 구동칩.
  9. 제4항에 있어서,
    상기 제2 범프는 상기 제1 범프의 상기 제1 양 단부 각각에 복수 개 배치된 구동칩.
  10. 제9항에 있어서,
    상기 제2 범프는 상기 제1 방향에 대해 50㎛ 이상 서로 이격된 구동칩.
  11. 복수의 화소를 포함하는 기판;
    상기 화소에 구동 신호를 인가하는 패드 배선; 및
    상기 화소에 인가되는 구동 신호를 생성하는 구동칩; 을 포함하고,
    상기 구동칩은,
    상기 화소에 인가되는 구동 신호를 생성하는 회로를 포함하는 본체부;
    상기 본체부와 전기적으로 연결되고, 평면상으로 제1 방향으로 대향하는 제1 양 단부 및 상기 제1 방향에 수직한 제2 방향으로 대향하는 제2 양 단부를 포함하는 제1 범프; 및
    상기 제1 범프 상에 배치되고, 평면상으로 제1 범프보다 작은 면적을 가지며, 상기 패드 배선과 접촉하는 제2 범프;를 포함하고,
    상기 제1 범프는 상기 제1 방향에 대해 60㎛ 이상의 길이를 갖고,
    상기 제2 범프는 상기 제1 범프의 상기 제1 양 단부 중 적어도 하나의 상부에 배치되고, 상기 제2 양 단부 상부에는 배치되지 않는 표시 장치.
  12. 제11항에 있어서,
    상기 제1 범프는 3㎛ 이상 5㎛ 이하의 높이를 갖는 표시 장치.
  13. 제11항에 있어서,
    상기 제1 범프는 상기 패드 배선과 3㎛ 이상 5㎛ 이하의 거리로 이격되어 배치되고,
    상기 제2 범프는 상기 제1 범프의 상면으로부터 3㎛ 이상 5㎛ 이하의 높이를 갖는 표시 장치.
  14. 제11항에 있어서,
    상기 제2 범프는 상기 제1 방향에 대해 제1 범프보다 작은 길이를 갖는 표시 장치.
  15. 제14항에 있어서,
    상기 제2 범프는 상기 제1 방향에 대해 10㎛ 이상 20㎛ 이하의 길이를 갖는 표시 장치.
  16. 제14항에 있어서,
    상기 제2 범프는 상기 제2 방향에 대해 8㎛ 이상 15㎛ 이하의 길이를 갖는 표시 장치.
  17. 제14항에 있어서,
    상기 제2 범프는 상기 제2 방향에 대해 상기 제1 범프와 동일한 길이를 갖는 표시 장치.
  18. 제14항에 있어서,
    상기 제2 범프는 상기 제2 방향에 대해 상기 제1 범프보다 작은 길이를 갖는 표시 장치.
  19. 제14항에 있어서,
    상기 제2 범프는 상기 제1 범프의 상기 제1 양 단부 각각에 복수 개 배치된 표시 장치.
  20. 제11항에 있어서,
    상기 기판과 연결된 연성 회로 기판을 더 포함하고,
    상기 기판은 복수의 화소가 배치된 표시 영역 및 상기 표시 영역을 둘러싸는 비표시 영역을 포함하고,
    상기 패드 배선은 상기 연성 회로 기판 및 상기 비표시 영역 중 적어도 하나에 배치된 표시 장치.
KR1020170169865A 2017-12-12 2017-12-12 구동칩 및 이를 포함하는 표시 장치 KR102446203B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020170169865A KR102446203B1 (ko) 2017-12-12 2017-12-12 구동칩 및 이를 포함하는 표시 장치
US16/128,740 US10685930B2 (en) 2017-12-12 2018-09-12 Driving integrated circuit and display device including the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170169865A KR102446203B1 (ko) 2017-12-12 2017-12-12 구동칩 및 이를 포함하는 표시 장치

Publications (2)

Publication Number Publication Date
KR20190070369A KR20190070369A (ko) 2019-06-21
KR102446203B1 true KR102446203B1 (ko) 2022-09-23

Family

ID=66697218

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170169865A KR102446203B1 (ko) 2017-12-12 2017-12-12 구동칩 및 이를 포함하는 표시 장치

Country Status (2)

Country Link
US (1) US10685930B2 (ko)
KR (1) KR102446203B1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102523979B1 (ko) * 2018-02-14 2023-04-21 삼성디스플레이 주식회사 표시 장치
KR102555446B1 (ko) * 2018-04-26 2023-07-13 삼성디스플레이 주식회사 표시 장치
KR20210060732A (ko) * 2019-11-18 2021-05-27 삼성디스플레이 주식회사 표시 장치의 제조 방법
US11688686B2 (en) 2020-07-14 2023-06-27 Samsung Electronics Co., Ltd. Semiconductor device including an input/output circuit
KR20220107609A (ko) * 2021-01-25 2022-08-02 엘지이노텍 주식회사 카메라 모듈 및 이를 포함하는 광학기기

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5545589A (en) * 1993-01-28 1996-08-13 Matsushita Electric Industrial Co., Ltd. Method of forming a bump having a rugged side, a semiconductor device having the bump, and a method of mounting a semiconductor unit and a semiconductor device
TW366548B (en) 1998-04-18 1999-08-11 United Microelectronics Corp Trench bump block and the application of the same
US6246587B1 (en) * 1998-12-03 2001-06-12 Intermedics Inc. Surface mounted device with grooves on a termination lead and methods of assembly
US10388626B2 (en) 2000-03-10 2019-08-20 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming flipchip interconnect structure
JP4445189B2 (ja) * 2002-08-29 2010-04-07 株式会社ルネサステクノロジ 半導体装置およびその製造方法
TWI237886B (en) * 2004-07-06 2005-08-11 Himax Tech Inc Bonding pad and chip structure
US7776626B2 (en) * 2005-03-11 2010-08-17 Renesas Technology Corp. Manufacturing method of semiconductor integrated circuit device
KR20060109662A (ko) * 2005-04-18 2006-10-23 삼성전자주식회사 액정표시장치
JP4251458B2 (ja) * 2005-12-21 2009-04-08 Ｔｄｋ株式会社 チップ部品の実装方法及び回路基板
EP1978559A3 (en) 2007-04-06 2013-08-28 Hitachi, Ltd. Semiconductor device
JP5117169B2 (ja) 2007-04-06 2013-01-09 株式会社日立製作所 半導体装置
KR20090096184A (ko) * 2008-03-07 2009-09-10 주식회사 하이닉스반도체 반도체 패키지
US8901736B2 (en) * 2010-05-28 2014-12-02 Taiwan Semiconductor Manufacturing Company, Ltd. Strength of micro-bump joints
US8409979B2 (en) * 2011-05-31 2013-04-02 Stats Chippac, Ltd. Semiconductor device and method of forming interconnect structure with conductive pads having expanded interconnect surface area for enhanced interconnection properties
KR101957998B1 (ko) * 2012-06-20 2019-07-03 삼성디스플레이 주식회사 표시 패널 및 이의 제조 방법
US9427967B2 (en) 2014-07-28 2016-08-30 Rohm Co., Ltd. Piezoelectric membrane, piezoelectric device, and inkjet head

Also Published As

Publication number Publication date
US20190181111A1 (en) 2019-06-13
US10685930B2 (en) 2020-06-16
KR20190070369A (ko) 2019-06-21

Similar Documents

Publication Publication Date Title
KR102446203B1 (ko) 구동칩 및 이를 포함하는 표시 장치
KR102523979B1 (ko) 표시 장치
US7999341B2 (en) Display driver integrated circuit device, film, and module
US20070242207A1 (en) Flat display panel and connection structure
KR102041241B1 (ko) 칩 온 필름 패키지 및 이를 포함하는 장치 어셈블리
KR20050112506A (ko) 집적 회로 칩, 전자 디바이스 및 그 제조 방법 및 전자기기
KR20070119530A (ko) Ｉｃ 칩 실장 패키지, 및 이것을 사용한 화상 표시 장치
JP2012164846A (ja) 半導体装置、半導体装置の製造方法、及び表示装置
US7936066B2 (en) Flexible film and display device comprising the same
CN111698823A (zh) 显示装置
KR20200102622A (ko) 표시 장치
US11239584B2 (en) Display device and method for manufacturing the same
JP2005310905A (ja) 電子部品の接続構造
KR20200091060A (ko) 표시 장치
CN112993607A (zh) 显示装置、显示装置的制造方法及印刷布线基板
CN103972201A (zh) 封装结构与显示模组
KR102506079B1 (ko) 패드와 이를 구비하는 디스플레이 패널 및 디스플레이 장치
CN112436033A (zh) 显示装置和印刷电路板
WO2019225708A1 (ja) 表示装置用配線基板および表示装置、ならびに配線基板とその作製方法
KR20170136421A (ko) 표시 장치의 제조 방법
KR20210027700A (ko) 표시 장치
TWM273740U (en) Liquid crystal display device
JP4067502B2 (ja) 半導体装置、半導体装置の実装構造およびそれを備える電子機器ならびに表示装置
KR100774910B1 (ko) 평판 표시장치
JP2008112911A (ja) 基板間接続構造、基板間接続方法、表示装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right