JP4251458B2 - チップ部品の実装方法及び回路基板 - Google Patents

チップ部品の実装方法及び回路基板 Download PDF

Info

Publication number
JP4251458B2
JP4251458B2 JP2005368797A JP2005368797A JP4251458B2 JP 4251458 B2 JP4251458 B2 JP 4251458B2 JP 2005368797 A JP2005368797 A JP 2005368797A JP 2005368797 A JP2005368797 A JP 2005368797A JP 4251458 B2 JP4251458 B2 JP 4251458B2
Authority
JP
Japan
Prior art keywords
chip component
solder deposit
circuit board
component mounting
flux
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2005368797A
Other languages
English (en)
Other versions
JP2007173490A (ja
Inventor
成樹 片岡
泰介 安彦
彰敏 吉井
亮 五島
崇 青木
智浩 曽我部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Priority to JP2005368797A priority Critical patent/JP4251458B2/ja
Priority to US11/562,644 priority patent/US7735713B2/en
Priority to TW095145355A priority patent/TWI318854B/zh
Priority to CN2006101690495A priority patent/CN1988767B/zh
Publication of JP2007173490A publication Critical patent/JP2007173490A/ja
Application granted granted Critical
Publication of JP4251458B2 publication Critical patent/JP4251458B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G2/00—Details of capacitors not covered by a single one of groups H01G4/00-H01G11/00
    • H01G2/02—Mountings
    • H01G2/06—Mountings specially adapted for mounting on a printed-circuit support
    • H01G2/065—Mountings specially adapted for mounting on a printed-circuit support for surface mounting, e.g. chip capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3442—Leadless components having edge contacts, e.g. leadless chip capacitors, chip carriers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3489—Composition of fluxes; Methods of application thereof; Other methods of activating the contact surfaces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/1183—Reworking, e.g. shaping
    • H01L2224/1184—Reworking, e.g. shaping involving a mechanical process, e.g. planarising the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13016—Shape in side view
    • H01L2224/13018—Shape in side view comprising protrusions or indentations
    • H01L2224/13019—Shape in side view comprising protrusions or indentations at the bonding interface of the bump connector, i.e. on the surface of the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16104—Disposition relative to the bonding area, e.g. bond pad
    • H01L2224/16105—Disposition relative to the bonding area, e.g. bond pad the bump connector connecting bonding areas being not aligned with respect to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81009—Pre-treatment of the bump connector or the bonding area
    • H01L2224/81024—Applying flux to the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81192—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/8121—Applying energy for connecting using a reflow oven
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0373—Conductors having a fine structure, e.g. providing a plurality of contact points with a structured tool
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10636—Leadless chip, e.g. chip capacitor or resistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/0278—Flat pressure, e.g. for connecting terminals with anisotropic conductive adhesive
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/043—Reflowing of solder coated conductors, not during connection of components, e.g. reflowing solder paste
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/0485—Tacky flux, e.g. for adhering components during mounting
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Description

本発明は、チップ部品の実装方法及び回路基板に関する。
セラミックコンデンサチップ、半導体チップなどのチップ部品を回路基板にはんだ付けする方法として、次のようなプレソルダリング(pre-soldering)工法が知られている。
まず、回路基板のランド端子上にはんだペーストを印刷する。次に、はんだペースト上にチップ部品を載せない状態でリフロー炉に通炉することにより、はんだペーストに含まれるはんだ成分を溶融させ、ランド端子に付着したはんだ付着物を得る。
その後、チップ部品を載せるのに適した形状となるように、はんだ付着物をフラットニングツール（特許文献１参照）などで平坦化する。そして、平坦化されたはんだ付着物にフラックスを塗布した後、その上にチップ部品を載置する。この状態でリフロー炉に通炉することにより、はんだ付着物を溶融させ、チップ部品をはんだ付けする。
特開平１１−８７４３１号公報
フラックスは、はんだの、溶融に伴う酸化を防止するという重要な役割を担う。従来のプレソルダリング工法では、フラックスをはんだ付着物の表面全体に行き渡らせるため、フラックスを厚く塗布せざるを得ない。すなわち、チップ部品を載せた状態では、はんだ付着物とチップ部品との間に存在するフラックスの膜厚が大きくなる。このため、リフロー炉に通炉すると、チップ部品がフラックスの影響で浮き上がり、チップ部品の位置ずれが生じる可能性がある。
本発明は、上記問題点に鑑みてなされたものであり、チップ部品を実装する際の位置ずれを防止できるチップ部品の実装方法及び回路基板を提供することを目的とする。
＜チップ部品の実装方法＞
上述した課題を解決するため、本発明に係るチップ部品の実装方法では、まず、回路基板のランド端子上に付着したはんだ付着物を平坦化し、前記平坦化されたはんだ付着物にフラックスを塗布する。その後、チップ部品を、前記フラックスを介してはんだ付着物の上に載せられた態様で配置する。そして、前記はんだ付着物の平坦化と同時に、または、前記はんだ付着物の平坦化の後で前記フラックスの塗布の前に、はんだ付着物の表面に凹溝を形成する。
上述したように、本発明に係るチップ部品の実装方法では、回路基板のランド端子上に付着したはんだ付着物を平坦化し、平坦化されたはんだ付着物にフラックスを塗布した後、チップ部品を、フラックスを介してはんだ付着物の上に載せられた態様で配置する。従って、この状態で、リフロー炉に通炉するなど、周知の熱処理を施すことにより、はんだ付着物を溶融させ、チップ部品をはんだ付けする基本的な作用を得ることができる。
本発明は、はんだ付着物の平坦化と同時に、または、はんだ付着物の平坦化の後でフラックスの塗布の前に、はんだ付着物の表面に凹溝を形成することを特徴としている。凹溝は、はんだ付着物の表面において、必要なフラックスを保持するための領域として機能する。従って、はんだ付着物に対するフラックスの塗布量を抑えても、すなわち、フラックスを薄く塗布しても、はんだの酸化を防止するというフラックスの役割を損なうことはない。よって、チップ部品を載せた状態で、はんだ付着物とチップ部品との間に存在するフラックスの膜厚を小さくすることができるから、リフロー炉に通炉するなどの熱処理の際、フラックスの影響によるチップ部品の位置ずれを防止することができる。
また、出願人が研究したところ、チップ部品の位置ずれを回避するには、熱処理の際、フラックスに含まれる溶剤の突沸を回避することも重要であることがわかった。
本発明のように、はんだ付着物の表面に凹溝を形成した構造によれば、はんだ付着物に対するフラックスの接触面積が大きくなる。従って、熱処理の際、フラックスに含まれる溶剤を、安定にかつ均一に蒸発させることができ、溶剤の突沸によるチップ部品の位置ずれやチップ立ちを回避することができる。
しかも、凹溝は、熱処理の際、はんだ付着物と、チップ部品とに挟まれた領域で溶剤を蒸発させるための通路として機能する。この点からみても、凹溝は、溶剤の突沸によるチップ部品の位置ずれやチップ立ちを回避するのに効果的である。
好ましくは、凹溝を、はんだ付着物の表面上で連続して延び、一端がはんだ付着物の端縁に達する態様で形成する。
一つの実施態様では、凹溝は、回路基板上に設定されたチップ部品実装領域でみて、チップ部品実装領域の中央部から外周部にいくほど凹溝の溝深さが大きくなる態様で形成される。
もう一つの実施態様では、凹溝は、回路基板上に設定されたチップ部品実装領域でみて、チップ部品実装領域の中央部から外周部にいくほど凹溝の本数が大きくなる態様で形成される。
＜回路基板＞
本発明に係る回路基板は、ランド端子と、はんだ付着物とを備える。前記ランド端子は、回路基板の基板面に形成され、前記はんだ付着物は、前記ランド端子の表面に付着され、前記はんだ付着物の表面に凹溝が形成されている。
上述した本発明に係る回路基板では、ランド端子が基板面に形成されている。更に、はんだ付着物がランド端子の表面に付着されている。従って、はんだ付着物にフラックスを塗布した後、チップ部品を、フラックスを介してはんだ付着物の上に載せられた態様で配置すればよい。この状態でリフロー炉に通炉するなどの熱処理を施すことにより、はんだ付着物を溶融させ、チップ部品を回路基板のランド端子にはんだ付けする基本的な作用を得ることができる。
本発明に係る回路基板は、はんだ付着物の表面に凹溝が形成されていることを特徴としている。以下の説明では、チップ部品の実装方法について述べたのと同様な説明を含む。凹溝は、はんだ付着物の表面において、必要なフラックスを保持するための領域として機能する。従って、はんだ付着物に対するフラックスの塗布量を抑えても、すなわち、フラックスを薄く塗布しても、はんだの酸化を防止するというフラックスの役割を損なうことはない。よって、チップ部品を載せた状態で、はんだ付着物とチップ部品との間に存在するフラックスの膜厚を小さくすることができるから、リフロー炉に通炉するなどの熱処理の際、フラックスの影響によるチップ部品の位置ずれを防止することができる。
更に、はんだ付着物の表面に凹溝を形成した構造によれば、はんだ付着物に対するフラックスの接触面積が大きくなる。従って、熱処理の際、フラックスに含まれる溶剤を、安定にかつ均一に蒸発させることができ、溶剤の突沸によるチップ部品の位置ずれやチップ立ちを回避することができる。
しかも、凹溝は、熱処理の際、はんだ付着物と、チップ部品とに挟まれた領域で溶剤を蒸発させるための通路として機能する。この点からみても、凹溝は、溶剤の突沸によるチップ部品の位置ずれやチップ立ちを回避するのに効果的である。
好ましくは、凹溝は、はんだ付着物の表面上で連続して延び、一端がはんだ付着物の端縁に達する態様で形成されている。
一つの実施態様では、凹溝は、回路基板の基板面に設定されたチップ部品実装領域でみて、チップ部品実装領域の中央部から外周部にいくほど凹溝の溝深さが大きくなる態様で形成されている。
もう一つの実施態様では、凹溝は、回路基板の基板面に設定されたチップ部品実装領域でみて、チップ部品実装領域の中央部から外周部にいくほど凹溝の本数が大きくなる態様で形成されている。
以上述べたように、本発明によれば、チップ部品を実装する際の位置ずれを防止できるチップ部品の実装方法及び回路基板を提供することができる。
図１は、本発明に係るチップ部品の実装方法の一実施形態で用いられる回路基板を示す図である。図には、回路基板１の断面が表れている。回路基板１は、有機樹脂などの電気絶縁材料から構成され、厚さ方向Ｚで定められる厚みを有する平板形状となっている。回路基板１の基板面１１には、チップ部品を実装するための領域Ｓ１（以下チップ部品実装領域と称する）が設定されている。図示のチップ部品実装領域Ｓ１は、セラミックコンデンサチップのための領域であり、長さ方向Ｘ及び幅方向Ｙで定義される長方形状となっている。
回路基板１は、ランド端子２１と、レジスト膜２５とを備えている。ランド端子２１は、Ｃｕなどの導電金属材料から構成されており、回路基板１の基板面１１において長さ方向Ｘでみたチップ部品実装領域Ｓ１の両端側に配置されている。
レジスト膜２５は、回路基板１の基板面１１においてランド端子２１の周囲の領域に付着されている。詳しくは、レジスト膜２５は、開口部２５１を有しており、開口部２５１を通してランド端子２１の表面が露出されている。更に、レジスト膜２５の開口部２５１の縁が、ランド端子２１の上に部分的に重なっていることが好ましい。
次に図２に示すように、ランド端子２１の表面にはんだペースト３１を印刷する。具体的には、開口部を備えたマスク６１を用意し、マスク６１を、その開口部がレジスト膜２５の開口部２５１（図１参照）に重なる態様で配置する。そして、マスク６１にはんだペースト３１を載せ、マスク６１の上でスキージ６３を矢印Ａ２の方向に摺動させる。
はんだペースト３１は、はんだ成分と、フラックスとを混合することにより調製することができる。はんだ成分としては、例えばＳｎ／Ａｇ／Ｃｕ系を用いることができる。フラックスは、はんだペーストの印刷の際、はんだペーストの流動性を確保する機能を担うと共に、後で述べる熱処理の際、はんだの酸化を防止する機能を担う。
図２に示した工程の後、回路基板１に、リフロー炉に通炉するなどの熱処理を施す。この熱処理は、はんだペースト３１上にチップ部品を載せない状態で行う。
このような熱処理によって、はんだペースト３１に含まれるはんだ成分が合金化し、図３に示すように、ランド端子２１に付着したはんだ付着物３３が得られる。はんだ付着物３３は、厚さ方向Ｚに平行な断面で見て、丸い形状または尖った形状で得られる。フラックス３５は、熱処理の際にはんだ成分から分離され、はんだ付着物３３の表面に付着する。
この後、はんだ付着物３３に付着したフラックス３５を洗浄液などで溶かし、はんだ付着物３３の表面からフラックス３５を除去する。
次に図４に示すように、はんだ付着物３３を平坦化する。ここで、平坦化とは、はんだ付着物３３を、その上にチップ部品を載せるのに適した形状、すなわち、厚さ方向Ｚに平行な断面で見て、平らな形状に近づける加工を指す。図示実施形態では、フラットニングツール７の面７１を、はんだ付着物３３の表面に当てる。更に、矢印Ａ４に示されるように、フラットニングツール７の面７１ではんだ付着物３３に圧力をかけ、はんだ付着物３３を押し潰す。
図５は、図４に示した工程の後の回路基板１の状態を示す断面図、図６は、図５に示した回路基板１においてはんだ付着物３３の表面を、厚み方向Ｚからみた平面図である。図４を参照して説明した平坦化工程により、図５及び図６に示すように、平坦化されたはんだ付着物３３が得られる。平坦化されたはんだ付着物３３の寸法について一例を挙げると、長さ寸法（長さ方向Ｘでみた寸法）が２００μｍ、幅寸法（幅方向Ｙでみた寸法）が１０００μｍ、厚さ寸法（厚さ方向Ｚでみた寸法）が２０μｍである。
更に図示実施形態では、はんだ付着物３３を平坦化するのと同時に、はんだ付着物３３の表面に凹溝４１、４３を形成している（図５及び図６参照）。具体的には、フラットニングツール７の面７１には凸条７３が備えられており（図４参照）、凸条７３によって、平坦化と同時に凹溝４１、４３を形成することができる。
図６を参照すると、凹溝４１は、はんだ付着物３３の表面上で幅方向Ｙに連続して延び、両端が、はんだ付着物３３の幅方向Ｙの両端縁に達する態様で形成されている。同様に、凹溝４３は、はんだ付着物３３の表面上で長さ方向Ｘに連続して延び、はんだ付着物３３の長さ方向Ｘの両端縁に達する態様で形成されている。凹溝４１、４３の寸法について述べると、溝幅は、例えば５μｍから１８０μｍまでの範囲内に、一例を挙げると１０μｍに設定することができる。また、溝深さは、例えば５μｍから２０μｍまでの範囲内に、一例を挙げると１０μｍに設定することができる。
また、凹溝４１、４３間の配置関係について述べると、凹溝４１、４３は、はんだ付着物３３の表面において、例えば、長さ方向Ｘ及び幅方向Ｙに沿い格子状に形成されている。具体的には、凹溝４１は、幅方向Ｙに延び、かつ、長さ方向Ｘの間隔を互いに隔てた態様で形成されている。凹溝４３は、長さ方向Ｘに延び、かつ、幅方向Ｙの間隔を互いに隔てた態様で形成されており、凹溝４１と交わる。
このような格子状の凹溝４１、４３は、フラットニングツール７の面７１に格子状に設けられた凸条７３によって形成することができる。
また、図６を参照すると、チップ部品実装領域Ｓ１は、中央部Ｓ１１と、中央部Ｓ１１を囲むように設定される外周部Ｓ１２とを含んでいる。一つの実施形態では、幅方向Ｙに延びる凹溝４１は、チップ部品実装領域Ｓ１の中央部Ｓ１１から外周部Ｓ１２にいくほど、凹溝４１の溝深さｄ１（図５参照）が大きくなる態様で形成される。凹溝４１の溝深さｄ１は、連続的に大きくなるとは限らず、段階的に大きくなってもよい。例えば、チップ部品実装領域Ｓ１の中央部Ｓ１１で凹溝４１の溝深さｄ１を第１の値に設定し、外周部Ｓ１２で、凹溝４１の溝深さｄ１を第１の値よりも大きい第２の値に設定してもよい。長さ方向Ｘに延びる凹溝４３についても同様である。
もう一つの実施形態では、図７に示すように、長さ方向Ｘに延びる凹溝４３は、チップ部品実装領域Ｓ１の中央部Ｓ１１から外周部Ｓ１２にいくほど、凹溝４３の本数が大きくなる態様で形成される。詳しくは、幅方向Ｙでみて、凹溝４３の本数密度が、チップ部品実装領域Ｓ１の中央部Ｓ１１から外周部Ｓ１２にいくほど、大きくなる。凹溝４３の本数密度は、連続的に大きくなるとは限らず、段階的に大きくなってもよい。また、図示と異なり、幅方向Ｙに延びる凹溝４１についても同様な態様としてもよい。
また、図示実施形態の場合、はんだ付着物３３を平坦化するのと同時に、はんだ付着物３３の表面に凹溝４１、４３を形成する工程が採用されているが（図４及び図５参照）、かような工程と異なり、はんだ付着物を平坦化した後に、はんだ付着物の表面に凹溝を形成する工程を採用してもよい。
次に図８に示すように、はんだ付着物３３の表面にフラックス３７を塗布する。具体的には、開口部を備えたマスク６５を用意し、マスク６５を、その開口部の内側にはんだ付着物３３を位置させる態様で配置する。そして、マスク６５にフラックス３７を載せ、マスク６５の上でスキージ６７を矢印Ａ６の方向に摺動させる。
ここで用いられるフラックス３７は、先のはんだペースト３１（図２参照）に含まれているフラックスと同様な構成であってもよいし、異なった構成でもよい。フラックス３７は、はんだ付着物３３の上にチップ部品を載せる際、チップ部品を粘着力で保持する機能を担うと共に、その後の熱処理の際、はんだの酸化を防止する機能を担う。このようなフラックス３７の例としては、水溶性フラックスを挙げることができる。
また、はんだ付着物３３に対するフラックス３７の塗布量は、マスク６５の厚さＴ３によって制御することができる。例えば、マスク６５の厚さＴ３を小さくすることにより、フラックス３７の塗布量を抑える、すなわち、フラックス３７を薄く塗布することができる。
次に図９に示すように、回路基板１にチップ部品５を、厚さ方向Ｚに垂直な平面で見てチップ部品実装領域Ｓ１に重なるように配置する。具体的には、チップ部品５を、フラックス３７を介してはんだ付着物３３の上に載せられた態様で配置する。チップ部品５は、はんだ付着物３３及びレジスト膜２５の上でフラックス３７の粘着力により保持される。
また、図示のチップ部品５は、セラミック基体５１と、セラミック基体５１の長手方向に平行な両側面に形成された端子電極５３とを備えている。チップ部品５は、セラミック基体５１の長手方向が回路基板１の幅方向Ｙに一致する態様で回路基板１に配置される。
図９に示した工程の後、回路基板１にチップ部品５を載せた状態で、リフロー炉に通炉するなどの熱処理を施す。これにより、はんだ付着物３３が溶融し、図１０に示すように、チップ部品５の端子電極５３が、はんだ３４を介してランド端子２１に接合される。
上述したチップ部品の実装方法では、図４及び図５に示すように、回路基板１のランド端子２１上に付着したはんだ付着物３３を平坦化する。次に、図８に示すように、平坦化されたはんだ付着物３３にフラックス３７を塗布する。その後、図９に示すように、チップ部品５を、フラックス３７を介してはんだ付着物３３の上に載せられた態様で配置する。この状態でリフロー炉に通炉するなどの熱処理を施すことにより、はんだ付着物３３を溶融させ、図１０に示すように、チップ部品５をはんだ付けする基本的な作用を得ることができる。
更に、図４及び図５を参照して説明したように、はんだ付着物３３を平坦化するだけでなく、はんだ付着物３３の表面に凹溝４１、４３を形成する。チップ部品５を載せた状態（図９参照）で熱処理を施す際、凹溝４１、４３は、はんだ付着物３３の表面で必要なフラックス３７を保持するための領域として機能する。従って、図８に示すように、マスク６５の厚さＴ３を小さくすることにより、はんだ付着物３３に対するフラックス３７の塗布量を抑える、すなわち、フラックス３７を薄く塗布しても、熱処理に伴うはんだの酸化を防止するというフラックス３７の役割を損なうことはない。
よって、図９に示すように、チップ部品５を載せた状態で、はんだ付着物３３とチップ部品５との間に存在するフラックス３７の膜厚Ｔ５を小さくすることができ、その後の熱処理の際、フラックス３７の影響によるチップ部品５の位置ずれを防止することができる。
更に、はんだ付着物３３の表面に凹溝４１、４３を形成した構造によれば、チップ部品５を載せた状態で、はんだ付着物３３に対するフラックス３７の接触面積が大きくなる（図９参照）。従って、熱処理の際、フラックス３７に含まれる溶剤を、安定にかつ均一に蒸発させることができ、溶剤の突沸によるチップ部品５の位置ずれやチップ立ちを回避することができる。
しかも、凹溝４１、４３は、熱処理の際、はんだ付着物３３と、チップ部品５とに挟まれた領域で溶剤を蒸発させるための通路として機能する（図９参照）。この点からみても、凹溝４１、４３は、溶剤の突沸によるチップ部品５の位置ずれやチップ立ちを回避するのに効果的である。
更に、図６を参照して説明したように、凹溝４１は、はんだ付着物３３の表面上で連続して延び、一端がはんだ付着物３３の端縁に達する態様で形成されている。かかる態様の凹溝４１は、はんだ付着物３３と、チップ部品５とに挟まれた領域で過剰なフラックス３７を排出するための通路として適している（図９参照）。また、熱処理の際、フラックス３７に含まれる溶剤を蒸発させるための通路としても適している。従って、チップ部品５の位置ずれやチップ立ちを防止するのに役立つ。凹溝４３についても同様である。
また、出願人が研究したところ、チップ部品５の位置ずれやチップ立ちを生じさせる力は、チップ部品実装領域Ｓ１の中央部Ｓ１１から外周部Ｓ１２（図６参照）にいくほど大きい傾向があることがわかった。
一つの実施形態では、幅方向Ｙに延びる凹溝４１は、チップ部品実装領域Ｓ１の中央部Ｓ１１から外周部Ｓ１２にいくほど、凹溝４１の溝深さｄ１（図５参照）が大きくなる態様で形成される。かかる態様によれば、チップ部品の外周にフラックス３７が多く存在し、チップ部品の近傍には必要最小限のフラックスが供給されることになるので、フラックスが急激に揮発した場合でも、チップ部品５の位置ずれやチップ立ちを低減することができる。長さ方向Ｘに延びる凹溝４３についても同様である。
もう一つの実施形態では、図７に示すように、長さ方向Ｘに延びる凹溝４３は、チップ部品実装領域Ｓ１の中央部Ｓ１１から外周部Ｓ１２にいくほど、凹溝４３の本数が大きくなる態様で形成される。かかる態様によっても、チップ部品の外周にフラックス３７が多く存在し、チップ部品の近傍には必要最小限のフラックスが供給されることになるので、フラックスが急激に揮発した場合でも、チップ部品５の位置ずれやチップ立ちを低減することができる。幅方向Ｙに延びる凹溝４１についても同様である。
また、出願人が研究したところ、セラミック基体５１の長手方向に平行な両側面に端子電極５３を形成するチップ部品構造（図９参照）の場合、セラミック基体の長手方向に垂直な両端面に端子電極を形成する通常のチップ部品構造に比べて、対向する端子電極間の距離が短くなり、チップ部品の位置ずれやチップ立ちが生じ易いという問題がある。従って、はんだ付着物３３の表面に凹溝４１、４２を形成した構造は特に有効となる。
以上、好ましい実施形態を参照して本発明の内容を具体的に説明したが、本発明の基本的技術思想及び教示に基づいて、当業者であれば、種々の変形態様を採り得ることは自明である。
本発明に係るチップ部品の実装方法の一実施形態で用いられる回路基板を示す図である。 本発明に係るチップ部品の実装方法の一実施形態に含まれる一つの工程を示す図である。 図２に示した工程の後の工程を示す図である。 図３に示した工程の後の工程を示す図である。 図４に示した工程の後の回路基板の状態を示す断面図である。 図５に示した回路基板においてはんだ付着物の表面を、厚み方向からみた平面図である。 別の実施形態においてはんだ付着物の表面を、厚み方向からみた平面図である。 図４に示した工程の後の工程を示す図である。 図８に示した工程の後の工程を示す図である。 チップ部品が回路基板にはんだ付けされた状態を示す図である。
符号の説明
１ 回路基板
２１ ランド端子
３３ はんだ付着物
３７ フラックス
４１、４２ 凹溝
５ チップ部品


Claims (7)

  1. 回路基板のランド端子上に付着したはんだ付着物を平坦化し、
    前記平坦化されたはんだ付着物にフラックスを塗布し、
    その後、チップ部品を、前記フラックスを介してはんだ付着物の上に載せられた態様で配置するチップ部品の実装方法であって、
    前記はんだ付着物の平坦化と同時に、または、前記はんだ付着物の平坦化の後で前記フラックスの塗布の前に、はんだ付着物の表面に凹溝を形成し、
    前記凹溝は、回路基板上に設定されたチップ部品実装領域でみて、チップ部品実装領域の中央部から外周部にいくほど凹溝の溝深さが大きくなる態様で形成される
    チップ部品の実装方法。
  2. 回路基板のランド端子上に付着したはんだ付着物を平坦化し、
    前記平坦化されたはんだ付着物にフラックスを塗布し、
    その後、チップ部品を、前記フラックスを介してはんだ付着物の上に載せられた態様で配置するチップ部品の実装方法であって、
    前記はんだ付着物の平坦化と同時に、または、前記はんだ付着物の平坦化の後で前記フラックスの塗布の前に、はんだ付着物の表面に凹溝を形成し、
    前記凹溝は、回路基板上に設定されたチップ部品実装領域でみて、チップ部品実装領域の中央部から外周部にいくほど凹溝の本数が大きくなる態様で形成される
    チップ部品の実装方法。
  3. 請求項１又は２に記載されたチップ部品の実装方法であって、
    凹溝を、はんだ付着物の表面上で連続して延び、一端がはんだ付着物の端縁に達する態様で形成する
    チップ部品の実装方法。
  4. 請求項１乃至３の何れか一項に記載されたチップ部品の実装方法であって、
    チップ部品は、セラミック基体と、前記セラミック基体においてその長手方向に平行な側面に形成された端子電極とを備えている、
    チップ部品の実装方法。
  5. ランド端子と、はんだ付着物とを備えた回路基板であって、
    前記ランド端子は、回路基板の基板面に形成され、
    前記はんだ付着物は、前記ランド端子の表面に付着され、前記はんだ付着物の表面に凹溝が形成されており、
    前記凹溝は、回路基板の基板面に設定されたチップ部品実装領域でみて、チップ部品実装領域の中央部から外周部にいくほど凹溝の溝深さが大きくなる態様で形成されている、
    回路基板。
  6. ランド端子と、はんだ付着物とを備えた回路基板であって、
    前記ランド端子は、回路基板の基板面に形成され、
    前記はんだ付着物は、前記ランド端子の表面に付着され、前記はんだ付着物の表面に凹溝が形成されており、
    前記凹溝は、回路基板の基板面に設定されたチップ部品実装領域でみて、チップ部品実装領域の中央部から外周部にいくほど凹溝の本数が大きくなる態様で形成されている、
    回路基板。
  7. 請求項５又は６に記載された回路基板であって、
    前記凹溝は、はんだ付着物の表面上で連続して延び、一端がはんだ付着物の端縁に達する態様で形成されている、
    回路基板。
JP2005368797A 2005-12-21 2005-12-21 チップ部品の実装方法及び回路基板 Active JP4251458B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2005368797A JP4251458B2 (ja) 2005-12-21 2005-12-21 チップ部品の実装方法及び回路基板
US11/562,644 US7735713B2 (en) 2005-12-21 2006-11-22 Method for mounting chip component and circuit board
TW095145355A TWI318854B (en) 2005-12-21 2006-12-06 Method for mounting chip component and circuit board
CN2006101690495A CN1988767B (zh) 2005-12-21 2006-12-19 芯片部件的安装方法及电路板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005368797A JP4251458B2 (ja) 2005-12-21 2005-12-21 チップ部品の実装方法及び回路基板

Publications (2)

Publication Number Publication Date
JP2007173490A JP2007173490A (ja) 2007-07-05
JP4251458B2 true JP4251458B2 (ja) 2009-04-08

Family

ID=38185354

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005368797A Active JP4251458B2 (ja) 2005-12-21 2005-12-21 チップ部品の実装方法及び回路基板

Country Status (4)

Country Link
US (1) US7735713B2 (ja)
JP (1) JP4251458B2 (ja)
CN (1) CN1988767B (ja)
TW (1) TWI318854B (ja)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8492263B2 (en) * 2007-11-16 2013-07-23 Taiwan Semiconductor Manufacturing Company, Ltd. Protected solder ball joints in wafer level chip-scale packaging
US20100044416A1 (en) * 2008-08-21 2010-02-25 Nec Corporation Method of manufacturing electronic components having bump
JP2010134082A (ja) * 2008-12-03 2010-06-17 Advanced Photonics Inc 部品の取付方法及びこれによって製造される装置
KR101234597B1 (ko) * 2009-10-15 2013-02-22 한국전자통신연구원 플립 칩 본딩 방법 및 그의 구조
US8299616B2 (en) 2010-01-29 2012-10-30 Taiwan Semiconductor Manufacturing Company, Ltd. T-shaped post for semiconductor devices
US8318596B2 (en) * 2010-02-11 2012-11-27 Taiwan Semiconductor Manufacturing Company, Ltd. Pillar structure having a non-planar surface for semiconductor devices
US8803319B2 (en) 2010-02-11 2014-08-12 Taiwan Semiconductor Manufacturing Company, Ltd. Pillar structure having a non-planar surface for semiconductor devices
US8901736B2 (en) * 2010-05-28 2014-12-02 Taiwan Semiconductor Manufacturing Company, Ltd. Strength of micro-bump joints
JP5807221B2 (ja) 2010-06-28 2015-11-10 アユミ工業株式会社 接合構造体製造方法および加熱溶融処理方法ならびにこれらのシステム
US8241963B2 (en) * 2010-07-13 2012-08-14 Taiwan Semiconductor Manufacturing Company, Ltd. Recessed pillar structure
US8409979B2 (en) 2011-05-31 2013-04-02 Stats Chippac, Ltd. Semiconductor device and method of forming interconnect structure with conductive pads having expanded interconnect surface area for enhanced interconnection properties
US20130020698A1 (en) 2011-07-22 2013-01-24 Taiwan Semiconductor Manufacturing Company, Ltd. Pillar Design for Conductive Bump
US9230932B2 (en) 2012-02-09 2016-01-05 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect crack arrestor structure and methods
US9515036B2 (en) 2012-04-20 2016-12-06 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus for solder connections
JP6197319B2 (ja) * 2013-03-21 2017-09-20 富士通株式会社 半導体素子の実装方法
JP5874683B2 (ja) * 2013-05-16 2016-03-02 ソニー株式会社 実装基板の製造方法、および電子機器の製造方法
EP3027347A2 (en) * 2013-07-31 2016-06-08 Antaya Technologies Corporation Electrical component having presoldered surface with flux reservoirs
JP6282454B2 (ja) * 2013-12-10 2018-02-21 新光電気工業株式会社 半導体パッケージの製造方法
CN106612592B (zh) * 2015-10-27 2019-02-22 泰科电子(东莞)有限公司 预镀锡成型系统及其方法
JP6713334B2 (ja) * 2016-04-21 2020-06-24 スタンレー電気株式会社 基板構造
KR102446203B1 (ko) * 2017-12-12 2022-09-23 삼성디스플레이 주식회사 구동칩 및 이를 포함하는 표시 장치
CN107918111A (zh) * 2017-12-18 2018-04-17 成都聚利中宇科技有限公司 高频毫米波线性扫频雷达收发前端模块
US11769730B2 (en) * 2020-03-27 2023-09-26 STATS ChipPAC Pte. Ltd. Semiconductor device and method of providing high density component spacing

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5567190A (en) 1978-11-15 1980-05-21 Matsushita Electric Works Ltd Soldering method
JPS63202943A (ja) * 1987-02-18 1988-08-22 Nec Corp 半導体装置の製造方法
JPS648647A (en) * 1987-07-01 1989-01-12 Toshiba Corp Manufacture of semiconductor device
KR910006967B1 (ko) * 1987-11-18 1991-09-14 가시오 게이상기 가부시기가이샤 반도체 장치의 범프 전극 구조 및 그 형성 방법
DE3824865A1 (de) * 1988-07-21 1990-01-25 Productech Gmbh Herstellen von loetflaechen
US5188280A (en) * 1989-04-28 1993-02-23 Hitachi Ltd. Method of bonding metals, and method and apparatus for producing semiconductor integrated circuit device using said method of bonding metals
JPH0437033A (ja) * 1990-04-20 1992-02-07 Fuji Electric Co Ltd バンプ電極の形成方法
US5455461A (en) * 1992-09-21 1995-10-03 Fujitsu Limited Semiconductor device having reformed pad
US5545589A (en) * 1993-01-28 1996-08-13 Matsushita Electric Industrial Co., Ltd. Method of forming a bump having a rugged side, a semiconductor device having the bump, and a method of mounting a semiconductor unit and a semiconductor device
US5470787A (en) * 1994-05-02 1995-11-28 Motorola, Inc. Semiconductor device solder bump having intrinsic potential for forming an extended eutectic region and method for making and using the same
JPH1013007A (ja) * 1996-03-29 1998-01-16 Ngk Spark Plug Co Ltd 半田バンプを有する配線基板及びその製造方法及び平坦化治具
JPH09321425A (ja) 1996-05-28 1997-12-12 Nippon Antomu Kogyo Kk チップ状電子部品の実装方法
US5829668A (en) * 1996-09-03 1998-11-03 Motorola Corporation Method for forming solder bumps on bond pads
JP3173410B2 (ja) * 1997-03-14 2001-06-04 松下電器産業株式会社 パッケージ基板およびその製造方法
JP3368811B2 (ja) 1997-09-08 2003-01-20 松下電器産業株式会社 バンプ付きワークの実装方法
US6527163B1 (en) * 2000-01-21 2003-03-04 Tessera, Inc. Methods of making bondable contacts and a tool for making such contacts
JP2001223240A (ja) * 2000-02-10 2001-08-17 Nitto Denko Corp 半導体装置
JP2001230339A (ja) * 2000-02-18 2001-08-24 Nec Corp 半導体装置
JP3595283B2 (ja) * 2001-06-27 2004-12-02 日本特殊陶業株式会社 配線基板及びその製造方法
DE10252556B3 (de) * 2002-11-08 2004-05-19 Infineon Technologies Ag Elektronisches Bauteil mit Außenkontaktelementen und Verfahren zur Herstellung einer Mehrzahl dieses Bauteils
TWI263856B (en) * 2004-11-22 2006-10-11 Au Optronics Corp IC chip, IC assembly and flat display
JP4665531B2 (ja) * 2005-01-27 2011-04-06 日立電線株式会社 配線板の製造方法
WO2006126361A1 (ja) * 2005-05-24 2006-11-30 Matsushita Electric Industrial Co., Ltd. ハンダバンプ形成方法および半導体素子の実装方法

Also Published As

Publication number Publication date
CN1988767B (zh) 2010-09-01
TWI318854B (en) 2009-12-21
US7735713B2 (en) 2010-06-15
CN1988767A (zh) 2007-06-27
JP2007173490A (ja) 2007-07-05
US20070145101A1 (en) 2007-06-28
TW200746963A (en) 2007-12-16

Similar Documents

Publication Publication Date Title
JP4251458B2 (ja) チップ部品の実装方法及び回路基板
US7000312B2 (en) Circuit board device and mounting method therefor
US8039758B2 (en) Mounting structure for electronic component
EP1740029B1 (en) Circuit substrate
JP4962217B2 (ja) プリント配線基板及び電子装置製造方法
JPH0593069U (ja) プリント回路基板
JPH08195548A (ja) 電子部品実装方法
US7615873B2 (en) Solder flow stops for semiconductor die substrates
US8105644B2 (en) Manufacturing method of printed circuit board
JP4273918B2 (ja) モジュールの製造方法
JPH10335795A (ja) プリント基板
JP6570728B2 (ja) 電子装置およびその製造方法
JP4114488B2 (ja) 半導体パッケージの実装構造
JP2007194665A (ja) モジュールの製造方法
JP2010225851A (ja) はんだ堆積制御用基板
JP4844260B2 (ja) 電子部品およびその製造方法
JP2606304B2 (ja) クリーム半田印刷方法
JP2007194462A (ja) チップ部品の実装構造および方法
JP7136672B2 (ja) 配線基板及び電子装置
JP4039674B2 (ja) ワイヤボンディングの製造方法
JP2008205340A (ja) 配線回路基板の製造方法
JP2006313792A (ja) プリント配線基板
JP2002374060A (ja) 電子回路板
JP4381657B2 (ja) 回路基板および電子部品実装方法
US20090080170A1 (en) Electronic carrier board

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20081022

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081029

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081217

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090114

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090114

R150 Certificate of patent or registration of utility model

Ref document number: 4251458

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120130

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120130

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130130

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130130

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140130

Year of fee payment: 5