JP4962217B2 - プリント配線基板及び電子装置製造方法 - Google Patents

プリント配線基板及び電子装置製造方法 Download PDF

Info

Publication number
JP4962217B2
JP4962217B2 JP2007221104A JP2007221104A JP4962217B2 JP 4962217 B2 JP4962217 B2 JP 4962217B2 JP 2007221104 A JP2007221104 A JP 2007221104A JP 2007221104 A JP2007221104 A JP 2007221104A JP 4962217 B2 JP4962217 B2 JP 4962217B2
Authority
JP
Japan
Prior art keywords
substrate electrode
electrode
electronic component
wiring board
printed wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007221104A
Other languages
English (en)
Other versions
JP2009054846A (ja
Inventor
由和 平野
光紀 安陪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2007221104A priority Critical patent/JP4962217B2/ja
Priority to TW097128997A priority patent/TWI430725B/zh
Priority to US12/222,178 priority patent/US8338715B2/en
Priority to KR1020080083434A priority patent/KR101060214B1/ko
Priority to CN200810213948XA priority patent/CN101378630B/zh
Publication of JP2009054846A publication Critical patent/JP2009054846A/ja
Application granted granted Critical
Publication of JP4962217B2 publication Critical patent/JP4962217B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/09Use of materials for the conductive, e.g. metallic pattern
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/111Pads for surface mounting, e.g. lay-out
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341Surface mounted components
    • H05K3/3431Leadless components
    • H05K3/3442Leadless components having edge contacts, e.g. leadless chip capacitors, chip carriers
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457Solder materials or compositions; Methods of application thereof
    • H05K3/3485Applying solder paste, slurry or powder
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/1605Shape
    • H01L2224/16057Shape in side view
    • H01L2224/16058Shape in side view being non uniform along the bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16104Disposition relative to the bonding area, e.g. bond pad
    • H01L2224/16105Disposition relative to the bonding area, e.g. bond pad the bump connector connecting bonding areas being not aligned with respect to each other
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/38Effects and problems related to the device integration
    • H01L2924/384Bump effects
    • H01L2924/3841Solder bridging
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09372Pads and lands
    • H05K2201/09381Shape of non-curved single flat metallic pad, land or exposed part thereof; Shape of electrode of leadless component
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621Components characterised by their electrical contacts
    • H05K2201/10636Leadless chip, e.g. chip capacitor or resistor
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621Components characterised by their electrical contacts
    • H05K2201/10727Leadless chip carrier [LCC], e.g. chip-modules for cards
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05Patterning and lithography; Masks; Details of resist
    • H05K2203/0502Patterning and lithography
    • H05K2203/0545Pattern for applying drops or paste; Applying a pattern made of drops or paste
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913Assembling to base an electrical component, e.g., capacitor, etc.

Description

本発明は、プリント配線基板、及び電子装置製造方法に関する。
従来から、集積回路、抵抗器、コンデンサ等の多くの電子部品が、プリント配線基板上にリフローはんだ付けにより表面実装されている。
通常、リフローはんだ付けによる電子部品のプリント配線基板上への表面実装は、まずプリント配線基板の基板電極上にはんだペースト印刷用の印刷版を配置し、その印刷版の上からクリーム状のはんだペーストを塗布することで基板電極にはんだペーストを塗布する。次に、印刷版を取り除き電子部品をプリント配線基板上に搭載して、リフローと呼ばれる温風加熱や赤外線加熱を行うことで溶融したはんだで、電子部品の電極と基板電極とを接合する。
このようにしてリフローはんだ付けされて作成された電子部品を搭載したプリント配線基板は、外観検査や電気試験により基板電極と部品電極の接続を検査することで製造検査がされ、電子装置が製造される。しかし、リフローにより溶融したはんだが、電子部品電極と基板電極の間に留まらず電子部品の外側に漏れ出ると、リフロー時の電子部品およびプリント配線基板の反りによりはんだ未着等が発生する場合があり、電子装置の歩留まりが低下する問題がある。
図1を用いて、プリント配線基板上に設けられた基板電極と、電子部品に設けられた部品底面電極のはんだ付けの例を説明する。図1(a)は、電子部品20aの底面に配置される部品電極である部品底面電極22aとプリント配線基板10aの基板電極12aとのはんだ接合部24aを示す側面図であり、(b)は、部品底面電極22aと基板電極12aとの位置関係を示した上面図を示し、(c)は、プリント配線基板10bへの電子部品20bの実装形態を示す。
図1(a)に示すように、電子部品電極22aと基板電極12aとの間のはんだ接合部24aは、リフロー時に溶融したはんだが電極間に留まらず電子部品外側に漏れ出た状態で接合され、電極間のはんだの量が少なく、電極間のはんだの高さが低い状態となる。
しかしながら、(a)に示すように電極間のはんだの量が少ないと、(c)に示すように、リフロー時の熱ストレスによる電子部品20bとプリント配線基板10bとのそりが発生した場合、そりの変位を許容するだけの溶融はんだの高さがないと、部品底面電極22bと基板電極12bとが未着の状態となる。
このようなリフロー時の電極間の未着現象を回避するため、部品側面電極を用いると共に部品側面電極との接合を強固にする方法が提案されている(下記特許文献1)。
提案されている方法は、電子部品の部品電極を部品側面電極にする必要がある。しかし、電子装置の高密度化と共に電子部品は小型化されており、電子部品の外縁部に側面電極の形状を製作するのは難しい。また、部品側面電極は電子部品の外縁部を覆うように配置され、基板電極が電子部品の外縁方向に延長され電子部品のプリント配線基板上の占有面積が大きくなるため、電子装置の高密度化を損なうなどの問題を有する。
特開2005−228959号公報
上述のような問題点に鑑み、本発明は、部品底面電極を有する電子部品の未着現象を生じることなくプリント配線基板にリフローはんだ付けするためのプリント配線基板、及び電子装置製造方法を提供することを目的とする。
以上の課題を解決するために、本発明に係るプリント配線基板は、基板電極を備えるプリント配線基板であって、該基板電極は、電子部品の外縁より内側且つ該電子部品の底面に配置される底面電極をはんだ付けにより搭載すると共に該電子部品の外縁より内側にある基板電極載置部と、前記基板電極載置部から前記電子部品の外縁より外側に突出し、前記基板電極載置部より幅が狭く、且つ、プリント配線基板の配線に接続される突出部と、
を有し、前記基板電極の周囲はソルダーレジスト加工され、前記半田付けに際して溶融はんだを前記突出部から基板電極載置部に移動させることを特徴とする
さらに、上記課題を解決するために、本発明に係る電子装置製造方法は、電子部品の外縁より内側且つ該電子部品の底面に配置される底面電極より大きく且つ該電子部品の外縁より内側にある基板電極載置部、及び、該基板電極載置部から前記電子部品の外縁より外側に突出し、前記基板電極載置部より幅が狭く且つプリント配線基板の配線に接続される突出部を有する基板電極をプリント配線基板に形成し、前記基板電極の周囲をソルダーレジスト加工し、前記基板電極と前記基板電極の周囲が露出する開口を有する印刷版を、基板電極の上に配置し、前記印刷版にはんだペーストを塗布することで、前記露出した基板電極上にはんだペーストを塗布し、前記印刷版を取り除き、前記はんだペーストが塗布された前記基板電極の基板電極載置部に前記底面電極を載置することにより前記電子部品を搭載し、前記基板電極載置部と前記底面電極とをはんだ付けし、溶融はんだを前記突出部から基板電極載置部に移動させることを特徴とする。
また、基板電極が露出する印刷版のパターンは、矩形、円、楕円、半円、又は、扇型の形状であっても良く、基板電極の周囲は、ソルダーレジスト加工されていても良い。
本発明によれば、基板電極において突出部を設けたので、溶融はんだが電極間にとどまることで電極間の溶融はんだ高さを高くし、その溶融はんだがリフロー時の電子部品とプリント配線基板のそりを吸収することで、部品底面電極を有する電子部品とプリント配線基板との未着を防止し、部品底面電極を有する電子部品を表面装着する電子装置の歩留まり低下を防止することができる。
さらに、本発明によれば、電子基板上でより部品側面電極より占有面積の小さい部品底面電極を有するプリント配線基板の未着を防止することで、より高密度化された電子装置を提供することができる。
以下、図面を参照して、本発明の実施の形態を説明する。
図2を用いて、プリント配線基板上に設けられた基板電極と電子部品に設けられた部品底面電極とのはんだ接合部の一例を説明する。
図2(a)は、基板電極12c上にはんだペーストが塗布されたリフロー前の状態を示す側面図であり、(b)は、基板電極12c上に塗布されたリフロー時のはんだペーストの形状を示す側面図であり、(c)は、部品底面電極22cと基板電極載置部14c及び突出部13cを有する基板電極12cとの位置関係を示した上面図であり、(d)は、電子部品20cの部品底面電極22cとプリント配線基板10cの基板電極12cが、はんだ接合部24cを介して接合した状態を示す側面図である。
また、図2(c)に示す基板電極12cは、基板電極載置部14cと突出部13cとを有し、突出部13cの面積が縮小することで、電子部品外側への溶融はんだの流出を防ぎ、溶融はんだを電極間に留めて、(d)に示すフィレット形状のはんだ接合部24cが構成される。このような基板電極を形成し、プリント配線基板上に配置することで、リフローはんだ付けにおいてフィレット形状のはんだ接合部24cが生成し、電極間の溶融はんだの高さが高くなるため、リフロー時の電子部品20cとプリント配線基板10cの反りを吸収でき、未着現象を回避できる。
なお、突出部13cは、図示しないプリント配線基板上の導線に接続されることで、電子部品20cを、プリント配線基板上の他の電子部品等と電気的に接続する。
さらに、図2(c)に示す基板電極12cの基板電極載置部14cの長手寸法L2は、部品底面電極12cの長手寸法L1より長く、さらに、基板電極載置部14c上の電子部品内側の端部から電子部品外縁までの寸法L3より短い。そして、突出部13cの幅寸法L7は、溶融はんだを移動させるために基板電極載置部14cの幅寸法L6より短くなっている。
このように、基板電極載置部14cは、電子部品20cの外縁より内側に配置されるため、基板電極が電子部品の外縁方向に延長されることを防ぎ、部品底面電極を有する電子部品のプリント配線基板上の占有面積を低下させる。
図2(a)は、基板電極12c上にはんだペースト24c−1が塗布されたリフロー前の状態を示す側面図であり、リフロー前なので図示しない印刷版の開口部の厚み分だけプリント配線基板12c上にはんだペーストが塗布された状態を示している。
図2(b)は、基板電極12c上に塗布されたリフロー時の溶融はんだ24c−2を示す側面図であり、リフロー加熱によりはんだペーストが溶融し、部品底面電極22cと基板電極12cとの間に働く溶融はんだの表面張力により部品底面電極22c側にはんだが移動する状態を示している。このように、(a)に示したはんだペースト24c−1が溶融して、(b)に示すように溶融はんだ24c−2が底板電極22cと基板電極載置部14c間に移動することで、溶融はんだ高さが高くなる。
図3を用いて、電子部品をプリント配線基板にリフローはんだ付けする方法の一例を説明する。
図3(a)は、基板電極にはんだペーストを塗布するための開口部34を有する印刷版32の上面図であり、(b)は、印刷版32を上面に配置し、さらに、はんだペースト36が塗布されたプリント配線基板10dの上面図であり、(c)は、印刷版32が取り除かれ基板電極13d、14d上にはんだペースト36が塗布されたリフロー前の状態のプリント配線基板10cを示す上面図であり、(d)は、基板電極13d、14d上にリフロー後の溶融はんだ38が移動した状態のプリント配線基板10dを示す上面図である。
なお、図3では、説明のために、1つの基板電極のリフローはんだ付けについて説明するが、実際のプリント配線基板は多数の基板電極を有する。
図3(a)に示すように、印刷版32は、プリント配線基板10dの基板電極13d、14dにはんだペーストを塗布するための開口部34を有する。
図3(b)では、プリント配線基板10dの上面に印刷版32を配置し、さらにはんだペースト36が塗布されたプリント配線基板10dが示される。印刷版32上にはんだペーストを塗布することで、開口部34にはんだペースト36が入り込み、基板電極載置部14dと突出部13dからなる基板電極上にはんだペースト36が塗布されることになる。なお、印刷版32上には、基板電極以外の部分に溶融はんだが付着しにくい表面加工であるソルダーレジスト33がなされている。
なお、開口部34は、基板電極の突出部13dの形に合わせた凸形状を有さず、基板電極載置部14dと突出部13dからなる基板電極より大きい面積を有した、基板電極を覆う矩形形状を有している。このように開口部34を矩形形状としたのは、開口部34が突出部13dに合わせた凸型の形状を有している場合、印刷版32の凸部がはんだペーストを塗布するスキージ等にひっかかり、印刷版32の凸部がめくれることを避けることができる。
図3(c)では、(b)に示したはんだペースト36が塗布されたプリント配線基板10dから印刷版32を取り除いた状態を示す。図示のように、はんだペースト36が、印刷版32の開口部34の矩形形状にしたがって基板電極載置部14dと突出部13d上に塗布される。
図3(d)では、(c)に示したはんだペーストが塗布されたプリント配線基板10dをリフローすることで、はんだペースト34が溶融して基板電極13d、14d上に溶融はんだ38が移動した状態が示される。プリント配線基板10dは、その表面にソルダーレジスト33加工がされているため、矢印で示すようにリフローによる溶融はんだ38の表面張力で、突出部13dから、基板電極載置部14d上に溶融はんだが移動する。
なお、上記説明においては、印刷版の開口部を矩形形状としたが必ずしもこの形状に限定するものではなく、はんだペースト塗布用のスキージ等にひっかからない形状であり且つ基板電極を覆う形状であれば良い。
図4を用いて、矩形以外の形状を有する印刷版の開口部の一例を説明する。
図4(a)は、円形の印刷版開口部34aを表し、(b)は、楕円形の印刷版開口部34bを表し、(c)は、半円形の印刷版開口部34cを表し、(d)は、扇形の印刷版開口部34dを表す上面図である。
図示したような、円、楕円、半円、扇形等の形状を有する開口部は、凸型の形状を有さず、はんだペーストを塗布するスキージ等にひっかからない形状であり、ペーストを塗布する工程で印刷版32の一部がめくれることを避けることができる。そして、ペーストが塗布されたプリント配線基板10dをリフローすることで、はんだペースト34が溶融して基板電極上に溶融はんだ38が移動した状態が示される。プリント配線基板10dは、その表面にソルダーレジスト33加工がされているため、溶融はんだ38の表面張力で、突出部13dから、基板電極載置部14d上に溶融はんだが移動する。
このように、本発明に係る電子装置製造方法では、矩形、円、楕円、半円、又は、扇形の形状の開口部を有する印刷版を用いて、プリント配線基板上の電子部品電極間の短絡事故等を誘引するはんだボール生成を回避したリフローはんだ付けが行われる。
以上説明した実施形態は典型例として挙げたに過ぎず、その各実施形態の構成要素を組合せること、その変形及びバリエーションは当業者にとって明らかであり、当業者であれば本発明の原理及び請求の範囲に記載した発明の範囲を逸脱することなく上述の実施形態の種々の変形を行えることは明らかである。
以上述べた本発明の実施の態様は、以下の付記の通りである。
(付記1)
基板電極を備えるプリント配線基板であって、
該基板電極は、電子部品の外縁より内側且つ該電子部品の底面に配置される底面電極をはんだ付けにより搭載すると共に該電子部品の外縁より内側にある基板電極載置部と、
前記基板電極載置部から突出し、前記基板電極載置部より幅が狭く、且つ、プリント配線基板の配線に接続される突出部と、
を有することを特徴とするプリント配線基板。
(付記2)
前記電極載置部は、前記底面電極より大きい付記1に記載のプリント配線基板。
(付記3)
前記基板電極の周囲は、ソルダーレジスト加工されている付記1又は2に記載のプリント配線基板。
(付記4)
電子部品の外縁より内側且つ該電子部品の底面に配置される底面電極より大きく且つ該電子部品の外縁より内側にある電極載置部、及び、該電極載置部から突出し、該電極載置部より幅が狭く且つプリント配線基板の配線に接続される突出部を有する基板電極をプリント配線基板に形成し、
前記基板電極が露出するパターンを有する印刷版を、該基板電極の上に配置し、
前記印刷版にはんだペーストを塗布することで、前記露出した基板電極上にはんだペーストを塗布し、
前記印刷版を取り除き、前記はんだペーストが塗布された前記基板電極の電極載置部に前記底面電極を載置することにより前記電子部品を搭載し、
前記電極載置部と前記底面電極とをはんだ付けすることを特徴とする電子装置製造方法。
(付記5)
前記基板電極が露出する印刷版のパターンは、矩形、円、楕円、半円、又は、扇型の形状である付記2に記載の電子装置製造方法。
(付記6)
前記基板電極の周囲は、ソルダーレジスト加工されている付記4又は5に記載の電子装置製造方法。
(a)は、部品底面電極と基板の基板電極とのはんだ接合部を示す側面図であり、(b)は、部品底面電極と基板電極との位置関係を示した上面図であり、(c)は、部品底面電極と基板電極が未着となった状態を示す側面図である。 (a)は、基板電極上にはんだペーストが塗布されたリフロー前の状態を示す側面図であり、(b)は、基板電極上に塗布されたリフロー時のはんだペーストの形状を示す側面図であり、(c)は、部品底面電極と基板電極との位置関係を示した上面図であり、(d)は、部品底面電極と基板電極とが接合した状態を示す側面図である。 (a)は、印刷版の上面図であり、(b)は、印刷版を上面に配置し且つはんだペーストが塗布されたプリント配線基板の上面図であり、(c)は、印刷版が取り除かれ基板電極上にはんだペーストが塗布されたリフロー前の状態のプリント配線基板を示す上面図であり、(d)は、基板電極上にリフロー後の溶融はんだが移動したプリント配線基板を示す上面図である。 (a)は、円形の印刷版開口部であり、(b)は、楕円形の印刷版開口部であり、(c)は、半円形の印刷版開口部であり、(d)は、扇形の印刷版開口部を表す上面図である。
符号の説明
10a、10b、10c、10d プリント配線基板
12a、12b、12c、12d 基板電極
13c、13d 突出部
14c、14d 基板電極載置部
20a、20b、20c 電子部品
22a、22b、22c 部品底面電極
24a、24c はんだ接合部
32 印刷版
34 開口部
36 はんだペースト
38 溶融はんだ

Claims (3)

  1. 基板電極を備えるプリント配線基板であって、
    該基板電極は、電子部品の外縁より内側且つ該電子部品の底面に配置される底面電極をはんだ付けにより搭載すると共に該電子部品の外縁より内側にある基板電極載置部と、
    前記基板電極載置部から前記電子部品の外縁より外側に突出し、前記基板電極載置部より幅が狭く、且つ、プリント配線基板の配線に接続される突出部と、
    を有し、
    前記基板電極の周囲はソルダーレジスト加工され、前記半田付けに際して溶融はんだを前記突出部から基板電極載置部に移動させることを特徴とするプリント配線基板。
  2. 電子部品の外縁より内側且つ該電子部品の底面に配置される底面電極より大きく且つ該電子部品の外縁より内側にある基板電極載置部、及び、該基板電極載置部から前記電子部品の外縁より外側に突出し、前記基板電極載置部より幅が狭く且つプリント配線基板の配線に接続される突出部を有する基板電極をプリント配線基板に形成し、
    前記基板電極の周囲をソルダーレジスト加工し、
    前記基板電極と前記基板電極の周囲が露出する開口を有する印刷版を、基板電極の上に配置し、
    前記印刷版にはんだペーストを塗布することで、前記露出した基板電極上にはんだペーストを塗布し、
    前記印刷版を取り除き、前記はんだペーストが塗布された前記基板電極の基板電極載置部に前記底面電極を載置することにより前記電子部品を搭載し、
    前記基板電極載置部と前記底面電極とをはんだ付けし、溶融はんだを前記突出部から基板電極載置部に移動させることを特徴とする電子装置製造方法。
  3. 前記基板電極が露出する印刷版のパターンは、矩形、円、楕円、半円、又は、扇型の形
    状である請求項2に記載の電子装置製造方法。
JP2007221104A 2007-08-28 2007-08-28 プリント配線基板及び電子装置製造方法 Expired - Fee Related JP4962217B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2007221104A JP4962217B2 (ja) 2007-08-28 2007-08-28 プリント配線基板及び電子装置製造方法
TW097128997A TWI430725B (zh) 2007-08-28 2008-07-31 印刷電路板及製造電子裝置之方法
US12/222,178 US8338715B2 (en) 2007-08-28 2008-08-04 PCB with soldering pad projections forming fillet solder joints and method of production thereof
KR1020080083434A KR101060214B1 (ko) 2007-08-28 2008-08-26 프린트 배선 기판 및 전자 장치 제조 방법
CN200810213948XA CN101378630B (zh) 2007-08-28 2008-08-28 印刷电路板和电子设备的生产方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007221104A JP4962217B2 (ja) 2007-08-28 2007-08-28 プリント配線基板及び電子装置製造方法

Publications (2)

Publication Number Publication Date
JP2009054846A JP2009054846A (ja) 2009-03-12
JP4962217B2 true JP4962217B2 (ja) 2012-06-27

Family

ID=40405622

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007221104A Expired - Fee Related JP4962217B2 (ja) 2007-08-28 2007-08-28 プリント配線基板及び電子装置製造方法

Country Status (5)

Country Link
US (1) US8338715B2 (ja)
JP (1) JP4962217B2 (ja)
KR (1) KR101060214B1 (ja)
CN (1) CN101378630B (ja)
TW (1) TWI430725B (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009151123A1 (ja) * 2008-06-12 2009-12-17 三菱マテリアル株式会社 はんだペーストを用いた基板と被搭載物の接合方法
JP5585013B2 (ja) * 2009-07-14 2014-09-10 日亜化学工業株式会社 発光装置
JP5644286B2 (ja) * 2010-09-07 2014-12-24 オムロン株式会社 電子部品の表面実装方法及び電子部品が実装された基板
JP2012119637A (ja) * 2010-12-03 2012-06-21 Sumitomo Electric Device Innovations Inc 光半導体装置の製造方法
JP5626460B2 (ja) 2011-04-27 2014-11-19 株式会社村田製作所 電子部品モジュールの製造方法及び電子部品モジュール
JP5204271B2 (ja) * 2011-06-16 2013-06-05 株式会社東芝 内視鏡装置および基板
JP5908508B2 (ja) * 2014-02-25 2016-04-26 ファナック株式会社 プリント基板
AT515446B1 (de) * 2014-03-07 2019-12-15 Zkw Group Gmbh Strukturierung der Lötstoppmaske von Leiterplatten zur Verbesserung der Lötergebnisse
JP6728676B2 (ja) * 2015-12-26 2020-07-22 日亜化学工業株式会社 発光装置
JP6880875B2 (ja) * 2017-03-21 2021-06-02 日本電気株式会社 実装方法
DE102017208759A1 (de) * 2017-05-23 2018-11-29 Robert Bosch Gmbh Anordnung umfassend ein Trägersubstrat und ein damit verbundenes elektronisches Bauelement sowie Verfahren zu dessen Herstellung
JP7141877B2 (ja) 2018-07-18 2022-09-26 キオクシア株式会社 半導体記憶装置

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH033391A (ja) * 1989-05-31 1991-01-09 Toshiba Corp プリント配線板及びプリント配線板の製造方法
US5683788A (en) * 1996-01-29 1997-11-04 Dell Usa, L.P. Apparatus for multi-component PCB mounting
JPH118453A (ja) * 1997-06-13 1999-01-12 Iwaki Electron Corp Ltd 基 板
US6303872B1 (en) * 1997-06-25 2001-10-16 Visteon Global Tech. Anti-tombstoning solder joints
EP0899787A3 (en) * 1997-07-25 2001-05-16 Mcnc Controlled-shaped solder reservoirs for increasing the volume of solder bumps, and structurs formed thereby
JP3435034B2 (ja) * 1997-09-26 2003-08-11 京セラ株式会社 回路基板
JPH11177224A (ja) * 1997-12-12 1999-07-02 Matsushita Electric Ind Co Ltd メタルマスク及びプリント配線板
US6054653A (en) * 1998-01-28 2000-04-25 Hansen; Gregory Robert Apparatus for attaching a surface mount component
US6316736B1 (en) * 1998-06-08 2001-11-13 Visteon Global Technologies, Inc. Anti-bridging solder ball collection zones
JP2000124587A (ja) * 1998-10-19 2000-04-28 Alps Electric Co Ltd 電子回路ユニットのプリント基板への取付構造、並びに電子回路ユニットのプリント基板への取付方法
US6566611B2 (en) * 2001-09-26 2003-05-20 Intel Corporation Anti-tombstoning structures and methods of manufacture
TW533555B (en) * 2001-11-21 2003-05-21 Siliconware Precision Industries Co Ltd Substrate for passive device
US7084353B1 (en) * 2002-12-11 2006-08-01 Emc Corporation Techniques for mounting a circuit board component to a circuit board
US20050056458A1 (en) * 2003-07-02 2005-03-17 Tsuyoshi Sugiura Mounting pad, package, device, and method of fabricating the device
JP3976020B2 (ja) * 2004-02-12 2007-09-12 株式会社豊田自動織機 表面実装用電子部品の表面実装構造
JP2005228959A (ja) 2004-02-13 2005-08-25 Mitsubishi Electric Corp プリント回路板
JP2005340674A (ja) * 2004-05-28 2005-12-08 Toshiba Corp 半導体装置とその製造方法
JP4890827B2 (ja) * 2004-09-29 2012-03-07 ローム株式会社 半導体装置
JP4533248B2 (ja) 2005-06-03 2010-09-01 新光電気工業株式会社 電子装置
JP2007081086A (ja) 2005-09-14 2007-03-29 Seiko Instruments Inc メタルマスク及び電子部品の実装方法
JP2007116040A (ja) * 2005-10-24 2007-05-10 Alps Electric Co Ltd 回路基板
JP2007116039A (ja) * 2005-10-24 2007-05-10 Alps Electric Co Ltd 回路基板
TW200845332A (en) * 2007-05-04 2008-11-16 Powertech Technology Inc Package substrate and its solder pad

Also Published As

Publication number Publication date
TWI430725B (zh) 2014-03-11
CN101378630A (zh) 2009-03-04
CN101378630B (zh) 2011-04-20
KR101060214B1 (ko) 2011-08-29
US8338715B2 (en) 2012-12-25
TW200920211A (en) 2009-05-01
KR20090023173A (ko) 2009-03-04
JP2009054846A (ja) 2009-03-12
US20090056985A1 (en) 2009-03-05

Similar Documents

Publication Publication Date Title
JP4962217B2 (ja) プリント配線基板及び電子装置製造方法
US20100319974A1 (en) Printed wiring board, electronic device, and method for manufacturing electronic device
JP3817785B2 (ja) インタポーザ基板
JPH08195548A (ja) 電子部品実装方法
JP2012164934A (ja) 回路モジュール、電子部品実装基板および回路モジュールの製造方法
JPH07131139A (ja) 電子部品用配線基板
JP5062376B1 (ja) 電子部品実装基板の製造方法
JP4274264B2 (ja) モジュールの製造方法
JP4114488B2 (ja) 半導体パッケージの実装構造
JP4273918B2 (ja) モジュールの製造方法
JP2005340230A (ja) プリント配線板および部品実装体の製造方法
JP2006237367A (ja) プリント配線板
JP2004207287A (ja) はんだ付け用ランド、プリント配線基板
JP2013055208A (ja) プリント基板
JP2001358448A (ja) 半田ペースト塗布用マスクおよびこれを用いた電子部品の実装方法
JPH09327980A (ja) クリームはんだのスクリーン印刷用メタルマスク
JP7322456B2 (ja) 電子部品搭載基板
JP2002374060A (ja) 電子回路板
JP2006066811A (ja) はんだ印刷用マスク、部品実装方法
JP2008103547A (ja) 半田ペースト塗布方法及び電子回路基板
JP2917537B2 (ja) 表面実装用icパッケージの実装方法
JP2006319030A (ja) 回路基板とその製造方法、および半導体装置とその製造方法
JP2007258654A (ja) 回路基板のランド接続方法及び回路基板
JP2001308506A (ja) 半田ペースト塗布用マスクおよびこれを用いた電子部品の実装方法
JP2001251044A (ja) 表面実装部品の実装構造及び実装方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100517

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111122

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111124

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120120

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120228

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120312

R150 Certificate of patent or registration of utility model

Ref document number: 4962217

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150406

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees