JP2004207287A - はんだ付け用ランド、プリント配線基板 - Google Patents
はんだ付け用ランド、プリント配線基板 Download PDFInfo
- Publication number
- JP2004207287A JP2004207287A JP2002371299A JP2002371299A JP2004207287A JP 2004207287 A JP2004207287 A JP 2004207287A JP 2002371299 A JP2002371299 A JP 2002371299A JP 2002371299 A JP2002371299 A JP 2002371299A JP 2004207287 A JP2004207287 A JP 2004207287A
- Authority
- JP
- Japan
- Prior art keywords
- land
- soldering
- solder
- pattern
- printed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
【課題】リフロー加熱等によるはんだ付け時に発生するはんだボールの発生を抑える。
【解決手段】はんだ付け用ランドにおいて、搭載するチップ部品に覆われるランド部と搭載するチップ部品に覆われないランド部とのソルダーレジストの形成構造を変える。具体的には、はんだ付け用ランドにおいて、搭載するチップ部品が覆い被さる側のみソルダーレジストをなくす。これにより、はんだ付け用ランドよりはみ出したはんだが、リフロー加熱時にはんだ付け用ランドに戻りやすくすることができる。
【選択図】 図3
【解決手段】はんだ付け用ランドにおいて、搭載するチップ部品に覆われるランド部と搭載するチップ部品に覆われないランド部とのソルダーレジストの形成構造を変える。具体的には、はんだ付け用ランドにおいて、搭載するチップ部品が覆い被さる側のみソルダーレジストをなくす。これにより、はんだ付け用ランドよりはみ出したはんだが、リフロー加熱時にはんだ付け用ランドに戻りやすくすることができる。
【選択図】 図3
Description
【0001】
【発明の属する技術分野】
本発明はチップ部品搭載技術に関し、特にチップ部品搭載好適なはんだ付けランド及びプリント配線基板に関する。
【0002】
【従来の技術】
小型の電子機器、例えばビデオカメラにおけるプリント配線基板への電子部品の実装方法は、プリント配線基板の絶縁基板上に印刷されたパターンランドとチップ部品のはんだ付け端子とを接合するための接合面とからなるはんだ付け用ランドにペースト状のはんだを印刷した後、チップ部品のはんだ付け端子とパターンランドの接合面となるはんだ付け用ランドとの位置を合せて搭載し、リフロー装置による加熱ではんだが融解し、金属接合することで前記チップ部品と絶縁基板上に印刷されたパターンランドとが電気的に接続するものである。
【0003】
ここで、チップ部品を前記はんだ付けランドに搭載するときには、チップ部品を絶縁基板に押し付けるため、絶縁基板上のはんだ付けランドに印刷されたはんだペーストの一部は、はんだ付けランドに押し付けられ、そのはんだの一部がはんだ付け用ランドからはみ出る。前記チップ部品により押し付けられてはみ出るはんだの量は、チップ部品搭載時における、チップ部品がはんだペーストに載る際の過重量、及び、はんだペースト印刷時のペースト状のはんだの量、等のばらつきにより変化する。はみ出されたはんだは、リフロー時に融解し毛細管現象によりはんだ付け用ランド部に戻るはんだもあるが、はんだ付け用ランドからはみ出したはんだの量によっては、はんだ付け用ランド部に戻る事が出来ないはんだが発生する場合がある。戻る事が出来ないはんだは、はんだボールとなって本来はんだ付けされるべき個所以外の絶縁基板上に散乱する。
【0004】
絶縁基板上に散乱するはんだボールは、はんだ付けにより絶縁基板に固定されないので、非常に不安定であり、はんだボールが移動し回路をショートさせ機器を動作不能にする場合があるという問題点がある。
【0005】
一般的に、絶縁基板上のはんだ付け用ランドにおけるパターンランドとソルダーレジストの関係は、絶縁基板におけるはんだ付け用ランドと絶縁基板の接合を強くすることと、パターンランド周辺に別の配線パターンが配置できるようにする為に、パターンランドの四辺の縁にソルダーレジストを印刷する構成がなされている。これにより、高密度実装が可能となっている。
【0006】
この従来技術を図3及び図4を用いて説明する。図3は、従来のプリント配線基板の上面図、図4は、従来のプリント配線基板に部品を実装した状態の側面図を示す。
【0007】
図3において、1は絶縁基板、4はパターンの銅箔ランド形成部分A(以下、パターンランドAと称す)、5はパターンの銅箔ランド形成部分B(以下、パターンランドBと称す)、6はソルダーレジスト部分、7はチップ部品本体透視図(図4のチップ部品本体11に対応)、8はチップ部品はんだ付け端子A(以下、チップ端子Aと称す)、9はチップ部品はんだ付け端子B(以下、チップ端子Bと称す)、10はチップ部品電極間を通る配線パターン、11はチップ部品本体、14は従来技術のはんだ付け用ランドを形成するレジスト開口部A、15は従来技術のはんだ付け用ランドを形成するレジスト開口部B、16は従来技術のはんだ部A、17は従来技術のはんだ部B、18ははんだボール、20は部品内側のはんだ付けランドに覆い被さるソルダーレジストを示す。
【0008】
この従来技術では、絶縁基板1の上に、配線パターン10及びのパターンランドA4、パターンランドB5を成形し、その上に絶縁膜となるソルダーレジスト6を形成する。チップ部品7をはんだにて接続する為のランド部の形成は、レジスト開口部A14、レジスト開口部B15を設けることでランド形状を形成していた。
【0009】
従来技術のランドを形成するレジスト開口部A14、及び従来技術のランドを形成するレジスト開口部B15は、パターンランドA4、パターンランドB5より一回り小さく設定し、はんだ付けランドの四辺の縁に被さる形状としている。ここで、チップ部品7の電極であるチップ端子A8とチップ端子B9との間にはみ出したはんだボール18は、部品内側のはんだ付けランドに覆い被さるソルダーレジスト20の高さがある為にはんだ付け用ランドを形成するレジスト開口部A14またはレジスト開口部B15に戻る事が出来ず、はんだボール18が発生するという問題があった。
【0010】
一方、他の従来技術では、はんだ付けの良否を高精度で検査できる様に、はんだ付け用ランドの相対向する内側辺部にレジストがはんだ付け用ランドの一部に設けられているが、部品が搭載される内側のはんだ付け用ランドにソルダーレジストが一部設けられている為、はんだ付け用ランドよりはみ出したはんだボールが、はんだ付け用ランドに戻ろうとする際、はんだ付け用ランドの一部に設けられたレジストの高さが障壁になり戻る事が出来ず、はんだボールを発生し易いという問題があった。(例えば、特許文献1参照)
さらに他の従来技術では、はんだ付け用ランド内部にソルダーレジストを延長してはんだ付け用ランドと部品間に隙間をもうけ、はみ出したはんだを毛細管現象で吸収してはんだボールの発生を防ぐ方法がある。この方法では、ソルダーレジストの高さによって毛細管現象によりはんだが吸収される量にばらつきが生じ、はんだボールの発生になる場合やチップ部品が不安定となっていわゆるチップ立ちという現象が現れる場合があるという問題があった。さらには、ソルダーレジストの形状が複雑になり、製造上の精度が求められコストアップになるという問題もあった。(例えば、特許文献2参照)
さらに他の従来技術では、はんだ付け用ランドの外周縁の一部をソルダーレジストで覆い、はんだ付け用ランドの外周縁の一部をソルダーレジストがはみ出す構造とし、はんだ付けの強度を確保する方法がある。しかしこの方法は対ボールグリットアレイ等のはんだボールでの接続に対して接続強度に効果を持たす技術であり、はんだボールによる接続を用いないディスクリート部品例えばチップセラミックコンデンサ等が搭載される場合は、部品がはんだを押しつぶす事ではんだがはんだ付け用ランドよりはみ出し、はんだボールになるような場合には配慮されていないという問題があった。(例えば、特許文献3参照)
【0011】
【特許文献1】
実開平6−86372号公報
【特許文献2】
特開平11−233915号公報
【特許文献3】
特開2001−230513公報
【0012】
【発明が解決しようとする課題】
上述したように、図3、図4による従来技術では、チップ部品7の電極であるチップ端子A8とチップ端子B9との間にはみ出したはんだボール18は、部品内側のはんだ付けランドに覆い被さるソルダーレジスト20の高さがある為に、はんだ付け用ランドを形成するレジスト開口部A14またはレジスト開口部B15に戻る事が出来ず、はんだボール18が発生するという問題があった。
【0013】
さらに、特許文献1による従来技術では、部品が搭載される内側のはんだ付け用ランドにソルダーレジストが一部設けられている為、はんだ付け用ランドよりはみ出したはんだボールが、はんだ付け用ランドに戻ろうとする際はんだ付け用ランドの一部に設けられたレジストの高さが障壁になり戻る事が出来ず、はんだボールを発生し易いという問題があった。
【0014】
さらに、特許文献2による従来技術では、ソルダーレジストの高さによって毛細管現象によりはんだが吸収される量にばらつきが生じはんだボールの発生になる場合やチップ部品が不安定となっていわゆるチップ立ちという現象が現れる場合があるという問題があった。さらには、ソルダーレジストの形状が複雑になり、製造上の精度が求められコストアップになるという問題もあった。
【0015】
さらに、特許文献3による従来技術では、チップセラミックコンデンサ等が搭載される場合は、部品がはんだを押しつぶす事ではんだがはんだ付け用ランドよりはみ出し、はんだボールになるような場合には配慮されていないという問題があった。
【0016】
本発明の目的は、プリント基板上のチップ部品用のはんだ付け用ランドにおいて、チップ部品が覆い被さる側のみのソルダーレジストをなくすことで、はんだボールの発生を抑えるとともに、高密度実装を実現するはんだ付け用ランド、プリント配線基板を提供することにある。
【0017】
【課題を解決するための手段】
上述の課題を解決するために本発明は、絶縁基板上に印刷されたパターンランドと面実装用のチップ部品のはんだ付け端子とを接合するための接合面を除いた部分はソルダーレジストを印刷する構造をなしたはんだ付け用ランドにおいて、前記チップ部品が覆い被さる側のパターンランドの一部は前記ソルダーレジストを印刷せず、前記チップ部品が覆い被さらない側のパターンランドは前記ソルダーレジストを印刷することとする。
【0018】
好ましくは、前記はんだ付け用ランドは2個で1対の構造をしており、1対の向き合った側のパターンランドの一部のみソルダーレジストを印刷しないこととする。
【0019】
さらに好ましくは、前記ソルダーレジストを印刷しない部分は前記パターンランド以外の部分も含まれることとする。
【0020】
さらに好ましくは、前記ソルダーレジストを印刷しない部分の寸法は、前記プリント基板製造上で発生する印刷誤差の値をより広い寸法にすることとする。
【0021】
【発明の実施の形態】
本発明の実施形態の一実施例について図1、図2、図5、図6を参照して以下説明する。
【0022】
まず、本発明によるはんだ付け用ランド、絶縁基板の第一の実施例の構成を図1及び図2を用いて説明する。図1は、本発明による実施形態の一実施例を示すプリント配線基板の上面図、図2は、本発明による実施形態の一実施例を示すプリント配線基板の部品実装状態の側面図を示す。尚、上述した図3、図4と同じ部分については同じ番号とし、ここでは同じ番号の説明は省略する。
【0023】
2は本発明のはんだ付け用ランドを形成するレジスト開口部A、3は本発明のはんだ付け用ランドを形成するレジスト開口部B、19は本発明のはんだ付け用ランドであるパターンランドA4及びパターンランドB5上のレジスト開口部C(以下、はんだ付け用ランド19と称す)、21ははんだ付け用ランド部におけるパターンランドA4またはパターンランドB5辺縁とソルダーレジスト6開口辺縁との隙間の距離、22はチップ部品7の電極であるチップ端子A8とチップ端子B9との間を通る配線パターン10とソルダーレジスト6の開口辺縁との距離を示す。
【0024】
本発明によるはんだ付け用ランド19では、チップ部品7を搭載時、チップ部品7で覆われることになるパターンランドA4及びパターンランドB5とソルダーレジストとの隙間距離21側はソルダーレジスト6を形成させず、その他のパターンランドの外周辺はソルダーレジスト6に覆われている構造となっている。さらに、隙間距離21は所定の寸法の隙間を設ける構造としている。また、距離22についても所定の寸法を確保することが必要で、配線パターン10上のソルダーレジスト6が必ず覆い被さる構造となっている。これは、配線パターン10上にソルダーレジスト6が覆い被されていないと、リフロー時溶解したはんだがパターンランドA4またはB5と配線パターン10との間ではんだブリッジにより接続してしまうことを防止するためである。尚、所定の寸法については後述する。
【0025】
この構造を持ったはんだ付け用ランド19ではんだ付けを行う場合、はんだペーストは塗布後、はんだ付け用ランド19にチップ部品7が搭載される時に押し付けられ、はんだ付け用ランド19からはみ出される。その後、そのはみ出した状態でリフロー工程等のはんだ融解工程に進むと、前記はんだ付け用ランド19からはみ出したはんだペーストは、はんだ付け用ランド19の隙間距離21側にはソルダーレジスト6が覆い被さっていないので、はんだの融解時の毛細管現象で容易にチップ部品のはんだ付け用ランド19に戻る事が出来る。よってはんだボールの発生を抑制することが出来る。
【0026】
ここで、上記の隙間距離21の所定の寸法について詳細に説明する。はんだ付け用ランド19部におけるパターンランドA4またはB5辺縁とソルダーレジスト6開口辺縁との隙間の距離は、基板製造工程において、パターンランドとソルダーレジストの印刷ズレが発生してもはんだ付け用ランド19にソルダーレジストが覆い被さらないような寸法としている。すなわち、印刷ズレが生じても隙間距離21が「0以下」にならないような寸法になっている。また、同様に、配線パターン10とソルダーレジスト6の開口辺縁との距離22についても印刷ズレが生じても距離22が「0以下」にならないような寸法になっている。
【0027】
例えば、印刷ズレが最大50μm発生する場合がある基板製造工程では、パターンランドA4またはB5の辺縁とソルダーレジスト6開口辺縁との位置関係は設計上の中心値を50μm以上離しておくことにより隙間距離21の寸法が「0」以上を確保される。同様に、距離22についても配線パターン10とソルダーレジスト6の開口辺縁との位置関係は設計上の中心値を50μm以上離しておく。
【0028】
これにより、基板実装時に隙間距離21と距離22が確保できるので、はんだボールの発生が抑えられるとともに、はんだブリッジも抑えられる。
【0029】
次に、本発明による第二の実施例としてチップ部品間に配線パターンを設けない場合の構成を図5及び図6を用いて説明する。図5は、プリント配線基板の上面図、図6は、プリント配線基板の部品実装状態の側面図を示す。
【0030】
図5、図6においては、チップ部品7用のランドであるパターンランドA4とパターンランドB5との間に配線パターンが無い為、チップ部品7の電極であるチップ端子A8とチップ端子B9との間のソルダーレジストをつなげてしまうことも可能で、一つのレジスト開口部30となっている。
【0031】
この場合においてもチップ部品7に覆われるはんだ付け用ランド上にソルダーレジストを形成しないので、押し付けられてはみ出したはんだが容易にはんだ付け用ランドに戻る事ができるためはんだボールの発生を抑制する事が出来る。
【0032】
【発明の効果】
以上説明したように本発明によれば、はんだボールの発生を抑えるとともに、高密度実装を実現することができる。
【図面の簡単な説明】
【図1】本発明の実施形態の第一の実施例を示すプリント配線基板の上面図。
【図2】本発明の実施形態の第一の実施例を示すプリント配線基板の側面図。
【図3】従来技術の実施例を示すプリント配線基板の上面図。
【図4】従来技術の実施例を示すプリント配線基板の側面図。
【図5】本発明の実施形態の第二の実施例を示すプリント配線基板の上面図。
【図6】本発明の実施形態の第二の実施例を示すプリント配線基板の側面図。
【符号の説明】
1…絶縁基板、2…本発明のはんだ付け用ランドを形成するレジスト開口部A、3…本発明のはんだ付け用ランドを形成するレジスト開口部B、4…パターンの銅箔ランド形成部分A、5…パターンの銅箔ランド形成部分B、6…ソルダーレジスト部分、7…チップ部品本体透視図、8…チップ部品はんだ付け端子A、9…チップ部品はんだ付け端子B、10…ランド部に隣接する配線パターン、11…チップ部品本体、12…はんだ部A、13…はんだ部B。
【発明の属する技術分野】
本発明はチップ部品搭載技術に関し、特にチップ部品搭載好適なはんだ付けランド及びプリント配線基板に関する。
【0002】
【従来の技術】
小型の電子機器、例えばビデオカメラにおけるプリント配線基板への電子部品の実装方法は、プリント配線基板の絶縁基板上に印刷されたパターンランドとチップ部品のはんだ付け端子とを接合するための接合面とからなるはんだ付け用ランドにペースト状のはんだを印刷した後、チップ部品のはんだ付け端子とパターンランドの接合面となるはんだ付け用ランドとの位置を合せて搭載し、リフロー装置による加熱ではんだが融解し、金属接合することで前記チップ部品と絶縁基板上に印刷されたパターンランドとが電気的に接続するものである。
【0003】
ここで、チップ部品を前記はんだ付けランドに搭載するときには、チップ部品を絶縁基板に押し付けるため、絶縁基板上のはんだ付けランドに印刷されたはんだペーストの一部は、はんだ付けランドに押し付けられ、そのはんだの一部がはんだ付け用ランドからはみ出る。前記チップ部品により押し付けられてはみ出るはんだの量は、チップ部品搭載時における、チップ部品がはんだペーストに載る際の過重量、及び、はんだペースト印刷時のペースト状のはんだの量、等のばらつきにより変化する。はみ出されたはんだは、リフロー時に融解し毛細管現象によりはんだ付け用ランド部に戻るはんだもあるが、はんだ付け用ランドからはみ出したはんだの量によっては、はんだ付け用ランド部に戻る事が出来ないはんだが発生する場合がある。戻る事が出来ないはんだは、はんだボールとなって本来はんだ付けされるべき個所以外の絶縁基板上に散乱する。
【0004】
絶縁基板上に散乱するはんだボールは、はんだ付けにより絶縁基板に固定されないので、非常に不安定であり、はんだボールが移動し回路をショートさせ機器を動作不能にする場合があるという問題点がある。
【0005】
一般的に、絶縁基板上のはんだ付け用ランドにおけるパターンランドとソルダーレジストの関係は、絶縁基板におけるはんだ付け用ランドと絶縁基板の接合を強くすることと、パターンランド周辺に別の配線パターンが配置できるようにする為に、パターンランドの四辺の縁にソルダーレジストを印刷する構成がなされている。これにより、高密度実装が可能となっている。
【0006】
この従来技術を図3及び図4を用いて説明する。図3は、従来のプリント配線基板の上面図、図4は、従来のプリント配線基板に部品を実装した状態の側面図を示す。
【0007】
図3において、1は絶縁基板、4はパターンの銅箔ランド形成部分A(以下、パターンランドAと称す)、5はパターンの銅箔ランド形成部分B(以下、パターンランドBと称す)、6はソルダーレジスト部分、7はチップ部品本体透視図(図4のチップ部品本体11に対応)、8はチップ部品はんだ付け端子A(以下、チップ端子Aと称す)、9はチップ部品はんだ付け端子B(以下、チップ端子Bと称す)、10はチップ部品電極間を通る配線パターン、11はチップ部品本体、14は従来技術のはんだ付け用ランドを形成するレジスト開口部A、15は従来技術のはんだ付け用ランドを形成するレジスト開口部B、16は従来技術のはんだ部A、17は従来技術のはんだ部B、18ははんだボール、20は部品内側のはんだ付けランドに覆い被さるソルダーレジストを示す。
【0008】
この従来技術では、絶縁基板1の上に、配線パターン10及びのパターンランドA4、パターンランドB5を成形し、その上に絶縁膜となるソルダーレジスト6を形成する。チップ部品7をはんだにて接続する為のランド部の形成は、レジスト開口部A14、レジスト開口部B15を設けることでランド形状を形成していた。
【0009】
従来技術のランドを形成するレジスト開口部A14、及び従来技術のランドを形成するレジスト開口部B15は、パターンランドA4、パターンランドB5より一回り小さく設定し、はんだ付けランドの四辺の縁に被さる形状としている。ここで、チップ部品7の電極であるチップ端子A8とチップ端子B9との間にはみ出したはんだボール18は、部品内側のはんだ付けランドに覆い被さるソルダーレジスト20の高さがある為にはんだ付け用ランドを形成するレジスト開口部A14またはレジスト開口部B15に戻る事が出来ず、はんだボール18が発生するという問題があった。
【0010】
一方、他の従来技術では、はんだ付けの良否を高精度で検査できる様に、はんだ付け用ランドの相対向する内側辺部にレジストがはんだ付け用ランドの一部に設けられているが、部品が搭載される内側のはんだ付け用ランドにソルダーレジストが一部設けられている為、はんだ付け用ランドよりはみ出したはんだボールが、はんだ付け用ランドに戻ろうとする際、はんだ付け用ランドの一部に設けられたレジストの高さが障壁になり戻る事が出来ず、はんだボールを発生し易いという問題があった。(例えば、特許文献1参照)
さらに他の従来技術では、はんだ付け用ランド内部にソルダーレジストを延長してはんだ付け用ランドと部品間に隙間をもうけ、はみ出したはんだを毛細管現象で吸収してはんだボールの発生を防ぐ方法がある。この方法では、ソルダーレジストの高さによって毛細管現象によりはんだが吸収される量にばらつきが生じ、はんだボールの発生になる場合やチップ部品が不安定となっていわゆるチップ立ちという現象が現れる場合があるという問題があった。さらには、ソルダーレジストの形状が複雑になり、製造上の精度が求められコストアップになるという問題もあった。(例えば、特許文献2参照)
さらに他の従来技術では、はんだ付け用ランドの外周縁の一部をソルダーレジストで覆い、はんだ付け用ランドの外周縁の一部をソルダーレジストがはみ出す構造とし、はんだ付けの強度を確保する方法がある。しかしこの方法は対ボールグリットアレイ等のはんだボールでの接続に対して接続強度に効果を持たす技術であり、はんだボールによる接続を用いないディスクリート部品例えばチップセラミックコンデンサ等が搭載される場合は、部品がはんだを押しつぶす事ではんだがはんだ付け用ランドよりはみ出し、はんだボールになるような場合には配慮されていないという問題があった。(例えば、特許文献3参照)
【0011】
【特許文献1】
実開平6−86372号公報
【特許文献2】
特開平11−233915号公報
【特許文献3】
特開2001−230513公報
【0012】
【発明が解決しようとする課題】
上述したように、図3、図4による従来技術では、チップ部品7の電極であるチップ端子A8とチップ端子B9との間にはみ出したはんだボール18は、部品内側のはんだ付けランドに覆い被さるソルダーレジスト20の高さがある為に、はんだ付け用ランドを形成するレジスト開口部A14またはレジスト開口部B15に戻る事が出来ず、はんだボール18が発生するという問題があった。
【0013】
さらに、特許文献1による従来技術では、部品が搭載される内側のはんだ付け用ランドにソルダーレジストが一部設けられている為、はんだ付け用ランドよりはみ出したはんだボールが、はんだ付け用ランドに戻ろうとする際はんだ付け用ランドの一部に設けられたレジストの高さが障壁になり戻る事が出来ず、はんだボールを発生し易いという問題があった。
【0014】
さらに、特許文献2による従来技術では、ソルダーレジストの高さによって毛細管現象によりはんだが吸収される量にばらつきが生じはんだボールの発生になる場合やチップ部品が不安定となっていわゆるチップ立ちという現象が現れる場合があるという問題があった。さらには、ソルダーレジストの形状が複雑になり、製造上の精度が求められコストアップになるという問題もあった。
【0015】
さらに、特許文献3による従来技術では、チップセラミックコンデンサ等が搭載される場合は、部品がはんだを押しつぶす事ではんだがはんだ付け用ランドよりはみ出し、はんだボールになるような場合には配慮されていないという問題があった。
【0016】
本発明の目的は、プリント基板上のチップ部品用のはんだ付け用ランドにおいて、チップ部品が覆い被さる側のみのソルダーレジストをなくすことで、はんだボールの発生を抑えるとともに、高密度実装を実現するはんだ付け用ランド、プリント配線基板を提供することにある。
【0017】
【課題を解決するための手段】
上述の課題を解決するために本発明は、絶縁基板上に印刷されたパターンランドと面実装用のチップ部品のはんだ付け端子とを接合するための接合面を除いた部分はソルダーレジストを印刷する構造をなしたはんだ付け用ランドにおいて、前記チップ部品が覆い被さる側のパターンランドの一部は前記ソルダーレジストを印刷せず、前記チップ部品が覆い被さらない側のパターンランドは前記ソルダーレジストを印刷することとする。
【0018】
好ましくは、前記はんだ付け用ランドは2個で1対の構造をしており、1対の向き合った側のパターンランドの一部のみソルダーレジストを印刷しないこととする。
【0019】
さらに好ましくは、前記ソルダーレジストを印刷しない部分は前記パターンランド以外の部分も含まれることとする。
【0020】
さらに好ましくは、前記ソルダーレジストを印刷しない部分の寸法は、前記プリント基板製造上で発生する印刷誤差の値をより広い寸法にすることとする。
【0021】
【発明の実施の形態】
本発明の実施形態の一実施例について図1、図2、図5、図6を参照して以下説明する。
【0022】
まず、本発明によるはんだ付け用ランド、絶縁基板の第一の実施例の構成を図1及び図2を用いて説明する。図1は、本発明による実施形態の一実施例を示すプリント配線基板の上面図、図2は、本発明による実施形態の一実施例を示すプリント配線基板の部品実装状態の側面図を示す。尚、上述した図3、図4と同じ部分については同じ番号とし、ここでは同じ番号の説明は省略する。
【0023】
2は本発明のはんだ付け用ランドを形成するレジスト開口部A、3は本発明のはんだ付け用ランドを形成するレジスト開口部B、19は本発明のはんだ付け用ランドであるパターンランドA4及びパターンランドB5上のレジスト開口部C(以下、はんだ付け用ランド19と称す)、21ははんだ付け用ランド部におけるパターンランドA4またはパターンランドB5辺縁とソルダーレジスト6開口辺縁との隙間の距離、22はチップ部品7の電極であるチップ端子A8とチップ端子B9との間を通る配線パターン10とソルダーレジスト6の開口辺縁との距離を示す。
【0024】
本発明によるはんだ付け用ランド19では、チップ部品7を搭載時、チップ部品7で覆われることになるパターンランドA4及びパターンランドB5とソルダーレジストとの隙間距離21側はソルダーレジスト6を形成させず、その他のパターンランドの外周辺はソルダーレジスト6に覆われている構造となっている。さらに、隙間距離21は所定の寸法の隙間を設ける構造としている。また、距離22についても所定の寸法を確保することが必要で、配線パターン10上のソルダーレジスト6が必ず覆い被さる構造となっている。これは、配線パターン10上にソルダーレジスト6が覆い被されていないと、リフロー時溶解したはんだがパターンランドA4またはB5と配線パターン10との間ではんだブリッジにより接続してしまうことを防止するためである。尚、所定の寸法については後述する。
【0025】
この構造を持ったはんだ付け用ランド19ではんだ付けを行う場合、はんだペーストは塗布後、はんだ付け用ランド19にチップ部品7が搭載される時に押し付けられ、はんだ付け用ランド19からはみ出される。その後、そのはみ出した状態でリフロー工程等のはんだ融解工程に進むと、前記はんだ付け用ランド19からはみ出したはんだペーストは、はんだ付け用ランド19の隙間距離21側にはソルダーレジスト6が覆い被さっていないので、はんだの融解時の毛細管現象で容易にチップ部品のはんだ付け用ランド19に戻る事が出来る。よってはんだボールの発生を抑制することが出来る。
【0026】
ここで、上記の隙間距離21の所定の寸法について詳細に説明する。はんだ付け用ランド19部におけるパターンランドA4またはB5辺縁とソルダーレジスト6開口辺縁との隙間の距離は、基板製造工程において、パターンランドとソルダーレジストの印刷ズレが発生してもはんだ付け用ランド19にソルダーレジストが覆い被さらないような寸法としている。すなわち、印刷ズレが生じても隙間距離21が「0以下」にならないような寸法になっている。また、同様に、配線パターン10とソルダーレジスト6の開口辺縁との距離22についても印刷ズレが生じても距離22が「0以下」にならないような寸法になっている。
【0027】
例えば、印刷ズレが最大50μm発生する場合がある基板製造工程では、パターンランドA4またはB5の辺縁とソルダーレジスト6開口辺縁との位置関係は設計上の中心値を50μm以上離しておくことにより隙間距離21の寸法が「0」以上を確保される。同様に、距離22についても配線パターン10とソルダーレジスト6の開口辺縁との位置関係は設計上の中心値を50μm以上離しておく。
【0028】
これにより、基板実装時に隙間距離21と距離22が確保できるので、はんだボールの発生が抑えられるとともに、はんだブリッジも抑えられる。
【0029】
次に、本発明による第二の実施例としてチップ部品間に配線パターンを設けない場合の構成を図5及び図6を用いて説明する。図5は、プリント配線基板の上面図、図6は、プリント配線基板の部品実装状態の側面図を示す。
【0030】
図5、図6においては、チップ部品7用のランドであるパターンランドA4とパターンランドB5との間に配線パターンが無い為、チップ部品7の電極であるチップ端子A8とチップ端子B9との間のソルダーレジストをつなげてしまうことも可能で、一つのレジスト開口部30となっている。
【0031】
この場合においてもチップ部品7に覆われるはんだ付け用ランド上にソルダーレジストを形成しないので、押し付けられてはみ出したはんだが容易にはんだ付け用ランドに戻る事ができるためはんだボールの発生を抑制する事が出来る。
【0032】
【発明の効果】
以上説明したように本発明によれば、はんだボールの発生を抑えるとともに、高密度実装を実現することができる。
【図面の簡単な説明】
【図1】本発明の実施形態の第一の実施例を示すプリント配線基板の上面図。
【図2】本発明の実施形態の第一の実施例を示すプリント配線基板の側面図。
【図3】従来技術の実施例を示すプリント配線基板の上面図。
【図4】従来技術の実施例を示すプリント配線基板の側面図。
【図5】本発明の実施形態の第二の実施例を示すプリント配線基板の上面図。
【図6】本発明の実施形態の第二の実施例を示すプリント配線基板の側面図。
【符号の説明】
1…絶縁基板、2…本発明のはんだ付け用ランドを形成するレジスト開口部A、3…本発明のはんだ付け用ランドを形成するレジスト開口部B、4…パターンの銅箔ランド形成部分A、5…パターンの銅箔ランド形成部分B、6…ソルダーレジスト部分、7…チップ部品本体透視図、8…チップ部品はんだ付け端子A、9…チップ部品はんだ付け端子B、10…ランド部に隣接する配線パターン、11…チップ部品本体、12…はんだ部A、13…はんだ部B。
Claims (5)
- 絶縁基板上に印刷されたパターンランドと面実装用のチップ部品のはんだ付け端子とを接合するための接合面を除いた部分にソルダーレジストを印刷する構造をなしたはんだ付け用ランドにおいて、
前記チップ部品が覆い被さる側のパターンランドの一部には前記ソルダーレジストを印刷せず、前記チップ部品が覆い被さらない側のパターンランドには前記ソルダーレジストを印刷することを特徴とするはんだ付け用ランド。 - 請求項1記載のはんだ付け用ランドにおいて、前記はんだ付け用ランドは2個で1対の構造をしており、1対の向き合った側のパターンランドの一部のみソルダーレジストを印刷しないことを特徴とするはんだ付け用ランド。
- 請求項1乃至2記載のはんだ付け用ランドにおいて、前記ソルダーレジストを印刷しない部分には、前記パターンランド以外の部分も含まれることを特徴とするはんだ付け用ランド。
- 請求項1乃至3記載のはんだ付け用ランドにおいて、前記ソルダーレジストを印刷しない部分の寸法は、前記プリント基板製造上で発生する印刷誤差の値より広い寸法にすることを特徴とするはんだ付け用ランド。
- 請求項1乃至4記載のはんだ付け用ランドを設けたことを特徴とするプリント配線基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002371299A JP2004207287A (ja) | 2002-12-24 | 2002-12-24 | はんだ付け用ランド、プリント配線基板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002371299A JP2004207287A (ja) | 2002-12-24 | 2002-12-24 | はんだ付け用ランド、プリント配線基板 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004207287A true JP2004207287A (ja) | 2004-07-22 |
Family
ID=32810215
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002371299A Pending JP2004207287A (ja) | 2002-12-24 | 2002-12-24 | はんだ付け用ランド、プリント配線基板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004207287A (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008091838A (ja) * | 2006-10-05 | 2008-04-17 | Ricoh Microelectronics Co Ltd | 表面実装用の基板及び部品実装方法 |
JP2015133755A (ja) * | 2015-04-09 | 2015-07-23 | 日本電波工業株式会社 | 発振器及びその製造方法 |
JP2015162550A (ja) * | 2014-02-27 | 2015-09-07 | 三菱電機株式会社 | モジュール構造 |
JP2016001717A (ja) * | 2014-05-22 | 2016-01-07 | ソニー株式会社 | 回路基板、蓄電装置、電池パックおよび電子機器 |
CN109526155A (zh) * | 2018-11-23 | 2019-03-26 | 北京卫星制造厂有限公司 | 一种焊点虚焊的制作方法 |
-
2002
- 2002-12-24 JP JP2002371299A patent/JP2004207287A/ja active Pending
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008091838A (ja) * | 2006-10-05 | 2008-04-17 | Ricoh Microelectronics Co Ltd | 表面実装用の基板及び部品実装方法 |
JP2015162550A (ja) * | 2014-02-27 | 2015-09-07 | 三菱電機株式会社 | モジュール構造 |
JP2016001717A (ja) * | 2014-05-22 | 2016-01-07 | ソニー株式会社 | 回路基板、蓄電装置、電池パックおよび電子機器 |
JP2015133755A (ja) * | 2015-04-09 | 2015-07-23 | 日本電波工業株式会社 | 発振器及びその製造方法 |
CN109526155A (zh) * | 2018-11-23 | 2019-03-26 | 北京卫星制造厂有限公司 | 一种焊点虚焊的制作方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4962217B2 (ja) | プリント配線基板及び電子装置製造方法 | |
US8039758B2 (en) | Mounting structure for electronic component | |
JP2009212124A (ja) | プリント配線板、プリント配線板のフレームグランド形成方法および電子機器 | |
CN106973500A (zh) | 电子电路装置 | |
WO2005024945A1 (ja) | 集積回路部品及び実装方法 | |
JP2006261598A (ja) | シールドケースを有する電子部品 | |
JP2004207287A (ja) | はんだ付け用ランド、プリント配線基板 | |
JP2006287060A (ja) | 回路基板、およびチップ部品の半田付け構造 | |
JP2005203616A (ja) | チップ部品実装構造及びチップ部品実装方法 | |
JP4238426B2 (ja) | プリント配線基板 | |
JPH11121899A (ja) | 電子部品実装体および電子部品の実装方法 | |
JP2000174410A (ja) | 電子部品の実装構造および電子部品の実装方法 | |
JP2008263030A (ja) | 実装基板及び実装基板の製造方法 | |
JP2011135111A (ja) | プリント配線板のフレームグランド形成方法 | |
US20090321120A1 (en) | Printed circuit board and electronic device | |
JPH09327980A (ja) | クリームはんだのスクリーン印刷用メタルマスク | |
JP2008130941A (ja) | 基板実装方法 | |
JP2004146476A (ja) | 印刷配線基板の構造及びその基板を用いた圧電発振器 | |
WO2021177016A1 (ja) | 回路構成体及び回路構成体の製造方法 | |
KR101851455B1 (ko) | 인쇄회로기판, 인쇄회로기판의 제조 방법 및 전자부품 패키지 | |
JP2003051664A (ja) | チップ部品の取付構造 | |
JP2001308506A (ja) | 半田ペースト塗布用マスクおよびこれを用いた電子部品の実装方法 | |
JP2501678Y2 (ja) | 回路基板装置 | |
JP2006261356A (ja) | 接続パッドの構造 | |
JP2842013B2 (ja) | 混成集積回路装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040803 |
|
RD01 | Notification of change of attorney |
Effective date: 20060420 Free format text: JAPANESE INTERMEDIATE CODE: A7421 |
|
A131 | Notification of reasons for refusal |
Effective date: 20060912 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
A02 | Decision of refusal |
Effective date: 20070123 Free format text: JAPANESE INTERMEDIATE CODE: A02 |