JPH11121899A - 電子部品実装体および電子部品の実装方法 - Google Patents
電子部品実装体および電子部品の実装方法Info
- Publication number
- JPH11121899A JPH11121899A JP28654597A JP28654597A JPH11121899A JP H11121899 A JPH11121899 A JP H11121899A JP 28654597 A JP28654597 A JP 28654597A JP 28654597 A JP28654597 A JP 28654597A JP H11121899 A JPH11121899 A JP H11121899A
- Authority
- JP
- Japan
- Prior art keywords
- electronic component
- mounting
- type semiconductor
- semiconductor device
- bga
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
- H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
- H05K3/3442—Leadless components having edge contacts, e.g. leadless chip capacitors, chip carriers
Landscapes
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Abstract
(57)【要約】
【課題】電子部品の位置ずれを防止し、小型の表面実装
部品の部品立ちを防止し、実装密度を向上させることが
できる電子部品実装体および電子部品の実装方法を提供
する。 【解決手段】半田バンプ（１２）等の通電用部材を具備
する電子部品と、該電子部品が実装されるプリント基板
（２０）との間に少なくとも１以上の表面実装部品（５
０）を介在させる。
部品の部品立ちを防止し、実装密度を向上させることが
できる電子部品実装体および電子部品の実装方法を提供
する。 【解決手段】半田バンプ（１２）等の通電用部材を具備
する電子部品と、該電子部品が実装されるプリント基板
（２０）との間に少なくとも１以上の表面実装部品（５
０）を介在させる。
Description
【０００１】
【発明の属する技術分野】本発明は、電子部品実装体お
よび電子部品の実装方法に関し、特に、電子部品とこれ
を実装する基板との間に第２の電子部品を介在させるこ
とにより、電子部品実装体の実装密度を高くするととも
に、該電子部品と該基板の接続媒体となる通電用部材の
リフロー時の潰れを防止することができる電子部品実装
体および電子部品の実装方法に関する。
よび電子部品の実装方法に関し、特に、電子部品とこれ
を実装する基板との間に第２の電子部品を介在させるこ
とにより、電子部品実装体の実装密度を高くするととも
に、該電子部品と該基板の接続媒体となる通電用部材の
リフロー時の潰れを防止することができる電子部品実装
体および電子部品の実装方法に関する。
【０００２】
【従来の技術】半導体装置等の電子部品の高機能化に伴
い、当該電子部品に設けられた入出力用の端子数が増大
する傾向にある。また、プリント基板の実装密度を高く
するため、電子部品の電極間ピッチは狭くなり、例え
ば、ＱＦＰ（Ｑｕａｄ ＦｌａｔＰａｃｋａｇｅ）で
は、０．３ｍｍピッチといった極めて狭いものまで使用
されている。
い、当該電子部品に設けられた入出力用の端子数が増大
する傾向にある。また、プリント基板の実装密度を高く
するため、電子部品の電極間ピッチは狭くなり、例え
ば、ＱＦＰ（Ｑｕａｄ ＦｌａｔＰａｃｋａｇｅ）で
は、０．３ｍｍピッチといった極めて狭いものまで使用
されている。
【０００３】しかし、電極間ピッチの狭小化は製造工程
の困難さを招き、電子部品の品質を確保するには、高度
な製造技術が必要である等の問題がある。
の困難さを招き、電子部品の品質を確保するには、高度
な製造技術が必要である等の問題がある。
【０００４】そこで、近年、電子部品の裏面にグリッド
状に半田バンプ配置し、当該半田バンプを電極として使
用するものが注目されている。この種の電子部品として
は、例えば、ＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａ
ｙ）やＣＳＰ（Ｃｈｉｐ Ｓｃａｌｅ Ｐａｃｋａｇ
ｅ）、あるいはフリップチップ等が挙げられる。
状に半田バンプ配置し、当該半田バンプを電極として使
用するものが注目されている。この種の電子部品として
は、例えば、ＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａ
ｙ）やＣＳＰ（Ｃｈｉｐ Ｓｃａｌｅ Ｐａｃｋａｇ
ｅ）、あるいはフリップチップ等が挙げられる。
【０００５】上記のような半田バンプを具備する電子部
品のプリント基板への実装は、当該プリント基板上に配
置されたパッド等の電気的接続部位に当該電子部品に配
置された半田バンプが対応するように当該電子部品を位
置決めし、搭載した後、所定のリフロー工程によって半
田バンプを溶融し、当該電子部品と当該プリント基板と
を電気的に接続する。
品のプリント基板への実装は、当該プリント基板上に配
置されたパッド等の電気的接続部位に当該電子部品に配
置された半田バンプが対応するように当該電子部品を位
置決めし、搭載した後、所定のリフロー工程によって半
田バンプを溶融し、当該電子部品と当該プリント基板と
を電気的に接続する。
【０００６】このように、半田バンプ等の通電用部材を
溶融することにより、電気的接続を達成する電子部品実
装体においては、リフロー時に、プリント基板に搭載す
る電子部品の重量に応じて半田バンプが潰れるため、部
品重量が大きい場合には、潰れた半田バンプが隣接する
半田バンプに接触したり、極端な場合には、半田バンプ
が完全に潰れて当該電子部品の底面とプリント基板の表
面とが直接接触することもある。
溶融することにより、電気的接続を達成する電子部品実
装体においては、リフロー時に、プリント基板に搭載す
る電子部品の重量に応じて半田バンプが潰れるため、部
品重量が大きい場合には、潰れた半田バンプが隣接する
半田バンプに接触したり、極端な場合には、半田バンプ
が完全に潰れて当該電子部品の底面とプリント基板の表
面とが直接接触することもある。
【０００７】特に、ヒートシンクを装着した電子部品や
ノイズ対策用のシールドでパッケージングされている電
子部品においては、上記傾向が顕著に現れる。
ノイズ対策用のシールドでパッケージングされている電
子部品においては、上記傾向が顕著に現れる。
【０００８】この問題を解決するため、特開平８−４６
０８８および特開平８−１１１４７０に記載されている
発明では、ＢＧＡ型半導体装置の底面に半田バンプの高
さと同じか、またはそれよりも低い高さを有するスペー
サを形成し、リフローによって生じる半田バンプの潰れ
を当該スペーサで防止している。
０８８および特開平８−１１１４７０に記載されている
発明では、ＢＧＡ型半導体装置の底面に半田バンプの高
さと同じか、またはそれよりも低い高さを有するスペー
サを形成し、リフローによって生じる半田バンプの潰れ
を当該スペーサで防止している。
【０００９】
【発明が解決しようとする課題】しかし、特開平８−４
６０８８および特開平８−１１１４７０に記載されてい
る発明では、プリント基板の表面に異物等があった場合
には、その機能を実現することができないという問題点
がある。この問題点を図７および図８を使用して説明す
る。
６０８８および特開平８−１１１４７０に記載されてい
る発明では、プリント基板の表面に異物等があった場合
には、その機能を実現することができないという問題点
がある。この問題点を図７および図８を使用して説明す
る。
【００１０】図７は、従来の電子部品実装体が位置ずれ
を生じている場合の一例を示す側面図である。
を生じている場合の一例を示す側面図である。
【００１１】同図においてＢＧＡ型半導体装置は、半導
体チップを内部に封止した半導体チップモールド部１０
と、当該半導体チップの入出力に特定の配線パターンを
供給するＢＧＡ基板１１と、ＢＧＡ基板１１の裏側に設
けられ当該半導体チップの入出力と電気的に接続し、外
部端子となる半田バンプ１２と、前述した半田バンプ１
２の潰れを防止するためのスペーサ２５から構成され
る。
体チップを内部に封止した半導体チップモールド部１０
と、当該半導体チップの入出力に特定の配線パターンを
供給するＢＧＡ基板１１と、ＢＧＡ基板１１の裏側に設
けられ当該半導体チップの入出力と電気的に接続し、外
部端子となる半田バンプ１２と、前述した半田バンプ１
２の潰れを防止するためのスペーサ２５から構成され
る。
【００１２】一方、プリント基板２０には、前記半田バ
ンプ１２に対応する位置にＢＧＡ型半導体装置との電気
的接続を達成するための電極パッド２１が配置されてい
る。
ンプ１２に対応する位置にＢＧＡ型半導体装置との電気
的接続を達成するための電極パッド２１が配置されてい
る。
【００１３】ここで、プリント基板２０の表面には、配
線やシルク印刷、レジストインキ等によって形成された
凸部３０および異物３１が付着しているものとする。
線やシルク印刷、レジストインキ等によって形成された
凸部３０および異物３１が付着しているものとする。
【００１４】プリント基板上に凸部や異物がない場合に
は、ＢＧＡ型半導体装置をプリント基板に載置したとき
に、たとえ、半田バンプ１２と電極パッド２１の位置が
ずれている場合であっても、半田バンプ１２が溶融する
際に生じる張力によりＢＧＡ型半導体装置は正規の位置
に固着される。
は、ＢＧＡ型半導体装置をプリント基板に載置したとき
に、たとえ、半田バンプ１２と電極パッド２１の位置が
ずれている場合であっても、半田バンプ１２が溶融する
際に生じる張力によりＢＧＡ型半導体装置は正規の位置
に固着される。
【００１５】しかし、図７に示すように、プリント基板
上に凸部３０や異物３１があった場合には、スペーサ２
５が当該凸部または異物に引っかかり、ＢＧＡ型半導体
装置が正規の位置に移動することができなくなる。その
結果、当該ＢＧＡ型半導体装置は、電極パッド２１に対
して位置ずれを生じたまま半田付けされる。
上に凸部３０や異物３１があった場合には、スペーサ２
５が当該凸部または異物に引っかかり、ＢＧＡ型半導体
装置が正規の位置に移動することができなくなる。その
結果、当該ＢＧＡ型半導体装置は、電極パッド２１に対
して位置ずれを生じたまま半田付けされる。
【００１６】また、プリント基板表面上に形成された異
物は、図８に示すような半田付け不良を生じることもあ
る。図８は、従来の電子部品実装体が半田付けされてい
ない状態の一例を示す側面図である。
物は、図８に示すような半田付け不良を生じることもあ
る。図８は、従来の電子部品実装体が半田付けされてい
ない状態の一例を示す側面図である。
【００１７】同図に示すように、ＢＧＡ型半導体装置を
プリント基板２０に搭載する際に、スペーサ２５が凸部
３０または異物３１の上に位置決めされてしまった場合
には、凸部３０または異物３１の大きさの分だけＢＧＡ
型半導体装置とプリント基板間の距離が離れてしまう。
プリント基板２０に搭載する際に、スペーサ２５が凸部
３０または異物３１の上に位置決めされてしまった場合
には、凸部３０または異物３１の大きさの分だけＢＧＡ
型半導体装置とプリント基板間の距離が離れてしまう。
【００１８】即ち、セルフアライメントが効かない状態
となる。その結果、半田バンプ１２が電極パッド２１に
融着できなくなり、当該ＢＧＡ型半導体装置は半田付け
不良となる。
となる。その結果、半田バンプ１２が電極パッド２１に
融着できなくなり、当該ＢＧＡ型半導体装置は半田付け
不良となる。
【００１９】以上図７および図８を使用して説明したよ
うな問題は、半田バンプの狭ピッチ化または小型化が進
み、半田バンプのサイズとプリント基板上に形成された
異物のサイズとの差が小さくなるにつれて顕著に現れ
る。
うな問題は、半田バンプの狭ピッチ化または小型化が進
み、半田バンプのサイズとプリント基板上に形成された
異物のサイズとの差が小さくなるにつれて顕著に現れ
る。
【００２０】一方、プリント基板２０には、上記のよう
なＢＧＡ型半導体装置以外にも、チップコンデンサやチ
ップ抵抗等の表面実装型の電子部品が実装される。ここ
で、このチップコンデンサをＢＧＡ型半導体装置のバイ
パスコンデンサとして使用する場合には、ノイズをカッ
トしたい部分にできるだけ近接して実装する必要があ
る。
なＢＧＡ型半導体装置以外にも、チップコンデンサやチ
ップ抵抗等の表面実装型の電子部品が実装される。ここ
で、このチップコンデンサをＢＧＡ型半導体装置のバイ
パスコンデンサとして使用する場合には、ノイズをカッ
トしたい部分にできるだけ近接して実装する必要があ
る。
【００２１】しかし、ＢＧＡ型半導体装置は、前述した
ように半田バンプがグリッド状で配設されているため、
当該コンデンサを半導体チップに近接して実装すること
ができず、バイパスコンデンサとしての機能が十分発揮
できないという問題があった。このような問題は、ＢＧ
Ａ型半導体装置の動作周波数が高くなるにつれて顕著に
現れる。
ように半田バンプがグリッド状で配設されているため、
当該コンデンサを半導体チップに近接して実装すること
ができず、バイパスコンデンサとしての機能が十分発揮
できないという問題があった。このような問題は、ＢＧ
Ａ型半導体装置の動作周波数が高くなるにつれて顕著に
現れる。
【００２２】また、上記のようなチップコンデンサをＢ
ＧＡ型半導体装置に近接して搭載し、リフローした場合
には、当該半導体装置に近接する部分と当該半導体装置
から離れた部分とで、チップコンデンサの電極に供給さ
れる熱のバランスがくずれ、部品立ちが生じる問題があ
った。この様子を図９および図１０に示す。
ＧＡ型半導体装置に近接して搭載し、リフローした場合
には、当該半導体装置に近接する部分と当該半導体装置
から離れた部分とで、チップコンデンサの電極に供給さ
れる熱のバランスがくずれ、部品立ちが生じる問題があ
った。この様子を図９および図１０に示す。
【００２３】図９は、ＢＧＡ型半導体装置の周縁にチッ
プコイルを載置した状態を示す側面図である。同図に示
すように、チップコイル等の表面実装部品をＢＧＡ型半
導体装置のバイパスコンデンサとして使用するときは、
ＢＧＡ型半導体装置に近接して載置する。
プコイルを載置した状態を示す側面図である。同図に示
すように、チップコイル等の表面実装部品をＢＧＡ型半
導体装置のバイパスコンデンサとして使用するときは、
ＢＧＡ型半導体装置に近接して載置する。
【００２４】図１０は、図９に示すＢＧＡ型半導体装置
およびチップコイルをリフローした後の状態を示す側面
図である。同図に示すように、リフロー後の表面実装部
品５０は、リフロー時にＢＧＡ型半導体装置に近接する
側の電極に供給される熱の温度が低くなるため、温度が
高い側の電極が先に融着し、部品立ちが発生する。従っ
て、上記のような問題の発生を防止するため、従来で
は、実装レイアウトを設計する際に、チップコンデンサ
等の小型の表面実装部品を大型部品の付近に配置するこ
とを避ける必要があった。しかし、このようなレイアウ
トでは実装密度を高くする上で制約が大きいため、従来
から解決策が求められていた。
およびチップコイルをリフローした後の状態を示す側面
図である。同図に示すように、リフロー後の表面実装部
品５０は、リフロー時にＢＧＡ型半導体装置に近接する
側の電極に供給される熱の温度が低くなるため、温度が
高い側の電極が先に融着し、部品立ちが発生する。従っ
て、上記のような問題の発生を防止するため、従来で
は、実装レイアウトを設計する際に、チップコンデンサ
等の小型の表面実装部品を大型部品の付近に配置するこ
とを避ける必要があった。しかし、このようなレイアウ
トでは実装密度を高くする上で制約が大きいため、従来
から解決策が求められていた。
【００２５】そこで、本発明は、電子部品の位置ずれを
防止し、小型の表面実装部品の部品立ちを防止し、実装
密度を向上させることができる電子部品実装体および電
子部品の実装方法を提供することを目的とする。
防止し、小型の表面実装部品の部品立ちを防止し、実装
密度を向上させることができる電子部品実装体および電
子部品の実装方法を提供することを目的とする。
【００２６】
【課題を解決するための手段】上記目的を達成するた
め、請求項１記載の発明は、パッケージの底面に第１の
導電部が複数配置された第１の電子部品と、該第１の導
電部と対向する位置に第２の導電部が配置された基板と
を、該第１の導電部と該第２の導電部との間で通電用部
材を溶融することにより、該第１の導電部と該第２の導
電部とを電気的に接続した電子部品実装体において、前
記第１の電子部品と前記基板との間に第２の電子部品を
介在させたことを特徴とする。
め、請求項１記載の発明は、パッケージの底面に第１の
導電部が複数配置された第１の電子部品と、該第１の導
電部と対向する位置に第２の導電部が配置された基板と
を、該第１の導電部と該第２の導電部との間で通電用部
材を溶融することにより、該第１の導電部と該第２の導
電部とを電気的に接続した電子部品実装体において、前
記第１の電子部品と前記基板との間に第２の電子部品を
介在させたことを特徴とする。
【００２７】また、請求項２記載の発明は、請求項１記
載の発明において、前記第２の電子部品は、表面実装型
の部品であることを特徴とする。
載の発明において、前記第２の電子部品は、表面実装型
の部品であることを特徴とする。
【００２８】また、請求項３記載の発明は、請求項１記
載または請求項２記載の発明において、前記第１の電子
部品は、前記第２の電子部品上に載置されていることを
特徴とする。
載または請求項２記載の発明において、前記第１の電子
部品は、前記第２の電子部品上に載置されていることを
特徴とする。
【００２９】また、請求項４記載の発明は、請求項１乃
至請求項３のいずれかに記載の発明において、前記第２
の電子部品は、前記通電用部材の許容変形高さに対応し
た高さを有することを特徴とする。
至請求項３のいずれかに記載の発明において、前記第２
の電子部品は、前記通電用部材の許容変形高さに対応し
た高さを有することを特徴とする。
【００３０】また、請求項５記載の発明は、請求項４記
載の発明において、前記通電用部材は、半田バンプであ
ることを特徴とする。
載の発明において、前記通電用部材は、半田バンプであ
ることを特徴とする。
【００３１】また、請求項６記載の発明は、請求項１乃
至請求項５記載の発明において、前記第２の電子部品
は、第３の導電部を具備し、前記基板は、前記第１の導
電部および前記第３の導電部が接続された第４の導電部
を具備することを特徴とする。
至請求項５記載の発明において、前記第２の電子部品
は、第３の導電部を具備し、前記基板は、前記第１の導
電部および前記第３の導電部が接続された第４の導電部
を具備することを特徴とする。
【００３２】また、請求項７記載の発明は、パッケージ
の底面に通電用部材が複数配設された第１の電子部品
を、該通電用部材と対向する位置に導電部が配置された
基板上に実装する電子部品実装方法において、前記基板
表面のうち、前記第１の電子部品が実装される領域上に
第２の電子部品を載置する第２の電子部品載置工程と、
前記導電部に前記通電用部材をさせながら、前記基板上
に前記第１の電子部品を載置する第２の電子部品載置工
程と、前記通電用部材を溶融する溶融工程とを含むこと
を特徴とする。
の底面に通電用部材が複数配設された第１の電子部品
を、該通電用部材と対向する位置に導電部が配置された
基板上に実装する電子部品実装方法において、前記基板
表面のうち、前記第１の電子部品が実装される領域上に
第２の電子部品を載置する第２の電子部品載置工程と、
前記導電部に前記通電用部材をさせながら、前記基板上
に前記第１の電子部品を載置する第２の電子部品載置工
程と、前記通電用部材を溶融する溶融工程とを含むこと
を特徴とする。
【００３３】
【発明の実施の形態】以下、本発明に係る電子部品実装
体および電子部品の実装方法の一実施の形態を添付図面
を参照して詳細に説明する。
体および電子部品の実装方法の一実施の形態を添付図面
を参照して詳細に説明する。
【００３４】まず、図１を使用して本発明の概要を説明
する。図１は、本発明に係る電子部品実装体を形成する
際の状態を示す斜視図である。
する。図１は、本発明に係る電子部品実装体を形成する
際の状態を示す斜視図である。
【００３５】本発明は、同図に示すように、半田バンプ
１２等の通電用部材を具備する電子部品と、該電子部品
が実装されるプリント基板２０との間に少なくとも１以
上の表面実装部品５０を介在させることにより、電子部
品の位置ずれを防止し、小型の表面実装部品の部品立ち
を防止し、実装密度を向上させることができる電子部品
実装体および電子部品の実装方法を提供するものであ
る。
１２等の通電用部材を具備する電子部品と、該電子部品
が実装されるプリント基板２０との間に少なくとも１以
上の表面実装部品５０を介在させることにより、電子部
品の位置ずれを防止し、小型の表面実装部品の部品立ち
を防止し、実装密度を向上させることができる電子部品
実装体および電子部品の実装方法を提供するものであ
る。
【００３６】以下、本発明の内容をさらに詳細に説明す
る。
る。
【００３７】図１においてＢＧＡ型半導体装置は、半導
体チップを内部に封止した半導体チップモールド部１０
と、当該半導体チップの入出力に特定の配線パターンを
供給するＢＧＡ基板１１と、ＢＧＡ基板１１の裏面に設
けられ当該半導体チップの入出力と接続された半田バン
プ１２から構成される。
体チップを内部に封止した半導体チップモールド部１０
と、当該半導体チップの入出力に特定の配線パターンを
供給するＢＧＡ基板１１と、ＢＧＡ基板１１の裏面に設
けられ当該半導体チップの入出力と接続された半田バン
プ１２から構成される。
【００３８】一方、プリント基板２０の表面上には、前
記半田バンプ１２に対応する位置に設けられＢＧＡ型半
導体装置との電気的接続を達成するための電極パッド２
１が配置される。また、当該プリント基板２０には、そ
の表面のうち、ＢＧＡ型半導体装置が実装される領域内
にチップコンデンサ等の表面実装部品５０が載置され
る。
記半田バンプ１２に対応する位置に設けられＢＧＡ型半
導体装置との電気的接続を達成するための電極パッド２
１が配置される。また、当該プリント基板２０には、そ
の表面のうち、ＢＧＡ型半導体装置が実装される領域内
にチップコンデンサ等の表面実装部品５０が載置され
る。
【００３９】この表面実装部品５０は、その全体がＢＧ
Ａ型半導体装置の実装領域内に含まれるように載置して
も、その一部が含まれるように載置してもよい。この表
面実装部品５０が載置される位置には、電極パッド２１
が設けられる。また、表面実装部品５０としては、チッ
プコンデンサの他に、チップコイルやチップ抵抗等のチ
ップ部品はもちろん、薄型の半導体装置や表面実装では
ない抵抗器等を使用することも可能である。表面実装部
品以外のものを使用する場合には、図１に示すような電
極パッド２１に代えて、該当する位置にスルーホールを
形成する。
Ａ型半導体装置の実装領域内に含まれるように載置して
も、その一部が含まれるように載置してもよい。この表
面実装部品５０が載置される位置には、電極パッド２１
が設けられる。また、表面実装部品５０としては、チッ
プコンデンサの他に、チップコイルやチップ抵抗等のチ
ップ部品はもちろん、薄型の半導体装置や表面実装では
ない抵抗器等を使用することも可能である。表面実装部
品以外のものを使用する場合には、図１に示すような電
極パッド２１に代えて、該当する位置にスルーホールを
形成する。
【００４０】図２は、図１に示すＢＧＡ型半導体装置を
プリント基板２０に載置した状態を示す側面図である。
同図に示すように、ＢＧＡ型半導体装置がプリント基板
２０に載置された場合には、ＢＧＡ型半導体装置の半田
バンプ１２とプリント基板２０表面に設けられた電極パ
ッド２１とが接触した状態となる。
プリント基板２０に載置した状態を示す側面図である。
同図に示すように、ＢＧＡ型半導体装置がプリント基板
２０に載置された場合には、ＢＧＡ型半導体装置の半田
バンプ１２とプリント基板２０表面に設けられた電極パ
ッド２１とが接触した状態となる。
【００４１】このとき、表面実装部品５０とＢＧＡ基板
１１との間には、半田バンプ１２の潰れ幅Ｄに対応した
隙間が存在する状態となる。この隙間が存在する状態と
するため、表面実装部品５０の高さは、半田バンプ１２
の許容変形高さ以上とする。「許容変形高さ」とは、リ
フロー工程によって半田バンプを溶融した際に隣接する
半田バンプが接触したり、当該半田バンプが潰れすぎた
ためＢＧＡ型半導体装置の接続不良とならない最大の変
形量をいう。
１１との間には、半田バンプ１２の潰れ幅Ｄに対応した
隙間が存在する状態となる。この隙間が存在する状態と
するため、表面実装部品５０の高さは、半田バンプ１２
の許容変形高さ以上とする。「許容変形高さ」とは、リ
フロー工程によって半田バンプを溶融した際に隣接する
半田バンプが接触したり、当該半田バンプが潰れすぎた
ためＢＧＡ型半導体装置の接続不良とならない最大の変
形量をいう。
【００４２】このように、ＢＧＡ型半導体装置とプリン
ト基板との間に介在させる表面実装部品の高を許容変形
高さ以上にすることにより、半田バンプの潰れによる半
導体装置の接続不良を防止することができる。
ト基板との間に介在させる表面実装部品の高を許容変形
高さ以上にすることにより、半田バンプの潰れによる半
導体装置の接続不良を防止することができる。
【００４３】いいかえると、上記構成によれば、半田バ
ンプの所望の潰れ量に応じた表面実装部品５０を使用す
ることにより、半田バンプの潰れ量をコントロールする
ことができることになる。
ンプの所望の潰れ量に応じた表面実装部品５０を使用す
ることにより、半田バンプの潰れ量をコントロールする
ことができることになる。
【００４４】図２に示す状態を形成した後は、所定のリ
フロー工程により、半田バンプ１２を溶融し、当該半田
バンプと電極パッド２１とを融着させる。尚、本実施形
態では、融着部材として半田バンプを使用したが、これ
に代えて通常の半田を供給する構成のものや電極パッド
上に予めクリーム半田を塗布しておき、このクリーム半
田をリフロー時に溶融する構成のものにも本発明を適用
することができる。
フロー工程により、半田バンプ１２を溶融し、当該半田
バンプと電極パッド２１とを融着させる。尚、本実施形
態では、融着部材として半田バンプを使用したが、これ
に代えて通常の半田を供給する構成のものや電極パッド
上に予めクリーム半田を塗布しておき、このクリーム半
田をリフロー時に溶融する構成のものにも本発明を適用
することができる。
【００４５】リフロー工程終了後は、ＢＧＡ基板１１が
表面実装部品５０の上面と接触した状態となる。
表面実装部品５０の上面と接触した状態となる。
【００４６】このように、本発明では、リフロー時にＢ
ＧＡ基板の底面と表面実装部品の上面とが接触状態とな
るため、半田バンプの潰れを防止することができるとと
もに、表面実装部品の部品立ちを防止することができ
る。
ＧＡ基板の底面と表面実装部品の上面とが接触状態とな
るため、半田バンプの潰れを防止することができるとと
もに、表面実装部品の部品立ちを防止することができ
る。
【００４７】上記のような半田バンプの潰れ防止効果を
効果的に達成するには、表面実装部品５０を図１に示す
ように、ＢＧＡ基板１１の四隅に配置すればよい。
効果的に達成するには、表面実装部品５０を図１に示す
ように、ＢＧＡ基板１１の四隅に配置すればよい。
【００４８】図３は、図１に示す表面実装部品５０の第
２の載置例を示す斜視図である。同図に示す例では、半
田バンプ１２が載置される電極パッド２１に表面実装部
品５０を載置している。このような配置は、表面実装部
品５０をバイパスコンデンサに使用する場合に効果があ
る。
２の載置例を示す斜視図である。同図に示す例では、半
田バンプ１２が載置される電極パッド２１に表面実装部
品５０を載置している。このような配置は、表面実装部
品５０をバイパスコンデンサに使用する場合に効果があ
る。
【００４９】図４は、図１に示す表面実装部品５０の第
３の載置例を示す斜視図である。同図には、半田バンプ
１２に近接して載置される表面実装部品５０の電極部に
当該半田バンプと当該表面実装部品の電極とが共に接続
される共用パッド２２をプリント基板２０上に設けた場
合の例を示している。
３の載置例を示す斜視図である。同図には、半田バンプ
１２に近接して載置される表面実装部品５０の電極部に
当該半田バンプと当該表面実装部品の電極とが共に接続
される共用パッド２２をプリント基板２０上に設けた場
合の例を示している。
【００５０】図５は、図４に示す共用パッド２２の詳細
な構造を示す当該共用パッドの拡大図である。同図
（ａ）に示すように、共用パッド２２は、半田バンプ１
２径と表面実装部品の電極部の面積とを合わせた面積で
形成され、この周縁にはソルダーレジスト２３が設けら
れるまた、共用パッド２２は、図５（ｂ）に示すよう
に、半田バンプを融着するための半田バンプ用パッド２
２ａと、表面実装部品の電極を融着するための表面実装
部品用パッド２２ｂとをソルダーレジスト２３で分離し
て設けてもよい。
な構造を示す当該共用パッドの拡大図である。同図
（ａ）に示すように、共用パッド２２は、半田バンプ１
２径と表面実装部品の電極部の面積とを合わせた面積で
形成され、この周縁にはソルダーレジスト２３が設けら
れるまた、共用パッド２２は、図５（ｂ）に示すよう
に、半田バンプを融着するための半田バンプ用パッド２
２ａと、表面実装部品の電極を融着するための表面実装
部品用パッド２２ｂとをソルダーレジスト２３で分離し
て設けてもよい。
【００５１】図６は、図１に示すＢＧＡ基板１１の中央
部に半田バンプ１２が配設されていないＢＧＡ型半導体
装置がプリント基板２０に実装される場合に適用される
表面実装部品５０の載置例を示す斜視図である。同図に
示すように、ＢＧＡ基板１１の底面に半田バンプが配設
されていない部分がある場合には、当該部分に対応して
表面実装部品５０をプリント基板上に載置することがで
きる。
部に半田バンプ１２が配設されていないＢＧＡ型半導体
装置がプリント基板２０に実装される場合に適用される
表面実装部品５０の載置例を示す斜視図である。同図に
示すように、ＢＧＡ基板１１の底面に半田バンプが配設
されていない部分がある場合には、当該部分に対応して
表面実装部品５０をプリント基板上に載置することがで
きる。
【００５２】尚、上記各実施形態では、プリント基板上
に設けられた電極パッド２１の形状はすべて同一である
ものとして説明したが、これらの電極パッド２１のう
ち、表面実装部品を接続したい電極パッド２１の大きさ
を小さくして、当該表面実装部品の実装領域を確保する
ように構成してもよい。また、以上説明した各実施形態
は、任意に組み合わせて使用してもよい。
に設けられた電極パッド２１の形状はすべて同一である
ものとして説明したが、これらの電極パッド２１のう
ち、表面実装部品を接続したい電極パッド２１の大きさ
を小さくして、当該表面実装部品の実装領域を確保する
ように構成してもよい。また、以上説明した各実施形態
は、任意に組み合わせて使用してもよい。
【００５３】また、本発明は、ＢＧＡ型半導体装置にか
ぎらず、表面実装部品等の通電用部材を溶融して電気的
接続を行うすべての電子部品実装体に適用することがで
きる。
ぎらず、表面実装部品等の通電用部材を溶融して電気的
接続を行うすべての電子部品実装体に適用することがで
きる。
【００５４】
【発明の効果】以上説明したように、本発明によれば、
電子部品の位置ずれを防止し、小型の表面実装部品の部
品立ちを防止し、実装密度を向上させることができる電
子部品実装体および電子部品の実装方法を提供すること
ができる。
電子部品の位置ずれを防止し、小型の表面実装部品の部
品立ちを防止し、実装密度を向上させることができる電
子部品実装体および電子部品の実装方法を提供すること
ができる。
【００５５】また、ＢＧＡ型半導体装置とプリント基板
との間に介在させる表面実装部品の高を許容変形高さ以
上にすることにより、半田バンプの潰れによる半導体装
置の接続不良を防止することができる。
との間に介在させる表面実装部品の高を許容変形高さ以
上にすることにより、半田バンプの潰れによる半導体装
置の接続不良を防止することができる。
【００５６】また、本発明では、リフロー時にＢＧＡ基
板の底面と表面実装部品の上面とが接触状態となるた
め、半田バンプの潰れを防止することができるととも
に、表面実装部品の部品立ちを防止することができる。
板の底面と表面実装部品の上面とが接触状態となるた
め、半田バンプの潰れを防止することができるととも
に、表面実装部品の部品立ちを防止することができる。
【図１】本発明に係る電子部品実装体を形成する際の状
態を示す斜視図。
態を示す斜視図。
【図２】図１に示すＢＧＡ型半導体装置をプリント基板
２０に載置した状態を示す側面図。
２０に載置した状態を示す側面図。
【図３】図１に示す表面実装部品５０の第２の載置例を
示す斜視図。
示す斜視図。
【図４】図１に示す表面実装部品５０の第３の載置例を
示す斜視図。
示す斜視図。
【図５】図４に示す共用パッド２２の詳細な構造を示す
当該共用パッドの拡大図。
当該共用パッドの拡大図。
【図６】図１に示すＢＧＡ基板１１の中央部に半田バン
プ１２が配設されていないＢＧＡ型半導体装置がプリン
ト基板２０に実装される場合に適用される表面実装部品
５０の載置例を示す斜視図。
プ１２が配設されていないＢＧＡ型半導体装置がプリン
ト基板２０に実装される場合に適用される表面実装部品
５０の載置例を示す斜視図。
【図７】従来の電子部品実装体が位置ずれを生じている
場合の一例を示す側面図。
場合の一例を示す側面図。
【図８】従来の電子部品実装体が半田付けされていない
状態の一例を示す側面図。
状態の一例を示す側面図。
【図９】ＢＧＡ型半導体装置の周縁にチップコイルを載
置した状態を示す側面図。
置した状態を示す側面図。
【図１０】図９に示すＢＧＡ型半導体装置およびチップ
コイルをリフローした後の状態を示す側面図。
コイルをリフローした後の状態を示す側面図。
１０…半導体チップモールド部、１１…ＢＧＡ基板、１
２…半田バンプ、２０…プリント基板、２１…電極パッ
ド、２２…共用パッド、２２ａ…半田バンプ用パッド、
２２ｂ…表面実装部品用パッド、２３…ソルダーレジス
ト、２５…スペーサ、３０…凸部、３１…異物、５０…
表面実装部品、Ｄ…潰れ幅。
２…半田バンプ、２０…プリント基板、２１…電極パッ
ド、２２…共用パッド、２２ａ…半田バンプ用パッド、
２２ｂ…表面実装部品用パッド、２３…ソルダーレジス
ト、２５…スペーサ、３０…凸部、３１…異物、５０…
表面実装部品、Ｄ…潰れ幅。
Claims (7)
- 【請求項１】 パッケージの底面に第１の導電部が複数
配置された第１の電子部品と、該第１の導電部と対向す
る位置に第２の導電部が配置された基板とを、該第１の
導電部と該第２の導電部との間で通電用部材を溶融する
ことにより、該第１の導電部と該第２の導電部とを電気
的に接続した電子部品実装体において、 前記第１の電子部品と前記基板との間に第２の電子部品
を介在させたことを特徴とする電子部品実装体。 - 【請求項２】 前記第２の電子部品は、 表面実装型の部品であることを特徴とする請求項１記載
の電子部品実装体。 - 【請求項３】 前記第１の電子部品は、 前記第２の電子部品上に載置されていることを特徴とす
る請求項１記載または請求項２記載の電子部品実装体。 - 【請求項４】 前記第２の電子部品は、 前記通電用部材の許容変形高さに対応した高さを有する
ことを特徴とする請求項１乃至請求項３のいずれかに記
載の電子部品実装体。 - 【請求項５】 前記通電用部材は、 半田バンプであることを特徴とする請求項４記載の電子
部品実装体。 - 【請求項６】 前記第２の電子部品は、 第３の導電部を具備し、 前記基板は、 前記第１の導電部および前記第３の導電部が接続された
第４の導電部を具備することを特徴とする請求項１乃至
請求項５記載の電子部品実装体。 - 【請求項７】 パッケージの底面に通電用部材が複数配
設された第１の電子部品を、該通電用部材と対向する位
置に導電部が配置された基板上に実装する電子部品実装
方法において、 前記基板表面のうち、前記第１の電子部品が実装される
領域上に第２の電子部品を載置する第２の電子部品載置
工程と、 前記導電部に前記通電用部材をさせながら、前記基板上
に前記第１の電子部品を載置する第２の電子部品載置工
程と、 前記通電用部材を溶融する溶融工程とを含むことを特徴
とする電子部品の実装方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28654597A JPH11121899A (ja) | 1997-10-20 | 1997-10-20 | 電子部品実装体および電子部品の実装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28654597A JPH11121899A (ja) | 1997-10-20 | 1997-10-20 | 電子部品実装体および電子部品の実装方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11121899A true JPH11121899A (ja) | 1999-04-30 |
Family
ID=17705809
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28654597A Pending JPH11121899A (ja) | 1997-10-20 | 1997-10-20 | 電子部品実装体および電子部品の実装方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11121899A (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003526221A (ja) * | 2000-03-03 | 2003-09-02 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | Ｂｇａパッケージのためのバイパス減結合が改良されたプリント回路基板アセンブリ |
| WO2004062327A1 (en) * | 2002-12-31 | 2004-07-22 | Intel Corporation (A Delaware Corporation) | Mounting capacitors under ball grid array |
| WO2005024945A1 (ja) * | 2003-09-01 | 2005-03-17 | Fujitsu Limited | 集積回路部品及び実装方法 |
| JP2006173256A (ja) * | 2004-12-14 | 2006-06-29 | Murata Mfg Co Ltd | 部品の表面実装構造 |
| JP2007173669A (ja) * | 2005-12-26 | 2007-07-05 | Murata Mfg Co Ltd | 多層回路基板及びｉｃパッケージ |
| CN109600917A (zh) * | 2018-12-28 | 2019-04-09 | 郑州云海信息技术有限公司 | 一种降低bga短路风险的pcb板及其制作方法 |
| FR3098680A1 (fr) * | 2019-07-12 | 2021-01-15 | Ingenico Group | Circuit électronique sécurisé et procédé d’assemblage correspondant |
| US12028981B2 (en) | 2019-07-12 | 2024-07-02 | Banks And Acquirers International Holding | Secure electronic circuit and corresponding assembly process |
-
1997
- 1997-10-20 JP JP28654597A patent/JPH11121899A/ja active Pending
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003526221A (ja) * | 2000-03-03 | 2003-09-02 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | Ｂｇａパッケージのためのバイパス減結合が改良されたプリント回路基板アセンブリ |
| WO2004062327A1 (en) * | 2002-12-31 | 2004-07-22 | Intel Corporation (A Delaware Corporation) | Mounting capacitors under ball grid array |
| WO2005024945A1 (ja) * | 2003-09-01 | 2005-03-17 | Fujitsu Limited | 集積回路部品及び実装方法 |
| US7375429B2 (en) | 2003-09-01 | 2008-05-20 | Fujitsu Limited | Integrated circuit component and mounting method thereof |
| JP2006173256A (ja) * | 2004-12-14 | 2006-06-29 | Murata Mfg Co Ltd | 部品の表面実装構造 |
| JP4501668B2 (ja) * | 2004-12-14 | 2010-07-14 | 株式会社村田製作所 | 部品の表面実装構造 |
| JP2007173669A (ja) * | 2005-12-26 | 2007-07-05 | Murata Mfg Co Ltd | 多層回路基板及びｉｃパッケージ |
| CN109600917A (zh) * | 2018-12-28 | 2019-04-09 | 郑州云海信息技术有限公司 | 一种降低bga短路风险的pcb板及其制作方法 |
| FR3098680A1 (fr) * | 2019-07-12 | 2021-01-15 | Ingenico Group | Circuit électronique sécurisé et procédé d’assemblage correspondant |
| WO2021008965A1 (fr) * | 2019-07-12 | 2021-01-21 | Banks And Acquirers International Holding | Circuit électronique sécurisé et procédé d'assemblage correspondant |
| US12028981B2 (en) | 2019-07-12 | 2024-07-02 | Banks And Acquirers International Holding | Secure electronic circuit and corresponding assembly process |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5705858A (en) | Packaging structure for a hermetically sealed flip chip semiconductor device | |
| JPH11145333A (ja) | 半導体装置 | |
| US5841198A (en) | Ball grid array package employing solid core solder balls | |
| JPH11312769A (ja) | デバイス放熱用のヒートシンクアセンブリ | |
| US5387814A (en) | Integrated circuit with supports for mounting an electrical component | |
| JP2907168B2 (ja) | 半導体装置および半導体装置と基板の接合構造 | |
| JPH11121899A (ja) | 電子部品実装体および電子部品の実装方法 | |
| JP2001168233A (ja) | 多重回線グリッド・アレイ・パッケージ | |
| JPH11163494A (ja) | 表面実装デバイスの実装方法、ｂｇａパッケージの実装構造、及び電子機器 | |
| JPH11345900A (ja) | 半導体装置 | |
| JPH11121649A (ja) | 電子部品実装体並びにこれを構成する電子部品および基板 | |
| JP2004146476A (ja) | 印刷配線基板の構造及びその基板を用いた圧電発振器 | |
| JP2002270645A (ja) | 半導体装置及びハンダ付け方法 | |
| JP2004207287A (ja) | はんだ付け用ランド、プリント配線基板 | |
| JP2006049720A (ja) | 電子回路装置 | |
| JP3855874B2 (ja) | 電子部品の実装方法、ｉｃチップの実装方法およびｉｃチップ | |
| JP2001267452A (ja) | 半導体装置 | |
| JPH1092965A (ja) | 面実装型半導体パッケージ | |
| JPH05121868A (ja) | プリント基板に対する電子部品の半田付け実装方法 | |
| JP3434775B2 (ja) | 裏面電極型電気部品の実装方法および統合ランド | |
| JPH11261206A (ja) | 回路基板、基板実装方法及び回路アセンブリ | |
| KR100196286B1 (ko) | 반도체 금속 범프의 제조 방법 | |
| JPH07297312A (ja) | リードレスチップキャリア型電子部品、プリント基板及びリードレスチップキャリア型電子部品装置 | |
| JP2004327912A (ja) | 半導体パッケージおよび半導体装置 | |
| JPH0621633A (ja) | 表面実装回路基板装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041015 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070925 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071009 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080304 |