JP2001168233A - 多重回線グリッド・アレイ・パッケージ - Google Patents

多重回線グリッド・アレイ・パッケージ

Info

Publication number
JP2001168233A
JP2001168233A JP2000058865A JP2000058865A JP2001168233A JP 2001168233 A JP2001168233 A JP 2001168233A JP 2000058865 A JP2000058865 A JP 2000058865A JP 2000058865 A JP2000058865 A JP 2000058865A JP 2001168233 A JP2001168233 A JP 2001168233A
Authority
JP
Japan
Prior art keywords
line grid
grid array
package
array package
pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000058865A
Other languages
English (en)
Other versions
JP3413147B2 (ja
Inventor
Chong Kwang Yoon
▲ちょん▼ 光 尹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Glotech Inc
Original Assignee
Glotech Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Glotech Inc filed Critical Glotech Inc
Publication of JP2001168233A publication Critical patent/JP2001168233A/ja
Application granted granted Critical
Publication of JP3413147B2 publication Critical patent/JP3413147B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/023—Reduction of cross-talk, noise or electromagnetic interference using auxiliary mounted passive components or auxiliary substances
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/145—Arrangements wherein electric components are disposed between and simultaneously connected to two planar printed circuit boards, e.g. Cordwood modules
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/162—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed capacitors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/165—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed inductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/167—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed resistors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/04—Assemblies of printed circuits
    • H05K2201/049—PCB for one component, e.g. for mounting onto mother PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10045—Mounted network component having plural terminals
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10378—Interposers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10719—Land grid array [LGA]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

(57)【要約】 【課題】例えば、金属線、抵抗、キャパシタ、インダク
タ、トランジスタまたはこれら素子の組合せ等の回路要
素を組込む、多重回線グリッド(MLG)を備える多重回線
グリッド・アレイ(MLGA)を提供する。 【解決手段】本発明の多重回線グリッド・アレイ(MLGA)
パッケージ100は、表面を有し、該表面に多数の入出力
端子接続用の第1金属パターンが形成される未完成のパ
ッケージと、上面を有し、該上面に第1金属パターンに
より第2金属パターンが形成されるプリント回路板102
と、未完成のパッケージとプリント回路板102との間に
設けられる多重回線グリッド110とを含む。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、集積回路(IC)実装
に係り、特に、金属線、抵抗、インダクタ、キャパシ
タ、トランジスタまたはこれらを組み合わせた回路要素
を組み込む多重回線グリッド(MLG)を含む多重回線グリ
ッド・アレイ(MLGA)パッケージに関する。
【０００２】
【従来の技術】最近、電子装置分野の主眼中の一つが回
路要素の集積化及び密度化によるデザイン軽薄化であっ
て、このために開発中の技術の一つとして表面実装技法
(surface mount technology：SMT)がある。この表面実
装技法は集積回路素子をプリント回路板に実装する低費
用の装置を用いている。SMTの一般的な範疇として、集
積回路デバイスを回路ボード、チップ・キャリヤ等の部
品上に実装する多様多種の技法がある。このような技法
のうち、エリア・アレイ(周辺アレイに対比して)技術
は、信頼性が高く且つ製造効率が良く高密度のI/Oパッ
ケージを実装するのによく使用される。このエリア・ア
レイ技法は、ピン・グリッド・アレイ(pin・grid・array
s：PGAs)、カラム・グリッド・アレイ(column grid・arra
ys：CGAs)及びボール・グリッド・アレイ(ball・grid・ar
rays：BGAs)を用いる。最近のBGA及びCGA技法は、PGA方
法に比べて、多様多種のパッケージに対して密度が高く
信頼性及び効率がより良くすることができるという点
で、相当に良好な技法である。
【０００３】詳述すると、BGA技法は回路ボードとの電
気接点を有効にするために、ICパッケージの一側面上に
配列された半田ボール（くず）のような電気的端子のグ
リッドまたはアレイを使用する。そのようなアレイの半
田ボールは、個々のパッケージにより材料、大きさ(高
さ及び幅)及びピッチ(即ち、ボール間の間隔)の変更が
可能である。また、半田ボールはパッケージの所望属性
により、均一なアレイ・パターン、またはボード上の特
定領域において幾つかのリードを取除いて、所謂“ディ
ポピュレーション(depopulation)”という不均一なアレ
イ・パターンに配列され得る。普通、半田ボールは鉛す
ず共晶半田によってボードまたはモジュールに付着さ
れ、部品に損傷を与えることなく除去及び再加工作業が
可能である。
【０００４】図１は、プリント回路板(PCB)202上にフリ
ップ・チップ形のBGAパッケージ200を表面実装する従来
の方法を説明するための模式図であって、BGAパッケー
ジ200のボール311とPCB202上のランド220との間には半
田継手203が形成される。
【０００５】本技術分野において、前述したBGA実装法
は多数のI/O端子を有する半導体素子に適合した最も一
般的な代案の中の1つであるが、このBGA実装法には多く
の問題点がある。その中の1つは、I/Oの密度が増加する
と、それに伴って必要な半田ボールの数も増加し、この
場合、半田ボールの大きさ及び隔離高さを減らさなけれ
ばならないが、大きさを減少させると適切な整列が難し
くなり、隔離高さを減少させると、チップにより発生さ
れる熱が効果的に放出されない。
【０００６】そのようなBGA実装の問題を克服するため
に、多重回線グリッド・アレイ(multiple・line grid・a
rray：MLGA)パッケージが提案されていた。この技法
は、本特許出願と出願人を同じくする米国特許第09/20
3,196号において、「Multiple・Line・Grid・Array・Pac
kage」との名称で開示されており、この特許は本明細書
に参照文献として引用される。
【０００７】残念ながら、最近のSMT技術の開発にもか
かわらず、IC素子と共にPCB上に実装される抵抗、キャ
パシタ、インダクタ、トランジスタまたはこれら素子の
組合せのような回路要素が存在するため、チップの軽薄
化が一層困難になる。即ち、PCB上に実装される回路要
素の数を減らす装置を開発されば、チップ軽薄化が可能
になる。
【０００８】PCB上の回路要素の数を減らすために、BGA
実装法の場合、パッケージ基板内に回路要素を埋立てる
ことが提案されていた。しかしながら、パッケージ基板
のないフリップ・チップ形BGAの場合には、上述した問題
点を解決すべき必要がある。
【０００９】
【発明が解決しようとする課題】従って、本発明の主な
目的は、例えば、金属線、抵抗、キャパシタ、インダク
タ、トランジスタまたはこれら素子の組合わせのような
回路要素を組み込む、多重回線グリッド(MLG)を備える
多重回線グリッド・アレイ(MLGA)を提供することにあ
る。
【００１０】
【課題を解決するための手段】上記の目的を達成するた
めに、本発明の好適な実施形態によれば、多重回線グリ
ッド・アレイ・パッケージであって、表面を有し、該表面
に多数の入出力端子接続用の第1金属パターンが形成さ
れる未完成のパッケージと、上面を有し、該上面に前記
第1金属パターンにより第2金属パターンが形成されるプ
リント回路板と、前記未完成のパッケージと前記プリン
ト回路板との間に設けられ、多数の回路要素及び多数の
円柱状導体を組み込む非導電性本体を有する少なくとも
１つの多重回線グリッドであって、前記各導体が電気的
に互いに隔離され前記第1及び第2金属パターンと電気的
に接続される、該多重回線グリッドとを含む多重回線グ
リッド・アレイ・パッケージが提供される。
【００１１】
【発明の実施の形態】以下、本発明の好適な一実施形態
について図面を参照しながらより詳しく説明する。
【００１２】図２は、本発明の好適な実施形態に係る多
重回線グリッド・アレイ(MLGA)パッケージ100の概略断面
図である。図示の如く、MLGAパッケージ100はプリント
回路板(PCB)102上に実装され、多数のワイヤ・ボンディ
ング・パッド160を有するIC要素170と、多数の導体116を
有する多重回線グリッドのアレイ110と、IC要素170をア
レイ110により電気的に接続させる多数の基板層を積層
して形成されるパッケージ基板120とから構成される。
【００１３】パッケージ基板120は上下面を有する非導
電性基板であって、その下面には第1パターンが形成さ
れ、上面には第2パターンが形成される。これらの第1パ
ターン及び第2パターンは、IC要素170のワイヤ・ボンデ
ィング・パッド160がI/O端子の設計によりアレイ110に電
気的に接続されるよう設計される。
【００１４】IC要素170は、例えば、銀ペースト等の材
料を有するポリマ接着剤130をパッケージ基板120上に塗
布してその上に設けられる。図２で、金製ワイヤ140は
パッケージ基板120を通じるMLGアレイ110との電気的接
続のために、IC要素170のワイヤ・ボンディング・パッド1
60からパッケージ基板120の第2パターンの金属領域にワ
イヤ結合される。その後、ワイヤ結合されたIC要素170
は、IC要素170が湿気等の好ましくない環境から影響を
受けないように、成形化合物150のような材料でカプセ
ル化される。
【００１５】本発明の好適な実施形態において、ソルダ
・ペースト124の第1パターンは導体116の形状によりパッ
ケージ基板120の第1パターン上に形成される。ソルダ・
ペースト124の第1パターンはスクリーン印刷のような工
程により形成される。
【００１６】成形されたIC要素170は、MLG110の導体116
の端部がソルダ・ペースト122の第２パターンと整列され
るようにPCB102上に設けられる。MLG110の導体116の端
部は、ソルダ・ペースト124の第1パターンを使用してパ
ッケージ基板120の第1パターンに電気的に接続される。
【００１７】図３は、本発明の第１の実施形態によるML
GAパッケージ用MLG110の部分の拡大した断面図である。
【００１８】MLG110は、多数の層112〜115を積層して形
成されたグリッド本体132と、このグリッド本体132内に
組み込まれる抵抗117、金属線118、キャパシタ111及び
インダクタ119のような回路要素とを更に有する。層112
〜115の各々はセラミック、ポリマー、セラミックとポ
リマーの合成物等の電気的絶縁性材料で作られていて、
非導電性本体を構成している。
【００１９】本発明の好適な実施形態によれば、キャパ
シタ111がMLG110の層112内に形成され、インダクタ119
が層113〜115に亘って形成され、抵抗117及び金属線118
が層115の上部に形成されるが、これらの回路要素は上
記配置形態とは異なる類型に層112〜115内に各々形成さ
れてもよい。
【００２０】円柱状の導体116はソルダ・ペーストのよう
な導電性材料からなり、グリッド本体132の上下両面か
ら外側に突出され、PCB102とパッケージ基板120を電気
的に接続する働きを果たす。
【００２１】図２を再び参照すると、ソルダ・ペースト1
22の第2パターンは導体116の形状によりスクリーン印刷
のような工程を用いてPCB102上に形成される。
【００２２】図４は、本発明の第2の好適な実施形態に
よるMLG410の部分の拡大した断面図である。多数の層41
2〜415及びこれらの層に組み込まれる回路要素411、41
7、418、419を有するグリッド本体432が、支持用ダミ本
体としての本体板430の上部に実装され、これらの層及
び本体板430が例えば、シリコン製の半導体でできるこ
とを除き、本発明のMLG410は図３中のMLG110と類似して
いる。
【００２３】円柱状の導体416はソルダ・ペーストのよう
な導電性材料ででき、グリッド本体432の上面から本体
板430の下面に延在してPCB102とパッケージ基板120とを
電気的に接続する。
【００２４】図５は、本発明の第3の好適な実施形態に
よるMLG510の部分の拡大した断面図であり、図６は、図
５中の多重回線グリッドの斜視図である。
【００２５】図６の如く、MLG510は、導体516と各ソル
ダ・バンパー530との間の接続のために上部層515に1組の
ソルダ・バンパー530及び1組の金属線518を設けることを
除き、図３中のMLG110と類似している。この第3の実施
形態において、上位層515の上部に形成されたソルダ・バ
ンパー530は、導体516及び下位層512に亘って形成され
たソルダ・バンパー517とは異なる大きさで形成される。
【００２６】更に、ソルダ・バンパー530のパターンをソ
ルダ・バンパー517のパターンと異なるようして、ソルダ
・バンパー530がIC要素上に設けられる多様な類型のバン
パーと共用することができるよう、ソルダ・バンパー530
を設計することができる。
【００２７】この実施形態は例えば、フリップ・チップ・
パッケージ、ウェハー・レベル・パッケージ等にIC要素を
実装するのに特に望ましい。この場合、IC要素上のバン
パーは周辺または中央に位置する。
【００２８】上記において、本発明の好適な実施の形態
について説明したが、本発明の請求範囲を逸脱すること
なく、当業者は種々の改変をなし得るであろう。
【００２９】
【発明の効果】従って、本発明によれば、金属線、抵
抗、インダクタ、キャパシタ、トランジスタ等の回路要
素を組込む多重回線グリッドを用いて、多重回線グリッ
ド・アレイ・パッケージを製造することによって、プリン
ト回路板の面積をより一層減らすことができる。
【図面の簡単な説明】
【図１】従来によるフリップ・チップ状のボール・グリッ
ド・アレイ(BGA)パッケージの斜視図である。
【図２】本発明の好適な実施形態によって、プリント回
路板上に実装される一類型の多重回線グリッド・アレイ
(MLGA)パッケージを示す概略断面図である。
【図３】本発明の第1の好適な実施形態による多重回線
グリッドの部分拡大断面図である。
【図４】本発明の第２の好適な実施形態による多重回線
グリッドの部分拡大断面図である。
【図５】本発明の第３の好適な実施形態による多重回線
グリッドの概略断面図である。
【図６】図５中の多重回線グリッドの斜視図である。
【符号の説明】
100 多重回線グリッド・アレイ(MLGA)パッケージ 102 プリント回路板 110 多重回線グリッド(MLG) 120 パッケージ基板 122、124 ソルダ・ペースト 130 ポリマー接着剤 140 金製ワイヤ 150 成形化合物 160 ワイヤ・ボンディング・パッド 170 IC要素
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成１２年５月３０日（２０００．５．３
０）
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正内容】
【特許請求の範囲】

Claims (10)

    【特許請求の範囲】
  1. 【請求項１】多重回線グリッド・アレイ・パッケージであ
    って、表面を有し、該表面に多数の入出力端子接続用の
    第1金属パターンが形成される未完成のパッケージと、
    上面を有し、該上面に前記第1金属パターンに対応する
    第2金属パターンが形成されるプリント回路板と、前記
    未完成のパッケージと前記プリント回路板との間に設け
    られ、多数の回路要素及び多数の円柱状導体を組込む非
    導電性本体を有する少なくとも１つの多重回線グリッド
    であって、前記各導体が電気的に互いに隔離され前記第
    1及び第2金属パターンと電気的に接続される、該多重回
    線グリッドとを含む多重回線グリッド・アレイ・パッケー
    ジ。
  2. 【請求項２】前記非導電性本体が、多数の層を積層して
    形成される請求項１に記載の多重回線グリッド・アレイ・
    パッケージ。
  3. 【請求項３】前記非導電性本体の前記各層が、少なくと
    も一つの回路要素を有する請求項２に記載の多重回線グ
    リッド・アレイ・パッケージ。
  4. 【請求項４】前記回路要素が、金属線、抵抗、キャパシ
    タ、インダクタ、トランジスタまたはこれらの素子の組
    合わせからなるグループから選択される請求項３に記載
    の多重回線グリッド・アレイ・パッケージ。
  5. 【請求項５】前記非導電性本体が、セラミック、ポリマ
    ー、シリコン、または該セラミックとポリマーとの複合
    材料からなるグループから選択される請求項４に記載の
    多重回線グリッド・アレイ・パッケージ。
  6. 【請求項６】前記各層を積層して形成される前記非導電
    性本体が、前記積層を実装するためのダミ本体を更に含
    む請求項５に記載の多重回線グリッド・アレイ・パッケー
    ジ。
  7. 【請求項７】前記未完成のパッケージの第1金属パター
    ンと前記多重回線グリッドの前記導体の端部との間に形
    成される半田の第1パターン層を、更に含む請求項１に
    記載の多重回線グリッド・アレイ・パッケージ。
  8. 【請求項８】前記第１パターン層が、スクリーン印刷技
    法により形成される請求項７に記載の多重回線グリッド
    ・アレイ・パッケージ。
  9. 【請求項９】前記プリント回路板の前記第2金属パター
    ンと前記多重回線グリッドの前記導体の他端部との間に
    形成される半田の第2パターン層を、更に請求項１に記
    載の多重回線グリッド・アレイ・パッケージ。
  10. 【請求項１０】前記第2パターン層が、スクリーン印刷
    技法により形成される請求項９に記載の多重回線グリッ
    ド・アレイ・パッケージ。
JP2000058865A 1999-11-30 2000-03-03 多重回線グリッド・アレイ・パッケージ Expired - Fee Related JP3413147B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US451450 1999-11-30
US09/451,450 US6320249B1 (en) 1999-11-30 1999-11-30 Multiple line grids incorporating therein circuit elements

Publications (2)

Publication Number Publication Date
JP2001168233A true JP2001168233A (ja) 2001-06-22
JP3413147B2 JP3413147B2 (ja) 2003-06-03

Family

ID=23792268

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000058865A Expired - Fee Related JP3413147B2 (ja) 1999-11-30 2000-03-03 多重回線グリッド・アレイ・パッケージ

Country Status (4)

Country Link
US (1) US6320249B1 (ja)
EP (1) EP1107312A2 (ja)
JP (1) JP3413147B2 (ja)
TW (1) TW440981B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030023125A (ko) * 2001-09-12 2003-03-19 주식회사 글로텍 멀티플 라인 그리드를 이용한 반도체 패키지

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6900991B2 (en) * 2001-12-03 2005-05-31 Intel Corporation Electronic assembly with sandwiched capacitors and methods of manufacture
US6768650B2 (en) * 2002-02-07 2004-07-27 International Business Machines Corporation Method and structure for reduction of impedance using decoupling capacitor
JP2004119601A (ja) * 2002-09-25 2004-04-15 Fujitsu Ltd 回路基板および電子機器
US20040125580A1 (en) * 2002-12-31 2004-07-01 Intel Corporation Mounting capacitors under ball grid array
US20050112842A1 (en) * 2003-11-24 2005-05-26 Kang Jung S. Integrating passive components on spacer in stacked dies
US7348661B2 (en) * 2004-09-24 2008-03-25 Intel Corporation Array capacitor apparatuses to filter input/output signal
US7553696B2 (en) * 2006-08-29 2009-06-30 International Business Machines Corporation Method for implementing component placement suspended within grid array packages for enhanced electrical performance
US9955582B2 (en) * 2008-04-23 2018-04-24 Skyworks Solutions, Inc. 3-D stacking of active devices over passive devices
US8530821B2 (en) 2010-06-08 2013-09-10 International Business Machines Corporation Low distortion high bandwidth adaptive transmission line for integrated photonics applications
US8723323B2 (en) * 2012-07-12 2014-05-13 Bae Systems Information And Electronic Systems Integration Inc. Method for fabricating solder columns for a column grid array package
DE202013011995U1 (de) * 2013-01-22 2015-01-15 Baumüller Nürnberg GmbH Leiterplattenanordnung
US9867295B2 (en) * 2014-01-07 2018-01-09 Dell Products L.P. Ball grid array system

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4803595A (en) * 1986-11-17 1989-02-07 International Business Machines Corporation Interposer chip technique for making engineering changes between interconnected semiconductor chips
US5177594A (en) * 1991-01-09 1993-01-05 International Business Machines Corporation Semiconductor chip interposer module with engineering change wiring and distributed decoupling capacitance
US6728113B1 (en) * 1993-06-24 2004-04-27 Polychip, Inc. Method and apparatus for non-conductively interconnecting integrated circuits
US5977640A (en) * 1998-06-26 1999-11-02 International Business Machines Corporation Highly integrated chip-on-chip packaging

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030023125A (ko) * 2001-09-12 2003-03-19 주식회사 글로텍 멀티플 라인 그리드를 이용한 반도체 패키지

Also Published As

Publication number Publication date
JP3413147B2 (ja) 2003-06-03
TW440981B (en) 2001-06-16
US6320249B1 (en) 2001-11-20
EP1107312A2 (en) 2001-06-13

Similar Documents

Publication Publication Date Title
US6549421B2 (en) Stackable ball grid array package
US6828665B2 (en) Module device of stacked semiconductor packages and method for fabricating the same
US7906835B2 (en) Oblong peripheral solder ball pads on a printed circuit board for mounting a ball grid array package
US6704609B1 (en) Multi-chip semiconductor module and manufacturing process thereof
KR20020005591A (ko) 리드리스 칩 캐리어의 설계 및 구조
JPH1168026A (ja) 配線用補助パッケージおよび印刷回路配線板構造
JP3413147B2 (ja) 多重回線グリッド・アレイ・パッケージ
US6034437A (en) Semiconductor device having a matrix of bonding pads
US6855573B2 (en) Integrated circuit package and manufacturing method therefor with unique interconnector
US7307352B2 (en) Semiconductor package having changed substrate design using special wire bonding
US6573595B1 (en) Ball grid array semiconductor package with resin coated metal core
US6320136B1 (en) Layered printed-circuit-board and module using the same
JPH0529537A (ja) 半導体モジユール構造
US20020063331A1 (en) Film carrier semiconductor device
WO1997037374A2 (en) Method of packaging multiple integrated circuit chips in a standard semiconductor device package
US20030080418A1 (en) Semiconductor device having power supply pads arranged between signal pads and substrate edge
JPH0917917A (ja) 配線基板及び半導体装置
JPH0823047A (ja) Ｂｇａ型半導体装置
KR100367729B1 (ko) 멀티플 라인 그리드 어레이 패키지
US20050224933A1 (en) Thermally enhanced component interposer: finger and net structures
JP2841825B2 (ja) 混成集積回路
KR20020028473A (ko) 적층 패키지
JPH09232505A (ja) マルチチップモジュールの製造方法及びマルチチップモジュール
JP2599290Y2 (ja) ハイブリッドｉｃ
EP1357595A1 (en) Ball grid array semiconductor package with resin coated core

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees