KR20020028473A - 적층 패키지 - Google Patents

적층 패키지 Download PDF

Info

Publication number
KR20020028473A
KR20020028473A KR1020000059496A KR20000059496A KR20020028473A KR 20020028473 A KR20020028473 A KR 20020028473A KR 1020000059496 A KR1020000059496 A KR 1020000059496A KR 20000059496 A KR20000059496 A KR 20000059496A KR 20020028473 A KR20020028473 A KR 20020028473A
Authority
KR
South Korea
Prior art keywords
package
circuit
bottom package
flexible substrate
pcb
Prior art date
Application number
KR1020000059496A
Other languages
English (en)
Inventor
신명수
Original Assignee
박종섭
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 박종섭, 주식회사 하이닉스반도체 filed Critical 박종섭
Priority to KR1020000059496A priority Critical patent/KR20020028473A/ko
Publication of KR20020028473A publication Critical patent/KR20020028473A/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Combinations Of Printed Boards (AREA)

Abstract

본 발명은 하부에 배치되는 바텀 패키지의 구조 변경없이도 적층된 패키지들간의 전기적 접속을 용이하게 행할 수 있는 적층 패키지를 개시하며, 개시된 본 발명의 적층 패키지는, 일측면 및 타측면에 각각 제1 및 제2회로패턴이 구비되고, 이 회로패턴들은 비아패턴을 통해 개별적으로 상호·접속되어져 있는 인쇄회로기판의 일측면 상에 에지 어레이 타입으로 본드패드들이 구비된 반도체 칩이 부착되어 있고, 상기 본드패드들과 인쇄회기판의 제2회로패턴은 금속 와이어로 연결되어 있으며, 상기 반도체 칩 및 금속 와이어를 포함한 인쇄회로기판의 일측면이 봉지제로 봉지되어 있는 구조를 갖는 바텀 패키지 및 탑 패키지; 상기 바텀 패키지의 외주면을 감싸는 형태로 구비되며, 폴리이미드층의 하부면 및 상부면에 각각 접착제와 회로 트레이스가 형성된 구조이고, 상기 바텀 패키지의 제2회로패턴을 노출시키는 비아홀들을 갖는 플렉시블 기판; 상기 플렉시블 기판의 비아홀 내부 및 상기 바텀 패키지 상부에 배치된 플렉시블 기판의 회로 트레이스 부분 상에 형성되어 상기 바텀 패키지와 탑 패키지의 회로패턴들간을 전기적으로 접속시키는 솔더 페이스트; 및 상기 플렉시블 기판의 비아홀 내에 매립된 솔더 페이스트에 부착되어 외부와의 전기적 접속 수단으로 기능하는 솔더 볼을 포함하여 이루어지는 것을 특징으로 한다.

Description

적층 패키지{STACK PACKAGE}
본 발명은 적층 패키지에 관한 것으로서, 보다 상세하게는, 구조 변경없이도적층된 패키지들간의 전기적 접속을 용이하게 행할 수 있는 적층 패키지에 관한 것이다.
전기·전자 제품의 고성능화가 진행됨에 따라, 한정된 크기의 기판에 더 많은 수의 패키지를 실장하기 위한 많은 기술들이 제안·연구되고 있다. 그런데, 패키지는 하나의 반도체 칩이 탑재되는 것을 그 기본으로 하는 바, 이러한 패키지로는 소망하는 용량을 얻는데 한계가 있고, 그래서, 대용량 시스템에 적용할 경우에는 용량 부족이라는 문제점이 존재한다.
따라서, 용량 부족이라는 문제를 보완하기 위해 적층 패키지(Stack Package)가 제안되었으며, 이러한 적층 패키지는 하나의 패키지에 두 개 이상의 반도체 칩을 탑재시키는 방식, 또는, 두 개 이상의 패키지들을 적층시키는 방식을 통해 제조되고 있다.
도 1은 패키지들간의 적층을 통해 제조된 종래의 적층 패키지를 도시한 단면도이다. 도시된 바와 같이, 개별 공정을 통해 제작된 제1패키지(10 : 이하, 바텀 패키지라 칭함)와 제2패키지(20 : 이하, 탑 패키지라 칭함)가 적층되어 있고, 각 패키지(10, 20)의 외부로 인출된 아웃 리드들(4, 14)은 동축 선상에 배치되어 동일 기능을 하는 것들끼리 바텀 패키지(10)의 측부로부터 탑 패키지(20)의 상부면 중심부까지 연장·배치된 각각의 금속 리드(metal lead : 18)에 의해 상호 연결되어 있다.
여기서, 바텀 패키지(10) 및 탑 패키지(20)는, 주지된 바와 같이, 반도체 칩(1, 11)의 본드패드들(2, 12)이 인너 리드(3, 13)와 각각 전기적으로 접속되고,상기 반도체 칩(1, 11)과 이에 본딩된 인너 리드들(3, 13)을 포함한 일정 공간 영역이 에폭시 몰딩 컴파운드와 같은 봉지제(5, 15)로 봉지되어 있는 구조이다.
그러나, 전술한 종래의 적층 패키지는 바텀 패키지와 탑 패키지간의 전기적 접속을 위해서는 패키지 구조의 변형, 특히, 바텀 패키지의 구조 변형이 필요하며, 이 경우, 구조 변형된 패키지는 그 자체적으로 이용이 불가능한 문제점이 있다.
또한, 종래의 적층 패키지는 동일 기능을 하는 아웃 리드들이 각각의 금속 리드에 의해 상호 연결되어진 구조이므로, 이러한 아웃 리드들간의 연결 공정이 복잡하며, 아울러, 별도의 장비 투자가 요구되는 문제점이 있다.
따라서, 본 발명은 상기와 같은 문제점을 해결하기 위해 안출된 것으로서, 플렉서블한 회로 기판을 이용함으로써, 패키지의 구조 변경 및 별도의 장비 투자없이도, 적층된 패키지들간의 전기적 접속을 용이하게 행할 수 있는 적층 패키지를 제공함에 그 목적이 있다.
도 1은 종래의 적층 패키지를 도시한 단면도.
도 2 내지 도 6은 본 발명의 실시예에 따른 적층 패키지를 설명하기 위한 단면도.
* 도면의 주요 부분에 대한 부호의 설명 *
21 : 반도체 칩 22,23 : 회로패턴
24 : 비아패턴 25 : 인쇄회로기판
26 : 금속 와이어 27 : 봉지제
30 : 바텀 패키지 31 : 폴리이미드층
32 : 접착제 33 : 회로 트레이스
34 : 비아홀 40 : 플렉시블 기판
50 : 탑 패키지 60,61 : 솔더 페이스트
70 : 솔더 볼
상기와 같은 목적을 달성하기 위한 본 발명의 적층 패키지는, 일측면 및 타측면에 각각 제1 및 제2회로패턴이 구비되고, 이 회로패턴들은 비아패턴을 통해 개별적으로 상호·접속되어져 있는 인쇄회로기판의 일측면 상에 에지 어레이 타입으로 본드패드들이 구비된 반도체 칩이 부착되어 있고, 상기 본드패드들과 인쇄회기판의 제2회로패턴은 금속 와이어로 연결되어 있으며, 상기 반도체 칩 및 금속 와이어를 포함한 인쇄회로기판의 일측면이 봉지제로 봉지되어 있는 구조를 갖는 바텀패키지 및 탑 패키지; 상기 바텀 패키지의 외주면을 감싸는 형태로 구비되며, 폴리이미드층의 하부면 및 상부면에 각각 접착제와 회로 트레이스가 형성된 구조이고, 상기 바텀 패키지의 제2회로패턴을 노출시키는 비아홀들을 갖는 플렉시블 기판; 상기 플렉시블 기판의 비아홀 내부 및 상기 바텀 패키지 상부에 배치된 플렉시블 기판의 회로 트레이스 부분 상에 형성되어 상기 바텀 패키지와 탑 패키지의 회로패턴들간을 전기적으로 접속시키는 솔더 페이스트; 및 상기 플렉시블 기판의 비아홀 내에 매립된 솔더 페이스트에 부착되어 외부와의 전기적 접속 수단으로 기능하는 솔더 볼을 포함하여 이루어지는 것을 특징으로 한다.
본 발명에 따르면, 플렉시블 기판을 이용해서 바텀 패키지와 탑 패키지간의 전기적 접속이 이루어지도록 하기 때문에, 패키지들간의 전기적 접속을 용이하게 행할 수 있으며, 아울러, 전기적 접속을 위한 별도의 장비 투자가 요구되지 않는 바, 제조비용도 절감할 수 있다.
(실시예)
이하, 첨부된 도면을 참조해서 본 발명의 바람직한 실시예를 보다 상세하게 설명하도록 한다.
도 2 내지 도 6은 본 발명의 실시예에 따른 적층 패키지 및 그 제조방법을 설명하기 위한 각 공정별 단면도로서, 이를 설명하면 다음과 같다.
도 6은 본 발명의 실시예에 따른 적층 패키지를 도시한 단면도로서, 도시된 바와 같이, 본 발명의 적층 패키지(100)는 외주면이 플렉시블(Fexible) 기판(40)으로 둘러쌓여 있는 바텀 패키지(30)의 상부에 탑 패키지(50)가 배치되고, 상기 바텀패키지(30)와 탑 패키지(50)간의 전기적 접속이 솔더 페이스트(60, 61) 및 상기 플렉시블 기판(40)을 통해 이루어져 있으며, 상기 바텀 패키지(30)의 하부면에는 상기 플렉시블 기판(40)을 관통해서 외부와의 전기적 접속 수단으로서 기능하는 솔더 볼(70)이 부착되어져 있는 구조이다.
여기서, 상기 바텀 패키지(30) 및 탑 패키지(50)는, 도 2에 도시된 바와 같이, 일측면 및 타측면에 각각 제1 및 제2회로패턴들(22, 23)이 구비되고, 이 회로패턴들(22, 23)은 비아 패턴(24)을 통해 개별적으로 상호·연결되어진 구조를 갖는 인쇄회로기판(25 : 이하, PCB)의 일측면 상에 에지 어레이 타입(edge array type)으로 본드패드들(도시안됨)이 구비된 반도체 칩(21)이 부착되고, 상기 본드패드들은 금속 와이어(26)에 의해 상기 PCB(25)의 제1회로패턴(22)과 연결되며, 상기 반도체 칩(21) 및 금속 와이어(26)를 포함한 PCB(25)의 일측면은 에폭시 몰딩 컴파운드와 같은 봉지제(27)로 봉지되어진 구조를 갖는다.
상기 플렉시블 기판(40)은, 도 3에 도시된 바와 같이, 폴리이미드층(31)을 기본층으로 하며, 하부면에는 접착제(32)이 형성되고, 상부면에는 패키지들간의 전기적 접속을 위한 회로 트레이스(33)가 형성되며, 아울러, 소정 부분, 예컨데, 바텀 패키지(30)의 타측면 회로패턴(23)과 대응하는 부분에는 비아홀(34)이 구비된 구조를 갖는다.
상기와 같은 구조의 적층 패키지는 다음과 같은 공정 순으로 제조된다.
먼저, 도 2에 도시된 바와 같이, 반도체 칩(21)을 PCB(25)의 일측면 상에 부착시키고, 이어서, 상기 반도체 칩(21)의 본드패드(도시안됨)와 PCB(25)의 제1회로패턴(22)간을 금속 와이어(26)로 연결한 후, 반도체 칩(21) 및 금속 와이어(26)를 포함한 PCB(25)의 일측면을 봉지하여 바텀 패키지(30) 및 탑 패키지(50)를 제조한다.
그 다음, 도 3에 도시된 바와 같이, 폴리이미드층(31)을 기본으로해서 그 하부면에는 접착제(32)가 형성되고, 상부면에는 회로 트레이스(33)가 형성된 플렉시블 기판(40)을 마련한 상태에서, 도 4에 도시된 바와 같이, 이 플렉시블 기판(40)으로 바텀 패키지(30)의 외주면을 둘러싼다. 이때, PCB(25)의 제2회로패턴(23)은 플렉시블 기판(40)의 비아홀(34)을 통해 노출된다. 그런다음, 바텀 패키지(30)의 상부에 배치되어 탑 패키지와 전기적 접속이 이루어질 플렉시블 기판(40)의 회로 트레이스 부분 상에 솔더 마스크(solder mask : 도시안됨)를 이용해서 솔더 페이스트(60)를 인쇄한다.
다음으로, 도 5에 도시된 바와 같이, 플렉시블 기판(40)으로 둘러싸인 바텀 패키지(30)의 상부에 탑 패키지(50)를 배치시킨 상태에서, 상기 솔더 페이스트(60)를 리플로우(reflow)시켜, 상기 바텀 패키지(30)와 탑 패키지(50)간의 본딩이 이루어지도록 함과 동시에, 상기 탑 패키지(50)의 제2회로패턴(23)과 상기 플렉시블 기판(40)의 회로 트레이스(33)간을 전기적으로 접속시킨다.
그 다음, 플렉시블 기판(40)의 비아홀(34)을 내에 솔더 페이스트(61)를 매립시켜, 바텀 패키지(30)와 탑 패키지(50)간의 전기적 접속이 이루어지도록 하고, 이어서, 이 솔더 페이스트(61) 상에 외부와의 전기적 접속 수단으로서 기능하는 솔더 볼(70)을 부착시킴으로써, 도 6에 도시된 바와 같이, 본 발명의 적층 패키지(100)를 완성한다.
본 발명에 따른 적층 패키지(100)는 바텀 패키지(30)와 탑 패키지(40)간의 전기적 접속이 솔더 페이스트(60, 61) 및 플렉시블 기판(40)의 회로 트레이스(33)를 통해 이루어지는 바, 패키지의 구조 변경, 특히, 바텀 패키지(30)의 구조 변경이 필요없으며, 아울러, 전기적 접속을 위한 별도의 장비 투자도 필요치 않다.
한편, 본 발명의 실시예에서는 패키지에 탑재되는 반도체 칩이 에지 어레이 타입인 경우에 대해서 도시하고 설명하였지만, 센터 어레이 타입의 반도체 칩이 탑재되는 경우에도 적용 가능하다.
이상에서와 같이, 본 발명은 플렉시블 회로기판을 이용해서 바텀 패키지와 탑 패키지간의 전기적 접속이 이루어지도록 하기 때문에, 패키지의 구조 변경이 필요치 않으며, 아울러, 적층된 패키지들의 아웃리드들간의 접속을 위한 별도의 장비 투자도 요구되지 않는다. 따라서, 적층 패키지의 제조 공정을 단순화시킬 수 있음은 물론, 제조비용 측면에서도 매우 유리하다.
또한, 적층되는 패키지의 수량을 증가시킬 수 있기 때문에 용량 증대에도 매우 유리하다.
기타, 본 발명은 그 요지를 일탈하지 않는 범위에서 다양하게 변경하여 실시할 수 있다.

Claims (1)

  1. 일측면 및 타측면에 각각 제1 및 제2회로패턴이 구비되고, 이 회로패턴들은 비아패턴을 통해 개별적으로 상호·접속되어져 있는 인쇄회로기판의 일측면 상에 에지 어레이 타입으로 본드패드들이 구비된 반도체 칩이 부착되어 있고, 상기 본드패드들과 인쇄회기판의 제2회로패턴은 금속 와이어로 연결되어 있으며, 상기 반도체 칩 및 금속 와이어를 포함한 인쇄회로기판의 일측면이 봉지제로 봉지되어 있는 구조를 갖는 바텀 패키지 및 탑 패키지;
    상기 바텀 패키지의 외주면을 감싸는 형태로 구비되며, 폴리이미드층의 하부면 및 상부면에 각각 접착제와 회로 트레이스가 형성된 구조이고, 상기 바텀 패키지의 제2회로패턴을 노출시키는 비아홀들을 갖는 플렉시블 기판;
    상기 플렉시블 기판의 비아홀 내부 및 상기 바텀 패키지 상부에 배치된 플렉시블 기판의 회로 트레이스 부분 상에 형성되어 상기 바텀 패키지와 탑 패키지의 회로패턴들간을 전기적으로 접속시키는 솔더 페이스트; 및
    상기 플렉시블 기판의 비아홀 내에 매립된 솔더 페이스트에 부착되어 외부와의 전기적 접속 수단으로 기능하는 솔더 볼을 포함하여 이루어지는 것을 특징으로 하는 적층 패키지.
KR1020000059496A 2000-10-10 2000-10-10 적층 패키지 KR20020028473A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000059496A KR20020028473A (ko) 2000-10-10 2000-10-10 적층 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000059496A KR20020028473A (ko) 2000-10-10 2000-10-10 적층 패키지

Publications (1)

Publication Number Publication Date
KR20020028473A true KR20020028473A (ko) 2002-04-17

Family

ID=19692738

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000059496A KR20020028473A (ko) 2000-10-10 2000-10-10 적층 패키지

Country Status (1)

Country Link
KR (1) KR20020028473A (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030033611A (ko) * 2001-10-24 2003-05-01 정운영 적층형 반도체패키지 및 그 제조방법
KR100393102B1 (ko) * 2000-12-29 2003-07-31 앰코 테크놀로지 코리아 주식회사 스택형 반도체패키지
CN102625581A (zh) * 2012-03-14 2012-08-01 华为终端有限公司 柔性电路板及其制造方法
US8304876B2 (en) 2008-08-13 2012-11-06 Samsung Electronics Co., Ltd. Semiconductor package and method for manufacturing the same

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR980004327A (ko) * 1996-06-28 1998-03-30 시게루 사토 초음파 진동 공진기용 지지유닛
KR19990027045A (ko) * 1997-09-27 1999-04-15 구본준 랜드 그리드 어레이 패키지 및 그 제조방법
US6020629A (en) * 1998-06-05 2000-02-01 Micron Technology, Inc. Stacked semiconductor package and method of fabrication
KR20010075955A (ko) * 2000-01-21 2001-08-11 윤종용 볼 그리드 어레이 타입의 멀티 칩 패키지

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR980004327A (ko) * 1996-06-28 1998-03-30 시게루 사토 초음파 진동 공진기용 지지유닛
KR19990027045A (ko) * 1997-09-27 1999-04-15 구본준 랜드 그리드 어레이 패키지 및 그 제조방법
US6020629A (en) * 1998-06-05 2000-02-01 Micron Technology, Inc. Stacked semiconductor package and method of fabrication
KR20010075955A (ko) * 2000-01-21 2001-08-11 윤종용 볼 그리드 어레이 타입의 멀티 칩 패키지

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100393102B1 (ko) * 2000-12-29 2003-07-31 앰코 테크놀로지 코리아 주식회사 스택형 반도체패키지
KR20030033611A (ko) * 2001-10-24 2003-05-01 정운영 적층형 반도체패키지 및 그 제조방법
US8304876B2 (en) 2008-08-13 2012-11-06 Samsung Electronics Co., Ltd. Semiconductor package and method for manufacturing the same
CN102625581A (zh) * 2012-03-14 2012-08-01 华为终端有限公司 柔性电路板及其制造方法
CN102625581B (zh) * 2012-03-14 2014-11-05 华为终端有限公司 柔性电路板及其制造方法

Similar Documents

Publication Publication Date Title
US6828665B2 (en) Module device of stacked semiconductor packages and method for fabricating the same
KR100608608B1 (ko) 혼합형 본딩패드 구조를 갖는 반도체 칩 패키지 및 그제조방법
KR960015868A (ko) 적층형 패키지 및 그 제조방법
US8008765B2 (en) Semiconductor package having adhesive layer and method of manufacturing the same
KR20020061812A (ko) 볼 그리드 어레이형 멀티 칩 패키지와 적층 패키지
JPH11312756A (ja) 半導体装置
JP2001156251A (ja) 半導体装置
US6855573B2 (en) Integrated circuit package and manufacturing method therefor with unique interconnector
US7307352B2 (en) Semiconductor package having changed substrate design using special wire bonding
US7498666B2 (en) Stacked integrated circuit
KR20020028473A (ko) 적층 패키지
KR20010063236A (ko) 적층 패키지와 그 제조 방법
JP2006202997A (ja) 半導体装置およびその製造方法
KR100818080B1 (ko) 칩 스택 패키지
KR100443516B1 (ko) 적층 패키지 및 그 제조 방법
KR20010073345A (ko) 적층 패키지
KR20050027384A (ko) 재배선 패드를 갖는 칩 사이즈 패키지 및 그 적층체
KR100650049B1 (ko) 멀티 칩 패키지를 이용하는 적층 패키지
KR19980043249A (ko) 홈이 형성된 인쇄 회로 기판을 갖는 칩 스케일 패키지
TWI731737B (zh) 導線架封裝結構
KR100520443B1 (ko) 칩스케일패키지및그제조방법
KR20070019359A (ko) 밀봉 수지 주입용 개구부를 구비하는 양면 실장형 기판 및그를 이용하는 멀티 칩 패키지의 제조방법
KR20030012192A (ko) 다이 적층형 윈도우 칩 스케일 패키지
KR20100078957A (ko) 반도체 모듈
KR19980034141A (ko) 비아 그리드 어레이 패키지

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E601 Decision to refuse application