KR19990027045A - 랜드 그리드 어레이 패키지 및 그 제조방법 - Google Patents

랜드 그리드 어레이 패키지 및 그 제조방법 Download PDF

Info

Publication number
KR19990027045A
KR19990027045A KR1019970049393A KR19970049393A KR19990027045A KR 19990027045 A KR19990027045 A KR 19990027045A KR 1019970049393 A KR1019970049393 A KR 1019970049393A KR 19970049393 A KR19970049393 A KR 19970049393A KR 19990027045 A KR19990027045 A KR 19990027045A
Authority
KR
South Korea
Prior art keywords
substrate
grid array
chip
manufacturing
array package
Prior art date
Application number
KR1019970049393A
Other languages
English (en)
Other versions
KR100253325B1 (ko
Inventor
정영규
Original Assignee
구본준
엘지반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구본준, 엘지반도체 주식회사 filed Critical 구본준
Priority to KR1019970049393A priority Critical patent/KR100253325B1/ko
Publication of KR19990027045A publication Critical patent/KR19990027045A/ko
Application granted granted Critical
Publication of KR100253325B1 publication Critical patent/KR100253325B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors

Abstract

본 발명은 랜드 그리드 어레이 패키지 및 그 제조방법에 관한 것으로, 종래에는 패키지의 적층이 불가능하며 고온에서 견디는 능력이 요구되는 디바이스로 사용하기에는 신뢰성이 떨어지는 문제점이 있었던바, 본 발명의 랜드 그리드 어레이 패키지 및 그 제조방법은 서브스트레이트의 상면과 하면을 전기적으로 연결시켜주는 비아홀을 형성하고, 이 비아홀을 외부단자로 사용함으로써, 적층이 가능한 경박단소의 구조이면서도 디바이스의 열방출과 본드패드의 배치가 용이하게 한 것이다.

Description

랜드 그리드 어레이 패키지 및 그 제조방법
본 발명은 반도체 패키지에 관한 것으로, 특히 랜드 그리드 어레이(Land Grid Array) 패키지 및 그 제조방법에 관한 것이다.
종래의 랜드 어레이 형 패키지(Land Array Type Package)는, 도 1에 도시한 바와 같이, 다층 배선(multi layer)을 형성한 기판(1)의 상면에 칩(2)을 부착하고, 칩(2)의 본드패드(bond pad)(3)와 기판(1)의 인너리드(inner lead)(4)에 금속와이어(5)를 이용하여 전기적 연결을 행한 후 일정 영역을 에폭시 몰딩 컴파운드(epoxy molding compound)를 이용하여 몰딩을 행하고, 기판(1)의 하면에 상기 인너리드(4)와 전기적으로 연결되어 전기적 신호를 외부로 전달하도록 솔더볼(solder ball)(6)을 부착하는 방법에 의해 제작되었다.
그러나, 상기와 같이 솔더볼(6)을 이용한 종래의 볼 그리드 어레이 패키지(Ball Grid Array Package)는 패키지의 적층이 불가능하며, 열방출이 용이한 구조가 아니기 때문에 고온에서 견디는 능력이 요구되는 디바이스로 사용하기에는 신뢰성이 떨어지는 문제점이 있었던바, 이에 대한 보완이 요구되어 왔다.
따라서, 본 발명은 상기와 같은 문제점을 감안하여 안출한 것으로서, 적층이 가능한 경박단소의 랜드 어레이 패키지 및 그 제조방법을 제공하는데 그 목적이 있다.
본 발명의 다른 목적으로는 디바이스의 열방출이 용이하고 본드패드의 배치가 용이한 랜드 어레이 패키지 및 그 제조방법을 제공하는데 있다.
도 1은 종래 패키지의 구조를 보인 종단면도.
도 2a 내지 도 2c는 본 발명에 따른 서브스트레이트의 제조방법을 도시한 공정수순도.
도 3a는 본 발명의 유니트 서브스트레이트의 상면을 도시한 평면도.
도 3b는 본 발명의 유니트 서브스트레이트의 하면을 도시한 저면도.
도 4는 도 3a에서의 A-A선 단면도.
도 5a 내지 도 5c는 본 발명의 패키지의 제조방법을 도시한 공정수순도.
도 6은 본 발명의 패키지가 적층된 상태를 도시한 종단면도.
(도면의 주요부분에 대한 부호의 설명)
9; 유니트 서브스트레이트 9a; 서브스트레이트
10; 칩안착홈 11; 본드패드
12; 비아 랜드 13; 비아홀
17; 외부단자 20; 반도체 칩
21; 범프 30; 몰딩부
40; 솔더 크림
상기와 같은 목적을 달성하기 위하여 본 발명은 상면에 칩안착홈이 형성되고, 이 칩안착홈의 상면에 본드패드가 부착된 서브스트레이트와; 상기 서브스트레이트의 양측면에 부착되어 상기 서브스트레이트의 상면과 하면을 전기적으로 연결시켜주는 외부단자와; 하면에 상기 본드패드와 접촉가능한 다수개의 범프가 구비된 반도체 칩과; 상기 범프와 상기 본드패드를 포함하는 일정면적을 덮는 몰딩부로 구성된 것을 특징으로 하는 랜드 그리드 어레이 패키지가 제공된다.
상기와 같은 본 발명의 목적을 달성하기 위한 제조 방법에 있어서는, 서브스트레이트의 상면과 하면에 비아 랜드를 부착하는 단계와, 상기 비아 랜드에 비아홀을 형성하는 단계와, 상기 서브스트레이트의 상면과 하면을 전기적으로 연결하도록 상기 비아홀을 도금하는 단계와, 상기 비아홀의 일부분을 제거하여 상기 서브스트레이트를 유니트 서브스트레이트로 라우팅하는 단계와, 상기 유니트 서브스트레이트에 칩을 부착하는 단계와, 상기 칩의 부착부위를 포함하는 일정면적을 몰딩하는 단계로 진행되는 랜드 그리드 어레이 패키지 제조방법이 제공된다.
이하, 상기와 같이 구성되어 있는 본 발명의 랜드 그리드 어레이 패키지를 첨부한 도면에 도시한 실시예에 따라 상세히 설명하면 다음과 같다.
본 발명의 랜드 그리드 어레이 패키지는, 첨부한 도 5c에 도시한 바와 같이, 상면에 칩안착홈(10)이 형성된 서브스트레이트(9)와, 이 칩안착홈(10)의 상면에 부착된 본드패드(11)와, 상기 서브스트레이트(9)의 상면과 하면을 전기적으로 연결시켜주도록 상기 서브스트레이트(9)의 양측면에 부착된 외부단자(17)와, 하면에 상기 본드패드(11)와 접촉가능한 다수개의 범프(21)가 구비된 반도체 칩(20)과, 상기 범프(21)와 상기 본드패드(11)를 포함하는 일정면적을 덮는 몰딩부(30)로 구성된다.
상기 본드패드(11)와 범프(21)는 솔더 크림(40)을 도팅(dotting)하여 전기적으로 연결시킨다.
상기와 같은 구성을 갖는 본 발명의 랜드 그리드 어레이 패키지의 제조 방법을 설명하면 다음과 같다.
첨부한 도 2a 내지 도 2c는 본 발명에 따른 서브스트레이트의 제조방법을 도시한 공정수순도로서, 본 발명에 따른 서브스트레이트(9a)는 그 상면과 하면에 비아 랜드(12)를 부착하는 단계(도 2a)와, 상기 비아 랜드(12)에 비아홀(13)을 형성하는 단계(도 2b)와, 상기 서브스트레이트(9a)의 상면과 하면을 전기적으로 연결하도록 상기 비아홀(13)을 도금하는 단계와, 상기 비아홀(13)의 일부분을 제거하여 상기 서브스트레이트(9a)를 유니트 서브스트레이트(unit substrate)(9)로 라우팅(routing)하는 단계(도 2c)의 순서로 제조되는 것이다.
첨부한 도 3a는 본 발명의 유니트 서브스트레이트의 상면을 도시한 평면도이고, 도 3b는 본 발명의 유니트 서브스트레이트의 하면을 도시한 저면도이다.
상기와 같이 라우팅을 하여 유니트 서브스트레이트(9)로 분리하면 상기 도금된 비아홀(13)은 서브스트레이트(9)의 양측면으로 노출되어 외부단자로 사용할 수 있게 된다.
첨부한 도 4는 도 3a에서의 A-A선 단면도로서, 도금된 비아홀(13)이 서브스트레이트(9)의 상면과 하면을 전기적으로 연결하고 있는 것을 보여준다.
상기와 같은 공정에 의해 제조된 서브스트레이트(9)를 사용하여 본 발명에 따른 랜드 그리드 어레이 패키지의 제조방법을 도 5a 내지 도 5c를 참고하여 설명한다.
본 발명의 랜드 그리드 어레이 패키지는 상면에 칩안착홈(10)이 형성되고, 이 칩안착홈(10)의 상면에 본드패드(11)가 부착된 상기 유니트 서브스트레이트(9)에 칩(20)을 부착하는 단계(5b)와, 상기 칩(20)의 부착부위를 포함하는 일정면적을 몰딩하는 단계(5c)로 진행되어 제조된다.
첨부한 도 6은 본 발명의 패키지가 적층된 상태를 도시한 종단면도로서, 본 발명의 랜드 그리드 어레이 패키지는 반도체 칩(20)이 서브스트레이트(9)의 외부로 돌출되지 않고 전체적인 형상이 직육면체를 이루며, 외부 단자(17)가 서브스트레이트(9)의 양측면에 부착되어 서브스트레이트(9)의 상면과 하면을 전기적으로 연결시켜주므로 적층이 가능하게 된다.
본 발명의 랜드 그리드 어레이 패키지 및 그 제조방법에 의하면 적층이 가능하고, 다핀 구조의 패키지를 구현하면서 동시에 열방출을 향상시켜 고온의 작업이 요구되는 디바이스에 사용할 수 있는 효과가 있다.
비아 랜드와 도금된 비아홀의 내벽이 외부 단자로 함께 이용되므로 솔더 필렛(solder filet)의 형성이 용이하고 솔더 조인트의 신뢰성이 향상되는 효과가 있다.

Claims (2)

  1. 상면에 칩안착홈이 형성되고, 이 칩안착홈의 상면에 본드패드가 부착된 서브스트레이트와; 상기 서브스트레이트의 양측면에 부착되어 상기 서브스트레이트의 상면과 하면을 전기적으로 연결시켜주는 외부단자와; 하면에 상기 본드패드와 접촉가능한 다수개의 범프가 구비된 반도체 칩과; 상기 범프와 상기 본드패드를 포함하는 일정면적을 덮는 몰딩부로 구성된 것을 특징으로 하는 랜드 그리드 어레이 패키지.
  2. 서브스트레이트의 상면과 하면에 비아 랜드를 부착하는 단계와, 상기 비아 랜드에 비아홀을 형성하는 단계와, 상기 서브스트레이트의 상면과 하면을 전기적으로 연결하도록 상기 비아홀을 도금하는 단계와, 상기 비아홀의 일부분을 제거하여 상기 서브스트레이트를 유니트 서브스트레이트로 라우팅하는 단계와, 상기 유니트 서브스트레이트에 칩을 부착하는 단계와, 상기 칩의 부착부위를 포함하는 일정면적을 몰딩하는 단계로 진행되는 랜드 그리드 어레이 패키지 제조방법.
KR1019970049393A 1997-09-27 1997-09-27 랜드그리드어레이패키지및그제조방법 KR100253325B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970049393A KR100253325B1 (ko) 1997-09-27 1997-09-27 랜드그리드어레이패키지및그제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970049393A KR100253325B1 (ko) 1997-09-27 1997-09-27 랜드그리드어레이패키지및그제조방법

Publications (2)

Publication Number Publication Date
KR19990027045A true KR19990027045A (ko) 1999-04-15
KR100253325B1 KR100253325B1 (ko) 2000-04-15

Family

ID=19521842

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970049393A KR100253325B1 (ko) 1997-09-27 1997-09-27 랜드그리드어레이패키지및그제조방법

Country Status (1)

Country Link
KR (1) KR100253325B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020028473A (ko) * 2000-10-10 2002-04-17 박종섭 적층 패키지

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8866286B2 (en) * 2012-12-13 2014-10-21 Zhuhai Advanced Chip Carriers & Electronic Substrate Solutions Technologies Co. Ltd. Single layer coreless substrate

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55165661A (en) * 1979-06-12 1980-12-24 Fujitsu Ltd Semiconductor device
JPH02240953A (ja) * 1989-03-14 1990-09-25 Sharp Corp 半導体装置
JPH09139441A (ja) * 1995-11-15 1997-05-27 Toshiba Corp 半導体装置およびその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020028473A (ko) * 2000-10-10 2002-04-17 박종섭 적층 패키지

Also Published As

Publication number Publication date
KR100253325B1 (ko) 2000-04-15

Similar Documents

Publication Publication Date Title
US5521435A (en) Semiconductor device and a fabrication process thereof
US6037665A (en) Mounting assembly of integrated circuit device and method for production thereof
US6803254B2 (en) Wire bonding method for a semiconductor package
KR100186331B1 (ko) 적층형 패키지
KR100604821B1 (ko) 적층형 볼 그리드 어레이 패키지 및 그 제조방법
KR100266693B1 (ko) 적층가능한 비지에이 반도체 칩 패키지 및 그 제조방법
US7795710B2 (en) Lead frame routed chip pads for semiconductor packages
US8304864B2 (en) Lead frame routed chip pads for semiconductor packages
US5773895A (en) Anchor provisions to prevent mold delamination in an overmolded plastic array package
KR100587081B1 (ko) 개선된 열방출 특성을 갖는 반도체 패키지
KR100271656B1 (ko) 비지에이 반도체 패키지 및 그 제조방법
KR100253325B1 (ko) 랜드그리드어레이패키지및그제조방법
KR20030012994A (ko) 볼 랜드패드와 접착제가 격리된 ｔｂｇａ 패키지와 그제조 방법 및 멀티 칩 패키지
KR100260996B1 (ko) 리드프레임을 이용한 어레이형 반도체패키지 및 그 제조 방법
KR100246367B1 (ko) 반도체 패키지 및 그 제조방법
KR19990066529A (ko) 칩 사이즈 패키지 및 그 제조방법
KR100247641B1 (ko) 적층형 볼 그리드 어레이 패키지 및 그의 제조방법
JP3136274B2 (ja) 半導体装置
KR100548592B1 (ko) 적층형 마이크로 비 지 에이 패키지
KR100357877B1 (ko) 반도체 패키지
KR20000025382A (ko) 적층형 반도체 패키지
KR100308116B1 (ko) 칩스케일반도체패키지및그제조방법_
KR19990056764A (ko) 볼 그리드 어레이 패키지
KR100206861B1 (ko) 고밀도 반도체 패키지구조
KR20020081794A (ko) 칩 스택 패키지

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20101224

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee