KR100308116B1 - 칩스케일반도체패키지및그제조방법_ - Google Patents

칩스케일반도체패키지및그제조방법_ Download PDF

Info

Publication number
KR100308116B1
KR100308116B1 KR1019980045921A KR19980045921A KR100308116B1 KR 100308116 B1 KR100308116 B1 KR 100308116B1 KR 1019980045921 A KR1019980045921 A KR 1019980045921A KR 19980045921 A KR19980045921 A KR 19980045921A KR 100308116 B1 KR100308116 B1 KR 100308116B1
Authority
KR
South Korea
Prior art keywords
solder
hole
semiconductor chip
holes
chip
Prior art date
Application number
KR1019980045921A
Other languages
English (en)
Other versions
KR20000027877A (ko
Inventor
구자용
Original Assignee
김영환
현대반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대반도체 주식회사 filed Critical 김영환
Priority to KR1019980045921A priority Critical patent/KR100308116B1/ko
Publication of KR20000027877A publication Critical patent/KR20000027877A/ko
Application granted granted Critical
Publication of KR100308116B1 publication Critical patent/KR100308116B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item

Abstract

본 발명은 탭필름 마스크를 이용하여 경박단소화됨과 더불어 신뢰성이 높은 새로운 타입의 칩 스케일 반도체 패키지를 제공하도록 한 것이다.
이를 위해, 본 발명은 일면 중앙부에 복수개의 본딩패드(10)가 일렬로 형성된 반도체칩(1)과, 상기 반도체칩(1) 상면에 부착되며 상기 반도체칩(1)의 각 본딩패드(10) 위치에 대응하는 복수개의 인너홀(20)과 상기 각 인너홀(20)로부터 일정간격 이격된 위치에 형성되는 아우터홀(21)이 구비되는 탭필름 마스크(2)와, 상기 인너홀(20) 내에 도팅되어 본딩패드(10)와 접속되는 인너 솔더(3)와, 상기 아우터홀(21) 내에 도팅되어 반도체칩(1) 표면에 접속되는 아우터 솔더(4)와, 상기 인너홀(20) 내의 인너 솔더(3)와 아우터홀(21) 내의 아우터 솔더(4)를 전기적으로 연결하도록 탭필름 마스크(2) 내에 형성되는 신호선(22)이 구비됨을 특징으로 하는 칩 스케일 반도체 패키지가 제공된다.

Description

칩 스케일 반도체 패키지 및 그 제조 방법{chip scale package and method for fabricating the same}
본 발명은 칩 스케일 반도체 패키지(CSP:Chip Scale Package) 및 그 제조방법에 관한 것으로서, 더욱 상세하게는 탭필름 마스크를 이용한 새로운 타입의 칩 스케일 반도체 패키지에 관한 것이다.
일반적으로, 반도체소자는 집적회로가 형성된 웨이퍼를 낱개의 칩으로 각각 분리한 후, 이것을 플라스틱 패키지나 세라믹 패키지에 탑재하여 기판에의 실장이 용이하도록 조립하는 공정을 거치게 된다.
이와 같은, 반도체소자에 대한 조립공정의 주목적은 기판이나 소켓에 실장하기 위한 형상의 확보와 기능보호에 있다고 할 수 있다.
또한, 최근에는 집적회로의 고집적화에 따라 다핀화, 미세조립기술, 또 실장형태의 다양화에 따른 패키지의 다종류화 등, 조립공정과 관련된 기술도 각각 세분된 분야에 따라 크게 변화하고 있다.
반도체 조립공정의 개요에 대해 현재 가장 많이 사용되고 있는 플라스틱 DIP(Dual Inline Package) 타입의 반도체소자를 도 1을 참조하여 예로 들어 설명하면 다음과 같다.
먼저, 전기적 회로가 형성된 웨이퍼를 각각의 단일칩으로 분리하는데, 이때 Si(실리콘)는 모스경도 7로서 딱딱하고 깨지기 쉬운 성질을 갖고 있으므로 웨이퍼의 제조시 미리 분리할 라인에 절단하기 위한 물질을 넣어두고 이 분리라인을 따라 브레이크 응력을 가해 파괴, 분리시키는 방법을 취하는 경우가 많다.
또한, 분리된 각각의 반도체칩(1a)은 리드프레임의 칩부착부(8)에 본딩되고, 이때의 접합방법은 Au-Si 공정(共晶)법, 납땜법, 수지접착법 등이 있으며 용도에 따라 알맞은 방법이 선택되어 사용된다.
한편, 전술한 바와같이 반도체칩(1a)을 리드프레임의 칩부착부(8)에 접착하는 목적은 조립이 완료된 후 기판에 실장시키기 위해서 뿐만 아니라 전기적 입출력단자나 어스(earth)를 겸하는일도 있으며 소자의 동작시 발생하는 열의 방열통로로서도 필요로하는 경우가 있기 때문이다.
상기와 같이 반도체칩을 본딩한 후에는 칩과 리드프레임의 인너리드부를 와이어(9)로 본딩하므로써 연결하게 되며, 와이어 본딩의 방법으로 플라스틱 봉함 패키지에서는 일반적으로 골드와이어를 사용한 열압착법 또는 열압착법과 초음파법을 혼용한 방법이 주로 이용되고 있다.
또한, 와이어 본딩에 의해 칩과 인너리드가 전기적으로 연결된 후에는 칩을 고순도의 에폭시 수지를 사용하여 성형 봉합하는 몰딩공정이 수행되는데, 이때 사용되는 에폭시 수지는 집적회로의 신뢰성을 좌우하는 중요한 요소이며, 수지의 고순도화와 몰딩시 집적회로에 주어지는 응력을 저감시키기 위한 저응력화 등의 개선이 추진되고 있다.
그리고, 상기한 공정이 완료된 후에는 IC 패키지를 소켓이나 기판에 실장하기 위해 아웃리드(out lead)를 형상으로 절단하고 성형하는 공정이 행해지며, 아웃리드부에는 실장접합성(납땜성)을 향상시키기 위해 도금이나 납딥(dip)이 처리된다.
한편, 반도체 패키지는 실장형태 및 리드형태에 따라 여러 가지 유형의 패키지가 있으며, 대표적인 예로서는 전술한 DIP(Dual Inline Package)외에 QFP(Quad Flat Package), TSOP ; Thin Small Outline Package), BGA 패키지( Ball Grid Array package) 등이 있으며, 계속 다(多)핀(pin)화 또는 경박단소화 되고 있다.
상기한 패키지 타입중, BGA 패키지(Ball Grid Array package)는 반도체칩이 부착된 기판의 이면에 구형의 솔더볼을 소정의 상태로 배열(Array)하여 아우터 리드(outer lead) 대신으로 사용하게 되며, 상기 볼 그리드 어레이 패키지는 패키지 몸체(Package Body) 면적을 QFP(Quad Flat Package) 타입보다 작게 할 수 있으며, QFP와는 달리 리드의 변형이 없는 장점이 있다.
한편, 이와 같은 패키지들은 실장면적, 전기적 신뢰성, 제조공정등에 있어 제각기 문제점을 갖고 있으며, 이를 해소하기 위해 새로운 타입의 반도체 패키지가 계속적으로 연구 개발되고 있는 실정이다.
본 발명은 상기한 제반 문제점을 해결하기 위한 것으로서, 탭필름 마스크(TAB film mask)를 이용하여 경박단소화됨과 더불어 신뢰성이 높은 새로운 타입의 칩 스케일 반도체 패키지를 제공하는데 그 목적이 있다.
도 1은 종래 반도체 패키지의 일예를 나타낸 종단면도
도 2a 내지 도 2d는 본 발명의 반도체 패키지 제조과정을 나타낸 것으로서,
도 2a는 본 발명의 반도체 패키지 제조를 위한 반도체칩을 나타낸 평면도
도 2b는 본 발명의 반도체 패키지 제조를 위한 탭필름 마스크를 나타낸 평면도
도 2c는 도 2a의 반도체칩 상면에 탭필름 마스크가 부착되는 과정을 나타낸 평면도
도 2d는 도 2c의 공정 완료 후의 상태도로서, 반도체칩 상면에 탭필름 마스크가 부착된 상태를 나타낸 평면도
도 2e는 도 2d의 Ⅰ-Ⅰ선을 나타낸 종단면도
도 2f는 아우터 홀 및 인너 홀에 고온용융 솔더가 도팅되어 패키지가 완성된 상태를 나타낸 평면도
도 3은 도 2f의 Ⅱ-Ⅱ선을 나타낸 종단면도로서, 아우터 홀 및 인너 홀에 고온용융 솔더가 도팅되어 패키지가 완성된 상태를 나타낸 종단면도
도 4a 및 도 4b는 본 발명의 패키지가 인쇄회로기판상에 실장되는 과정을 나타낸 것으로서,
도 4a는 솔더링된 상태를 나타낸 종단면도
도 4b는 봉지된 상태를 나타낸 종단면도
도면의 주요부분에 대한 부호의 설명
1:반도체칩 10:본딩패드
2:탭필름 마스크 20:인너홀
21:아우터홀 22:신호선
3:인너 솔더 4:아우터 솔더
5:인쇄회로기판 6:봉지제
7:솔더 페이스트 200:접착제층
상기한 목적을 달성하기 위해, 본 발명은 일면에 중앙부에 복수개의 본딩패드가 일렬로 형성된 반도체칩과; 상기 반도체칩의 각 본딩패드 위치에 대응하는 복수개의 인너홀과 상기 각 인너홀로부터 일정간격 이격된 위치에 형성되는 아우터홀이 마스크면을 관통하도록 형성되고, 마스크 내부에는 상기 인너홀과 아우터홀 사이를 연결하는 신호선이 구비되며, 마스크 일측면에는 상기 반도체칩 상면에의 부착을 위한 접착제층이 형성된 탭필름 마스크와; 상기 인너홀 내에 위치하도록 형성되어 본딩패드와 접속되는 인너 솔더와, 상기 아우터홀 내에 위치하도록 형성되어 반도체칩 표면에 접속되며 상기 인너 솔더에 비해 2배 이상 큰 직경을 갖는 아우터 솔더; 포함하여서 됨을 특징으로 하는 칩 스케일 반도체 패키지.
상기한 목적을 달성하기 위한 본 발명의 다른 형태에 따르면, 복수개의 본딩패드가 중앙부에 일렬로 형성된 반도체칩의 본딩패드 형성면 상에, 상기 반도체칩의 각 본딩패드 위치에 대응하는 복수개의 인너홀과 상기 각 인너홀로부터 일정간격 이격된 위치에 형성되는 아우터홀이 구비됨과 더불어 상기 인너홀과 아우터홀을 연결하는 신호선이 내장된 탭필름 마스크를 부착한 다음, 상기 인너홀에 고온용융솔더를 도팅하여 인너 솔더를 형성하고, 상기 아우터홀에는 상기 인너홀에 형성되는 인너 솔더의 2배 이상의 직경을 갖는 아우터 솔더가 형성되도록 고온용융솔더를 도팅시켜서 상기 인너홀의 인너솔더와 아우터홀의 아우터 솔더를 전기적으로 연결가능하게 한 것을 특징으로 하는 칩 스케일 반도체 패키지 제조방법이 제공된다.
이하, 본 발명의 일실시예를 첨부도면 도 2a 내지 도 4b를 참조하여 상세히 설명하면 다음과 같다.
도 2f는 본 발명의 반도체 패키지를 나타낸 것으로서, 본 발명의 반도체 패키지는 일면 중앙부에 일렬로 복수개의 본딩패드(10)가 형성된 반도체칩(1)과, 상기 반도체칩(1) 상면에 부착되며 상기 반도체칩(1)의 각 본딩패드(10) 위치에 대응하는 복수개의 인너홀(20)과 상기 각 인너홀(20)로부터 일정간격 이격된 위치에 형성되는 아우터홀(21)이 구비되는 탭필름 마스크(2)와, 상기 인너홀(20) 내에 도팅되어 본딩패드(10)와 접속되는 인너 솔더(inner solder)(3)와, 상기 아우터홀(21) 내에 도팅되어 반도체칩(1) 표면에 접속되는 아우터 솔더(outer solder)(4)와, 상기 인너홀(20) 내의 인너 솔더(3)와 아우터홀(21) 내의 아우터 솔더(4)를 전기적으로 연결하도록 탭필름 마스크(2) 내에 형성되는 신호선(22)을 포함하여 구성된다.
이 때, 상기 신호선(22)의 각 끝단은, 인너 솔더(3) 및 아우터 솔더(4)가 도팅되기 전에는 탭필름 마스크(2)의 인너홀(20) 및 아우터홀(21)의 홀 내주면 상에 노출된 상태를 유지하게 된다.
또한, 상기 인너 솔더(3) 및 아우터 솔더(4)는 접합 신뢰성 향상을 위해 고온용융솔더(High melting solder)가 사용되며, 상기 아우터홀(21)은 인너홀(20)에 비해 2배 이상 큰 면적을 갖도록 형성된다.
그리고, 상기 아우터홀(21)에 도팅되는 고온용융솔더에 의해 형성되는 아우터 솔더(4)는 상기 인너홀(20)에 도팅되는 고온용융솔더에 의해 형성되는 인너 솔더(3)의 직경보다 2배 이상 큰 직경을 갖도록 도팅된다.
한편, 상기 탭필름 마스크(2)의 일측면에는 접착제층(200)이 구비되어 있다.
이와 같이 구성된 본 발명의 반도체 패키지 제조 과정은 다음과 같다.
도 2a에 나타낸 바와 같이 상면 중앙부에 일렬로 복수개의 본딩패드(10)가 형성된 반도체칩(1)을 준비하고, 이와 더불어 도 2b에 나타낸 바와 같이 복수개의 인너홀(20)과 상기 각 인너홀(20)로부터 일정간격 이격된 위치에 형성되는 아우터홀(21)이 구비됨과 동시에 상기 인너홀(20)과 아우터홀(21)을 연결하는 신호선(22)이 구비된 탭필름 마스크(2)를 준비한다.
이와 같이 반도체칩(1)과 탭필름 마스크(2)가 준비된 후에는, 도 2c에 나타낸 바와 같이 상기 반도체칩(1) 상면에 형성된 본딩패드(10)와 탭필름 마스크(2)의 인너홀(20)이 일치되도록 정렬시킨 다음, 도 2d에 나타낸 바와 같이 상기 반도체칩(1) 상면에 탭필름 마스크(2)를 부착시키게 된다.
이 때, 상기 탭필름 마스크(2)의 일측면에는 접착제층(200)이 구비되어 있으므로 탭필름 마스크(2)는 반도체칩(1) 상면에 견고히 부착된다.
그 후, 도 2f에 나타낸 바와 같이, 상기 탭필름 마스크(2)의 인너홀(20) 및아우터홀(21)에 고온용융솔더를 각각 도팅하여 인너 솔더(3) 및 아우터 솔더(4)를 형성하게 되는데, 아우터홀(21)에 위치하는 아우터 솔더의 직경이 인너홀(20)에 위치하는 인너 솔더의 직경보다 2배 이상 크게 형성한다.
이와 같이, 고온용융솔더의 도팅에 의해 인너 솔더(3) 및 아우터 솔더(4)의 형성이 완료됨에 따라 반도체 패키지 단품이 완성된다.
이와 같이 완성된 반도체 패키지는 인쇄회로기판 상에 실장하게 되는데, 도 4a와 같이 솔더페이스트(7)를 이용하여 회로기판(5) 상부에 솔더링시킨 후, 리플로우 공정을 통과하도록하여 실장하게 된다.
그 다음, 도 4b에 나타낸 바와 같이 반도체칩(1) 하부 영역을 봉지제(6)를 이용하여 봉지(under fill)함에 따라, 반도체 모듈을 구성하게 된다.
한편, 본 발명의 패키지는 인쇄회로기판(5) 상에 실장시, 인너 솔더(3)에 비해 아우터 솔더(4)의 직경이 2배 이상 크므로 인너 솔더(3)는 회로기판(5) 표면과 간섭을 일으키지 않게 된다.
또한, 본 발명의 패키지는 인쇄회로기판(5)에의 실장시 반도체칩의 상면이 노출됨에 따라, 반도체소자의 동작시 열방출이 용이하게 이루어짐에 따라 패키지의 신뢰성이 향상된다.
이상에서와 같이, 본 발명은 탭필름 마스크(2)를 이용하여 경박단소화됨과 더불어 신뢰성이 높은 새로운 타입의 칩 스케일 반도체 패키지를 제공가능하게 되므로, 반도체 모듈 제작시 실장밀도를 높일 수 있게 된다.

Claims (4)

  1. 일면 중앙부에 복수개의 본딩패드가 일렬로 형성된 반도체칩과;
    상기 반도체칩의 각 본딩패드 위치에 대응하는 복수개의 인너홀과 상기 각 인너홀로부터 양측으로 일정간격 이격된 위치에 형성되는 아우터홀이 마스크면을 관통하도록 형성되고, 마스크 내부에는 상기 인너홀과 아우터홀 사이를 연결하는 신호선이 구비되며, 마스크 일측면에는 상기 반도체칩 상면에의 부착을 위한 접착제층이 형성된 탭필름 마스크와;
    상기 인너홀 내에 위치하도록 형성되어 본딩패드와 접속되는 인너 솔더와, 상기 아우터홀 내에 위치하도록 형성되어 반도체칩 표면에 접속되며 상기 인너 솔더에 비해 2배 이상 큰 직경을 갖는 아우터 솔더;를 포함하여서 됨을 특징으로 하는 칩 스케일 반도체 패키지.
  2. 제 1 항에 있어서,
    상기 인너 솔더 및 아우터 솔더가 고온용융솔더(High melting solder)임을 특징으로 하는 칩 스케일 반도체 패키지.
  3. 제 1 항에 있어서,
    상기 아우터 솔더가 인쇄회로기판상에 접합된 다음, 반도체칩 하부가 봉지제에 의해 봉지되어 상기 아우터 솔더 및 인너 솔더가 노출되지 않도록 됨을 특징으로 하는 칩 스케일 반도체 패키지.
  4. 복수개의 본딩패드가 중앙부에 일렬로 형성된 반도체칩의 본딩패드 형성면 상에, 상기 반도체칩의 각 본딩패드 위치에 대응하는 복수개의 인너홀과 상기 각 인너홀로부터 일정간격 이격된 위치에 형성되는 아우터홀이 구비됨과 더불어 상기 인너홀과 아우터홀을 연결하는 신호선이 내장된 탭필름 마스크를 부착한 다음,
    상기 인너홀에 고온용융솔더를 도팅하여 인너 솔더를 형성하고, 상기 아우터홀에는 상기 인너홀에 형성되는 인너 솔더의 2배 이상의 직경을 갖는 아우터 솔더가 형성되도록 고온용융솔더를 도팅시켜서 상기 인너홀의 인너솔더와 아우터홀의 아우터 솔더를 전기적으로 연결가능하게 한 것을 특징으로 하는 칩 스케일 반도체 패키지 제조방법.
KR1019980045921A 1998-10-29 1998-10-29 칩스케일반도체패키지및그제조방법_ KR100308116B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980045921A KR100308116B1 (ko) 1998-10-29 1998-10-29 칩스케일반도체패키지및그제조방법_

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980045921A KR100308116B1 (ko) 1998-10-29 1998-10-29 칩스케일반도체패키지및그제조방법_

Publications (2)

Publication Number Publication Date
KR20000027877A KR20000027877A (ko) 2000-05-15
KR100308116B1 true KR100308116B1 (ko) 2001-11-15

Family

ID=19556227

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980045921A KR100308116B1 (ko) 1998-10-29 1998-10-29 칩스케일반도체패키지및그제조방법_

Country Status (1)

Country Link
KR (1) KR100308116B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230126117A (ko) 2022-02-22 2023-08-29 이심결 에어펌프 깔창

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08236586A (ja) * 1994-12-29 1996-09-13 Nitto Denko Corp 半導体装置及びその製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08236586A (ja) * 1994-12-29 1996-09-13 Nitto Denko Corp 半導体装置及びその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230126117A (ko) 2022-02-22 2023-08-29 이심결 에어펌프 깔창

Also Published As

Publication number Publication date
KR20000027877A (ko) 2000-05-15

Similar Documents

Publication Publication Date Title
US5241133A (en) Leadless pad array chip carrier
US6445077B1 (en) Semiconductor chip package
US20060145344A1 (en) Semiconductor device
KR20020049944A (ko) 반도체 패키지 및 그 제조방법
KR20010064907A (ko) 와이어본딩 방법 및 이를 이용한 반도체패키지
US6320254B1 (en) Plug structure
US6501160B1 (en) Semiconductor device and a method of manufacturing the same and a mount structure
EP0563264B1 (en) Leadless pad array chip carrier
US6373125B1 (en) Chip scale package with direct attachment of chip to lead frame
KR100308116B1 (ko) 칩스케일반도체패키지및그제조방법_
KR100247508B1 (ko) 플립칩용 반도체패키지 및 그 제조 방법
KR100247641B1 (ko) 적층형 볼 그리드 어레이 패키지 및 그의 제조방법
KR100462373B1 (ko) 칩스케일 패키지 및 그 제조방법
KR100258607B1 (ko) 리드 온 칩 타입의 칩 스케일 반도체 패키지 구조 및 제조방법
JP2001024033A (ja) 半導体素子実装用テープ、半導体装置及びそれらの製造方法
KR100384335B1 (ko) 반도체패키지와 그 제조방법
KR20020049821A (ko) 웨이퍼 레벨 칩스케일 패키지 및 그 제조방법
KR100668817B1 (ko) 반도체 패키지의 제조 방법
KR100356808B1 (ko) 칩 스케일 반도체 패키지
KR20010001774A (ko) 칩 스케일 반도체 패키지 및 그 제조 방법
KR20020049823A (ko) 반도체 패키지 및 그 제조방법
KR20000031367A (ko) 칩 스케일 반도체 패키지 및 그 제조 방법
KR20020057516A (ko) 방열판을 갖는 볼 그리드 어레이 패키지의 제조 방법
KR20010000425U (ko) 반도체 패키지
KR20010059917A (ko) 회로기판과 이를 이용한 반도체 패키지 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100726

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee