KR100462373B1 - 칩스케일 패키지 및 그 제조방법 - Google Patents

칩스케일 패키지 및 그 제조방법 Download PDF

Info

Publication number
KR100462373B1
KR100462373B1 KR10-2001-0005912A KR20010005912A KR100462373B1 KR 100462373 B1 KR100462373 B1 KR 100462373B1 KR 20010005912 A KR20010005912 A KR 20010005912A KR 100462373 B1 KR100462373 B1 KR 100462373B1
Authority
KR
South Korea
Prior art keywords
chip
semiconductor chip
wire bonding
wire
circuit tape
Prior art date
Application number
KR10-2001-0005912A
Other languages
English (en)
Other versions
KR20020065739A (ko
Inventor
김영철
이희봉
최봉석
정재한
최유준
Original Assignee
주식회사 칩팩코리아
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 칩팩코리아 filed Critical 주식회사 칩팩코리아
Priority to KR10-2001-0005912A priority Critical patent/KR100462373B1/ko
Publication of KR20020065739A publication Critical patent/KR20020065739A/ko
Application granted granted Critical
Publication of KR100462373B1 publication Critical patent/KR100462373B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H01L2224/48228—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad being disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48471—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area being a ball bond, i.e. wedge-to-ball, reverse stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48475—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball
    • H01L2224/48476—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area
    • H01L2224/48477—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding)
    • H01L2224/48478—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding) the connecting portion being a wedge bond, i.e. wedge on pre-ball
    • H01L2224/4848—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding) the connecting portion being a wedge bond, i.e. wedge on pre-ball outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

본 발명은 기존의 반도체 패키지가 갖는 장점을 최대한 살리면서 값싸고 신뢰성 높은 부자재(附資材)를 이용하여 구조적 측면에서 경박단소하며 방열 성능이 향상된 칩스케일 패키지 및 그 제조방법을 개시하며, 개시된 본 발명의 칩스케일 패키지는 상면에 와이어본딩패드(3)가 형성되며 저면에 상기 와이어본딩패드(3)와 연결되는 회로배선(4) 및 솔더랜드(5)가 형성된 서키트 테이프(2)와, 상기 서키트 테이프(2) 상면에 부착되는 반도체칩(1)과, 상기 반도체칩(1)의 칩패드와 서키트 테이프(2)의 와이어본딩패드(3)를 연결하는 와이어(7)와, 상기 반도체칩(1)과 와이어(7)를 봉지하도록 상기 서키트 테이프(2) 상부 영역에 형성되는 몰드바디(8)를 포함한다.

Description

칩스케일 패키지 및 그 제조방법{CHIP SCALE PACKAGE AND METHOD FOR FABRICATING THE SAME}
본 발명은 칩스케일 패키지 및 그 제조방법에 관한 것으로서, 더욱 상세하게는, 경박단소화되며 방열 성능이 향상된 칩스케일 패키지 및 그 제조방법에 관한 것이다.
일반적으로, 반도체 산업에서 집적회로에 대한 패키징 기술은 소형화에 대한 요구 및 실장 신뢰성을 만족시키기 위해 지금까지 계속 발전해오고 있다.
즉, 소형화에 대한 요구는 칩스케일에 근접한 패키지에 대한 개발을 가속화시키고 있으며, 실장 신뢰성에 대한 요구는 실장작업의 효율성 및 실장후의 기계적·전기적 신뢰성을 향상시킬 수 있는 패키지 제조 기술에 대한 중요성을 부각시키고 있다.
한편, 일반적으로 반도체소자는 집적회로가 형성된 웨이퍼 상태에서 낱개의 칩으로 각각 분리된 후, 이것을 플라스틱 패키지나 세라믹 패키지에 탑재하여 기판에의 실장이 용이하도록 조립하는 패키징 공정을 거치게 된다.
이와 같이 행해지는 반도체소자에 대한 패키징 공정의 주목적은 기판이나 소켓에 실장하기 위한 형상의 확보와 기능보호에 있다고 할 수 있다.
또한, 최근에는 집적회로의 고집적화에 따라 다핀화, 미세조립기술, 또 실장형태의 다양화에 따른 패키지의 다종류화 등, 조립공정과 관련된 기술도 각각 세분된 분야에 따라 크게 변화하고 있다.
반도체 조립공정의 개요에 대해 현재 가장 많이 사용되고 있는 플라스틱 타입의 반도체소자를 예로 들어 설명하면 다음과 같다.
먼저, 전기적 회로가 형성된 웨이퍼를 각각의 단일 칩으로 분리하는데, 이때 Si(실리콘)는 모스경도 7로서 딱딱하고 깨지기 쉬운 성질을 갖고 있으므로 웨이퍼의 제조시 미리 분리할 라인에 절단하기 위한 물질을 넣어두고 이 분리라인을 따라 브레이크 응력을 가해 파괴, 분리시키는 방법을 취하는 경우가 많다.
또한, 분리된 각각의 반도체 칩은 리드프레임의 다이패드에 본딩되고, 이때의 접합방법은 Au-Si 공정(共晶)법, 납땜법, 수지접착법 등이 있으며 용도에 따라 알맞은 방법이 선택되어 사용된다.
한편, 전술한 바와 같이 반도체 칩을 리드프레임의 다이패드에 접착하는 목적은 조립이 완료된 후 기판에 실장시키기 위해서 뿐만 아니라, 전기적 입출력단자나 어스(earth)를 겸하는 일도 있으며 소자의 동작시 발생하는 열의 방열통로로서도 필요로 하는 경우가 있기 때문이다.
상기와 같이 반도체 칩을 본딩한 후에는 반도체칩의 칩패드와 리드프레임의 인너리드를 와이어로 본딩하므로써 연결하게 되며, 와이어 본딩의 방법으로 플라스틱 봉함 패키지에서는 일반적으로 골드 와이어를 사용한 열압착법 또는 열압착법과 초음파법을 혼용한 방법이 주로 이용되고 있다.
또한, 와이어 본딩에 의해 반도체 칩과 인너리드가 전기적으로 연결된 후에는 칩을 고순도의 에폭시 수지를 사용하여 성형 봉합하므로써 몰드바디를 형성시키는 몰딩공정이 수행되는데, 이때 사용되는 에폭시 수지는 집적회로의 신뢰성을 좌우하는 중요한 요소이며, 수지의 고순도화와 몰딩시 집적회로에 주어지는 응력을 저감시키기 위한 저응력화 등의 개선이 추진되고 있다.
그리고, 상기한 공정이 완료된 후에는 IC 패키지를 소켓이나 기판에 실장하기 위해 아웃터리드(outer lead)를 소정의 형상으로 절단하고 성형하는 공정이 행해지며, 아웃터리드에는 실장접합성(납땜성)을 향상시키기 위해 도금이나 납딥(dip)이 처리된다.
이러한 반도체 패키지는 실장형태 및 리드형태에 따라 여러 가지 유형으로 나뉘는데, 패키지의 대표적인 예로서는 전술한 DIP(Dual Inline Package)외에 QFP(Quad Flat Package), TSOP(Thin Small Outline Package), BGA 패키지(Ball Grid Array package), BLP(Bottom Leaded Package) 등이 있으며, 계속 다핀(多-pin)화 또는 경박단소(輕薄短小)화 되고 있다.
상기한 패키지 타입중, BGA 패키지(Ball Grid Array package)는 반도체 칩이 부착된 기판의 이면에 구형의 솔더볼을 소정의 상태로 배열(Array)하여 아웃터리드(outer lead) 대신으로 사용하게 되며, 상기 BGA 패키지는 패키지 몸체(Package Body) 면적을 QFP(Quad Flat Package) 타입보다 작게 할 수 있으며, QFP와는 달리 리드의 변형이 없는 장점이 있다.
그러나, 상기 BGA 패키지는 기존의 리드프레임에 비해 값이 비싼 회로기판을 사용하므로 제조원가가 높아지고, 반도체 칩 및 골드 와이어의 보호를 위해 봉지공정 수행시 상형 및 하형에 의해 회로기판이 눌러져 솔더마스크에 크랙이 발생할 우려가 높아지는 등의 단점이 있다.
반면, 상기 BLP(Bottom Leaded Package)는 패키지 몸체의 바텀면을 통해 노출된 리드를 이용하여 기판에 실장하므로, 패키지 몸체의 두께를 아웃터리드를 갖는 DIP나 QFP 타입에 비해 작게 할 수 있다.
한편, 상기한 반도체 패키지들은 실장면적, 입출력 단자수, 전기적 신뢰성, 제조공정의 유연성, 제조비용 등에 있어 제각기 서로 다른 장점 및 단점을 갖고 있다. 이에 따라, 상기한 각 패키지들의 장점을 살리면서 단점을 해소한 새로운 타입의 반도체 패키지가 지속적으로 연구 개발되고 있는 실정이다.
따라서, 본 발명은 기존의 반도체 패키지가 갖는 장점을 최대한 살리면서, 구조적 측면에서 경박단소하며 방열성능이 향상된 칩스케일 패키지 및 그 제조방법을 제공하는데, 그 목적이 있다.
도 1은 본 발명의 제1실시예에 따른 칩스케일 패키지를 나타낸 종단면도
도 2는 도 1의 서키트 테이프를 나타낸 평면도
도 3은 도 2의 저면도
도 4a 내지 도 4c는 제1실시예에 따른 칩스케일 패키지 제조과정을 설명하기 위한 종단면도
도 5는 본 발명의 제2실시예에 따른 칩스케일 패키지를 나타낸 종단면도
도 6은 도 5의 서키트 테이프를 나타낸 평면도
도 7은 도 6의 저면도
도 8a 내지 도 8c는 제2실시예에 따른 칩스케일 패키지 제조과정을 설명하기 위한 종단면도
* 도면의 주요부분에 대한 부호의 설명 *
1:반도체칩 2:서키트 테이프
3:와이어본딩패드 4:회로배선
5:솔더랜드 6:어드헤시브
7:와이어 8:몰드바디
9:윈도우 10:히트싱크
상기와 같은 목적을 달성하기 위한 본 발명의 칩스케일 패키지는, 상면에 와이어본딩패드가 형성되며 저면에 상기 와이어본딩패드와 연결되는 회로배선 및 솔더랜드가 형성된 서키트 테이프와, 상기 서키트 테이프 상면에 부착되는 반도체칩과, 상기 반도체칩의 칩패드와 서키트 테이프의 와이어본딩패드를 연결하는 와이어와, 상기 반도체칩과 와이어를 봉지하도록 서키트 테이프 상부 영역에 형성되는 몰드바디를 포함한다.
아울러, 상기와 같은 구조를 갖는 칩스케일 패키지 제조방법은, 상면에 와이어본딩패드가 형성되며 저면에 상기 와이어본딩패드와 연결되는 회로배선 및 솔더랜드가 형성된 서키트 테이프 상면에 반도체칩을 부착하는 단계와, 상기 반도체칩의 칩패드와 서키트 테이프의 와이어본딩패드를 와이어로 연결하는 단계와, 상기 반도체칩과 와이어가 봉지되도록 상기 서키트 테이프 상부 영역을 봉지하여 몰드바디를 형성하는 단계를 포함한다.또한, 상기와 같은 목적을 달성하기 위한 본 발명의 칩스케일 패키지는, 상면에 와이어본딩패드가 형성되고 저면에 상기 와이어본딩패드와 연결되는 회로배선 및 솔더랜드가 형성되며 중앙부에 윈도우가 형성된 서키트 테이프와, 상기 서키트 테이프 저면의 윈도우 부분에 부착되는 히트싱크와, 상기 히트싱크 상면에 부착되는 반도체칩과, 상기 반도체칩의 칩패드와 서키트 테이프의 와이어본딩패드를 연결하는 와이어와, 상기 반도체칩과 와이어를 봉지하도록 서키트 테이프 상부 영역에 형성되는 몰드바디를 포함한다.
아울러, 상기와 같은 구조의 칩스케일 패키지 제조방법은, 상면에 와이어본딩패드가 형성되고 저면에는 상기 와이어본딩패드와 연결되는 회로배선 및 솔더랜드가 형성되며 중앙부에 윈도우가 형성된 서키트 테이프 저면의 윈도우 부분에 히트싱크를 부착되는 단계와, 상기 히트싱크 상면에 반도체칩을 부착하는 단계와, 상기 반도체칩의 칩패드와 서키트 테이프의 와이어본딩패드를 와이어로 연결하는 단계와, 상기 반도체칩과 와이어가 봉지되도록 히트싱크 및 서키트 테이프 상부 영역을 봉지하여 몰드바디를 형성하는 단계를 포함한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 보다 상세하게 설명하도록 한다.(실시예 1)도 1은 본 발명의 제1실시예에 따른 칩스케일 패키지를 나타낸 종단면도이고, 도 2는 도 1의 서키트 테이프를 나타낸 평면도이며, 도 3은 도 2의 저면도이다.도시된 바와 같이, 본 발명의 제1실시예에 따른 칩스케일 패키지는, 상면에 와이어본딩패드(3)가 형성되며 저면에는 상기 와이어본딩패드(3)와 연결되는 회로배선(4) 및 솔더랜드(5)가 형성된 서키트 테이프(2)와, 상기 서키트 테이프(2) 상면에 부착되는 반도체칩(1)과, 상기 반도체칩(1)의 칩패드와 서키트 테이프(2)의 와이어본딩패드(3)를 연결하는 와이어(7)와, 상기 반도체칩(1)과 와이어(7)가 봉지되도록 서키트 테이프(2) 상부 영역에 형성되는 몰드바디(8)를 포함하여 구성된다.
여기서, 상기 반도체칩(1)과 서키트 테이프(2) 사이에는 어드헤시브(6)가 개재되며, 상기 솔더랜드(5)에는 솔더볼(도시는 생략함)이 부착가능하다.
이와 같이 구성된 본 발명의 제1실시예에 따른 칩스케일 패키지 제조 과정을 도 4a 내지 도 4c를 참조하여 설명하면 다음과 같다.
먼저, 도 4a에 도시된 바와 같이, 상면에 와이어본딩패드(3)가 형성되고, 그리고, 저면에 상기 와이어본딩패드(3)와 연결되는 회로배선(4) 및 솔더랜드(5)가 형성된 서키트 테이프(2)를 마련한다.그런다음, 도 4b에 도시된 바와 같이, 상기 서키트 테이프(2)의 상면에 어드헤시브(6)를 이용해서 반도체칩(1)을 부착하고, 이어, 상기 반도체칩(1)의 칩패드와 서키트 테이프(2)의 와이어본딩패드(3)를 와이어(7)로 연결한다.
이 때, 기존의 일반적인 방식의 와이어(7) 본딩순서와는 달리, 와이어본딩패드(3) 상에 볼본딩(ball bonding)을 실시한 후, 반도체칩(1)의 칩패드 상에 스티치 본딩(stitch bonding)을 실시한다. 이는, 열적충격이 가해질 경우, 열팽창계수차에 의한 열응력(thermal stress)을 쉽게 흡수할 수 있도록 하기 위함이다.
다음으로, 도 4c에 도시된 바와 같이, 와이어(7)를 이용한 반도체칩(1)과 서키트 테이트(2)간의 전기적 접속 후, 상기 반도체칩(1)과 와이어(7)를 포함한 서키트 테이프(2)의 상부 영역을 봉지하여 몰드바디(8)를 형성하고, 이 결과로, 본 발명의 제1실시예에 따른 칩스케일 패키지를 완성한다.(실시예 2)
도 5는 본 발명의 제2실시예에 따른 칩스케일 패키지를 나타낸 종단면도이고, 도 6은 도 5의 서키트 테이프를 나타낸 평면도이며, 도 7은 도 6의 저면도이다.도시된 바와 같이, 본 발명의 제2실시예에 따른 칩스케일 패키지는, 상면에 와이어본딩패드(3)가 형성되고 저면에 상기 와이어본딩패드(3)와 연결되는 회로배선(4) 및 솔더랜드(5)가 형성되며 중앙부에 윈도우(9)가 형성된 서키트 테이프(2)와, 상기 서키트 테이프(2) 저면의 윈도우(9) 부분에 부착되는 히트싱크(10)와, 상기 히트싱크(10) 상면에 부착되는 반도체칩(1)과, 상기 반도체칩(1)의 칩패드와 상기 서키트 테이프(2)의 와이어본딩패드(3)를 연결하는 와이어(7)와, 상기 반도체칩(1)과 와이어(7)를 봉지하도록 서키트 테이프(2) 상부 영역에 형성되는 몰드바디(8)를 포함하여 구성된다.
여기서, 상기 반도체칩(1)과 히트싱크(10) 사이에는 어드헤시브(6)가 개재되며, 상기 솔더랜드(5)에는 솔더볼(도시는 생략함)이 부착가능하다.
이와 같이 구성된 본 발명의 제2실시예에 따른 칩스케일 패키지 제조 과정을 도 8a 내지 도 8c을 참조하여 설명하면 다음과 같다.
먼저, 도 8a에 도시된 바와 같이, 상면에 와이어본딩패드(3)가 형성되고, 저면에 상기 와이어본딩패드(3)와 연결되는 회로배선(4) 및 솔더랜드(5)가 형성되며, 중앙부에 윈도우(9)가 형성된 서키트 테이프(2)를 마련한다. 그런다음, 상기 서키트 테이프(2) 저면의 윈도우(9) 부분에 히트싱크(10)를 부착한다.
이어, 도 8b에 도시된 바아 같이, 상기 히트싱크(10)의 상면에 반도체칩(1)을 부착하고, 그런다음, 상기 반도체칩(1)의 칩패드와 서키트 테이프(2)의 와이어본딩패드(3)를 와이어(7)로 연결한다.
이 때, 기존의 일반적인 방식의 와이어 본딩 순서와는 달리, 열응력의 흡수를 돕기 위해, 와이어본딩패드(3) 상에 볼본딩을 실시하고, 이어, 반도체칩(1)의 칩패드 상에 스티치 본딩을 실시하게 됨은 전술한 바와 같다.
여기서, 상기 히트싱크(10)는 반도체칩(1)의 그라운드 단자를 접지시키기 위한 그라운드(ground)로서도 역할하게 된다.
다음으로, 도 8c에 도시된 바와 같이, 와이어(7) 본딩이 완료된 후, 상기 반도체칩(1)과 와이어(7)가 봉지되도록 히트싱크(10) 및 서키트 테이프(2) 상부 영역을 봉지하여 몰드바디(8)를 형성함으로써, 본 발명의 제2실시에에 따른 칩스케일 패키지를 완성한다.
상기 제2실시예에 따른 칩스케일 패키지는 서키트 테이프(2)의 윈도우(9)에 히트싱크(10)가 부착되고, 그리고, 반도체칩(1)이 히트싱크(10) 상면에 부착된 점과, 히트싱크(10)가 그라운드 본딩에 사용되는 점에서 제1실시예 따른 칩스케일 패키지와 다른 특징이 있다.
이상에서와 같이, 본 발명은 기존의 반도체 패키지가 갖는 장점을 최대한 살리면서, 값싸고 신뢰성 높은 부자재(附資材)를 이용함으로써, 구조적 측면에서 경박단소하고, 방열성능이 뛰어난 칩스케일 패키지를 얻을 수 있다.기타, 본 발명은 그 요지가 일탈하지 않는 범위에서 다양하게 변경하여 실시할 수 있다.

Claims (9)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 상면 양측방향에 와이어본딩패드가 형성되고 저면에는 중앙부를 제외한 가장자리 방향에 상기 와이어본딩패드와 연결되는 회로배선 및 솔더랜드가 각각 형성되며 상기 상면 및 저면의 중앙부에는 윈도우가 형성된 서키트 테이프;
    상기 서키트 테이프 저면의 윈도우 부분에 부착되어 그라운드 역할을 하는 히트싱크;
    상기 히트싱크의 상면에 부착되는 반도체칩;
    상기 반도체칩의 칩패드와 상기 서키트 테이프의 와이어본딩패드를 연결하되, 열응력의 흡수를 돕도록 상기 칩패드 상에는 스티치 본딩되고 상기 와이어본딩패드 상에는 볼본딩된 와이어;
    상기 반도체칩과 와이어를 봉지하도록 서키트 테이프 상부 영역에 형성되는 몰드바디;및
    상기 솔더랜드에 부착되는 솔더볼을 포함하는 것을 특징으로 하는 칩스케일 패키지.
  5. 삭제
  6. 제 4 항에 있어서,
    상기 반도체칩과 상기 히트싱크 사이에 어드헤시브가 개재되는 것을 특징으로 하는 칩스케일 패키지.
  7. 삭제
  8. 상면에 와이어본딩패드가 형성되고 저면에는 상기 와이어본딩패드와 연결되는 회로배선 및 솔더랜드가 형성되며 중앙부에 윈도우가 형성된 서키트 테이프 저면의 윈도우 부분에 히트싱크를 부착되는 단계;
    상기 히트싱크 상면에 반도체칩을 부착하는 단계;
    상기 반도체칩의 칩패드와 서키트 테이프의 와이어본딩패드를 와이어로 연결시키되, 상기 칩패드 상에는 스티치 본딩을 실시하고 상기 와이어본딩패드 상에는 볼본딩을 실시하는 단계; 및
    상기 반도체칩과 와이어가 봉지되도록 상기 히트싱크 및 서키트 테이프 상부 영역을 봉지하여 몰드바디를 형성하는 단계를 포함하는 것을 특징으로 하는 칩스케일 패키지 제조방법.
  9. 삭제
KR10-2001-0005912A 2001-02-07 2001-02-07 칩스케일 패키지 및 그 제조방법 KR100462373B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2001-0005912A KR100462373B1 (ko) 2001-02-07 2001-02-07 칩스케일 패키지 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2001-0005912A KR100462373B1 (ko) 2001-02-07 2001-02-07 칩스케일 패키지 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20020065739A KR20020065739A (ko) 2002-08-14
KR100462373B1 true KR100462373B1 (ko) 2004-12-17

Family

ID=27693606

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0005912A KR100462373B1 (ko) 2001-02-07 2001-02-07 칩스케일 패키지 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR100462373B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100760564B1 (ko) * 2005-07-11 2007-09-20 김태문 농산물포장장치

Also Published As

Publication number Publication date
KR20020065739A (ko) 2002-08-14

Similar Documents

Publication Publication Date Title
US6781242B1 (en) Thin ball grid array package
US6818980B1 (en) Stacked semiconductor package and method of manufacturing the same
US5241133A (en) Leadless pad array chip carrier
US6323066B2 (en) Heat-dissipating structure for integrated circuit package
KR20020049944A (ko) 반도체 패키지 및 그 제조방법
US6445077B1 (en) Semiconductor chip package
KR100462373B1 (ko) 칩스케일 패키지 및 그 제조방법
JPH11297917A (ja) 半導体装置及びその製造方法
KR100437821B1 (ko) 반도체 패키지 및 그 제조방법
KR20020049823A (ko) 반도체 패키지 및 그 제조방법
KR20020049821A (ko) 웨이퍼 레벨 칩스케일 패키지 및 그 제조방법
KR100390453B1 (ko) 반도체 패키지 및 그 제조방법
KR100520443B1 (ko) 칩스케일패키지및그제조방법
KR100356808B1 (ko) 칩 스케일 반도체 패키지
KR100308116B1 (ko) 칩스케일반도체패키지및그제조방법_
KR20020065729A (ko) 반도체 패키지
KR100668817B1 (ko) 반도체 패키지의 제조 방법
KR20020065735A (ko) 반도체 패키지 및 그 제조방법
KR20020049822A (ko) 웨이퍼 레벨 칩스케일 패키지 및 그 제조방법
KR20010066268A (ko) 적층형 반도체 패키지 및 그 제조방법
KR20010001774A (ko) 칩 스케일 반도체 패키지 및 그 제조 방법
KR20020049940A (ko) 웨이퍼 레벨 칩스케일 패키지 및 그 제조방법
KR20020065733A (ko) 반도체 패키지 및 그 제조방법
KR20020046775A (ko) 칩스케일 패키지 및 그 제조방법
EP1283547A1 (en) Packaging process for semiconductor package

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121108

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20131105

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20141107

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20151124

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20161125

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20181123

Year of fee payment: 15