KR20020065735A - 반도체 패키지 및 그 제조방법 - Google Patents

반도체 패키지 및 그 제조방법 Download PDF

Info

Publication number
KR20020065735A
KR20020065735A KR1020010005908A KR20010005908A KR20020065735A KR 20020065735 A KR20020065735 A KR 20020065735A KR 1020010005908 A KR1020010005908 A KR 1020010005908A KR 20010005908 A KR20010005908 A KR 20010005908A KR 20020065735 A KR20020065735 A KR 20020065735A
Authority
KR
South Korea
Prior art keywords
semiconductor chip
lead
mold body
package
tape
Prior art date
Application number
KR1020010005908A
Other languages
English (en)
Inventor
김영실
Original Assignee
주식회사 칩팩코리아
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 칩팩코리아 filed Critical 주식회사 칩팩코리아
Priority to KR1020010005908A priority Critical patent/KR20020065735A/ko
Publication of KR20020065735A publication Critical patent/KR20020065735A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/43—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18165—Exposing the passive side of the semiconductor or solid-state body of a wire bonded chip

Abstract

본 발명은 기존의 반도체 패키지가 갖는 장점을 최대한 살리면서 단점은 해소한 새로운 타입의 반도체 패키지를 제공하기 위한 것으로서, 값싸고 신뢰성 높은 기존의 부자재(附資材)를 이용함으로써 제조 비용 측면에서는 저비용으로 제조가능하고 구조적 측면에서는 경박단소하며 방열성능이 뛰어난 신뢰성 높은 반도체 패키지 및 그 제조방법을 제공하기 위한 것이다.
이를 위해, 본 발명은 반도체칩(1)과, 상기 반도체칩(1) 주위에 이격되어 위치하며 하프에칭 영역 및 랜드(3) 영역으로 이루어진 리드(5)와, 상기 반도체칩(1)의 본딩패드와 상기 리드(5)를 전기적으로 연결하는 전도성 연결부재(4)와, 상기 리드(5)의 랜드(3) 영역만이 노출되도록 하고 이를 제외한 나머지 전체 구조를 감싸는 몰드바디(6)를 포함하여서 된 반도체 패키지 및 그 제조방법이 제공된다.

Description

반도체 패키지 및 그 제조방법{SEMICONDUCTOR PACKAGE AND METHOD FOR FABRICATING THE SAME}
본 발명은 반도체 패키지에 관한 것으로서, 더욱 상세하게는 기존의 부자재인 리드프레임을 이용하면서도 경박단소화되며 열방출 성능이 향상된 새로운 구조의 반도체 패키지를 제공하기 위한 것이다.
일반적으로, 반도체 산업에서 집적회로에 대한 패키징 기술은 소형화에 대한 요구 및 실장 신뢰성을 만족시키기 위해 지금까지 계속 발전해오고 있다.
즉, 소형화에 대한 요구는 칩 스케일에 근접한 패키지에 대한 개발을 가속화시키고 있으며, 실장 신뢰성에 대한 요구는 실장작업의 효율성 및 실장후의 기계적·전기적 신뢰성을 향상시킬 수 있는 패키지 제조 기술에 대한 중요성을 부각시키고 있다.
한편, 일반적으로 반도체소자는 집적회로가 형성된 웨이퍼 상태에서 낱개의 칩으로 각각 분리된 후, 이것을 플라스틱 패키지나 세라믹 패키지에 탑재하여 기판에의 실장이 용이하도록 조립하는 패키징 공정을 거치게 된다.
이와 같이 행해지는 반도체소자에 대한 패키징 공정의 주목적은 기판이나 소켓에 실장하기 위한 형상의 확보와 기능보호에 있다고 할 수 있다.
또한, 최근에는 집적회로의 고집적화에 따라 다핀화, 미세조립기술, 또 실장형태의 다양화에 따른 패키지의 다종류화 등, 조립공정과 관련된 기술도 각각 세분된 분야에 따라 크게 변화하고 있다.
반도체 조립공정의 개요에 대해 현재 가장 많이 사용되고 있는 플라스틱 타입의 반도체소자를 예로 들어 설명하면 다음과 같다.
먼저, 전기적 회로가 형성된 웨이퍼를 각각의 단일 칩으로 분리하는데, 이때 Si(실리콘)는 모스경도 7로서 딱딱하고 깨지기 쉬운 성질을 갖고 있으므로 웨이퍼의 제조시 미리 분리할 라인에 절단하기 위한 물질을 넣어두고 이 분리라인을 따라 브레이크 응력을 가해 파괴, 분리시키는 방법을 취하는 경우가 많다.
또한, 분리된 각각의 반도체 칩은 리드프레임의 다이패드에 본딩되고, 이때의 접합방법은 Au-Si 공정(共晶)법, 납땜법, 수지접착법 등이 있으며 용도에 따라 알맞은 방법이 선택되어 사용된다.
한편, 전술한 바와 같이 반도체 칩을 리드프레임의 다이패드에 접착하는 목적은 조립이 완료된 후 기판에 실장시키기 위해서 뿐만 아니라, 전기적 입출력단자나 어스(earth)를 겸하는 일도 있으며 소자의 동작시 발생하는 열의 방열통로로서도 필요로 하는 경우가 있기 때문이다.
상기와 같이 반도체 칩을 본딩한 후에는 칩의 본딩패드와 리드프레임의 인너리드를 와이어로 본딩함으로써 연결하게 되며, 와이어 본딩의 방법으로 플라스틱 봉함 패키지에서는 일반적으로 골드 와이어를 사용한 열압착법 또는 열압착법과 초음파법을 혼용한 방법이 주로 이용되고 있다.
또한, 와이어 본딩에 의해 반도체 칩과 인너리드가 전기적으로 연결된 후에는 칩을 고순도의 에폭시 수지를 사용하여 성형 봉합함으로써 몰드바디를 형성시키는 몰딩공정이 수행되는데, 이때 사용되는 에폭시 수지는 집적회로의 신뢰성을 좌우하는 중요한 요소이며, 수지의 고순도화와 몰딩시 집적회로에 주어지는 응력을 저감시키기 위한 저응력화 등의 개선이 추진되고 있다.
그리고, 상기한 공정이 완료된 후에는 IC 패키지를 소켓이나 기판에 실장하기 위해 아웃터리드(outer lead)를 소정의 형상으로 절단하고 성형하는 공정이 행해지며, 아웃터리드에는 실장접합성(납땜성)을 향상시키기 위해 도금이나 납딥(dip)이 처리된다.
한편, 반도체 패키지는 실장형태 및 리드형태에 따라 여러 가지 유형으로 나뉘는데, 패키지의 대표적인 예로서는 전술한 DIP(Dual Inline Package)외에 QFP(Quad Flat Package), TSOP(Thin Small Outline Package), BGA 패키지( Ball Grid Array package), BLP(Bottom Leaded Package) 등이 있으며, 계속 다핀(多-pin)화 또는 경박단소(輕薄短小)화 되고 있다.
상기한 패키지 타입중, BGA 패키지(Ball Grid Array package)는 반도체 칩이 부착된 기판의 이면에 구형의 솔더볼을 소정의 상태로 배열(Array)하여 아웃터리드(outer lead) 대신으로 사용하게 되며, 상기 BGA 패키지는 패키지 몸체(Package Body) 면적을 QFP(Quad Flat Package) 타입보다 작게 할 수 있으며, QFP와는 달리 리드의 변형이 없는 장점이 있다.
그러나, 상기 BGA 패키지는 기존의 리드프레임에 비해 값이 비싼 회로기판을 사용하므로 제조원가가 높아지고, 반도체 칩 및 골드 와이어의 보호를 위해 봉지공정 수행시 상형 및 하형에 의해 회로기판이 눌러져 솔더마스크에 크랙이 발생할 우려가 높아지는 등의 단점이 있다.
한편, BLP(Bottom Leaded Package)는 패키지 몸체의 바텀면을 통해 노출된 리드를 이용하여 기판에 실장하므로, 패키지 몸체의 두께를 아웃터리드를 갖는 DIP나 QFP 타입에 비해 작게 할 수 있다.
상기한 반도체 패키지들은 실장면적, 입출력 단자수, 전기적 신뢰성, 제조공정의 유연성, 제조비용등에 있어 제각기 장점 및 단점을 갖고 있다.
따라서, 상기한 각 패키지들의 장점을 살리면서 단점을 해소한 새로운 타입의 반도체 패키지가 지속적으로 연구 개발되고 있는 실정이다.
본 발명은 상기한 바와 같이 기존의 반도체 패키지가 갖는 장점을 최대한 살리면서 단점은 해소한 새로운 타입의 반도체 패키지를 제공하기 위한 것으로서, 값싸고 신뢰성 높은 기존의 부자재(附資材)를 이용함으로써 제조 비용 측면에서는 저비용으로 제조가능하고 구조적 측면에서는 경박단소하며 방열성능이 뛰어난 신뢰성 높은 반도체 패키지 및 그 제조방법을 제공하는데 그 목적이 있다.
도 1은 본 발명에 따른 반도체 패키지를 나타낸 종단면도
도 2a 내지 도 2e는 본 발명에 따른 반도체 패키지 제조 과정을 나타낸 것으로서,
도 2a는 어드헤시브 테이프 상에 랜드 그리드 타입의 리드프레임을 부착한 상태를 나타낸 종단면도
도 2b는 다이 어태치 후의 상태도
도 2c는 와이어 본딩 후의 상태도
도 2d는 몰딩 후의 상태도
도 2e는 소잉하여 개별 유니트를 분리한 후의 상태도
도 3은 본 발명의 다른 실시예에 반도체 패키지 구조를 나타낸 종단면도
* 도면의 주요부분에 대한 부호의 설명 *
1:반도체 칩2:어드헤시브 테이프
3:랜드4:전도성 연결부재
5:리드6:몰드바디
7:볼랜드8:솔더볼
상기한 목적을 달성하기 위한 본 발명의 제1형태에 따르면, 반도체칩과, 상기 반도체칩 주위에 이격되어 위치하며 하프에칭 영역 및 랜드 영역으로 이루어진 리드와, 상기 반도체칩의 본딩패드와 상기 리드를 전기적으로 연결하는 전도성 연결부재와, 상기 리드의 랜드 영역만이 노출되도록 하고 이를 제외한 나머지 전체 구조를 감싸는 몰드바디를 포함하여서 된 반도체 패키지가 제공된다.
한편, 상기한 목적을 달성하기 위한 본 발명의 제2형태에 따르면, 어드헤시브 테이프 상에 랜드 그리드 타입의 리드를 부착하는 단계와, 상기 어드헤시브 테이프 중앙부에 반도체칩을 부착하는 단계와, 상기 반도체칩의 본딩패드와 하프 에칭된 리드를 와이어로 연결하는 단계와, 상기 와이어 및 반도체칩이 봉지되도록 몰드바디를 형성하는 단계와, 상기 어드헤시브 테이프를 제거하는 단계를 포함하여서 됨을 특징으로 하는 반도체 패키지 제조방법이 제공된다.
한편, 상기한 목적을 달성하기 위한 본 발명의 제3형태에 따르면, 반도체칩과, 상기 반도체칩 주위에 이격되어 위치하며 하프에칭 영역 및 볼그리드 형태를 이루는 볼랜드 영역으로 이루어진 리드와, 상기 반도체칩의 본딩패드와 상기 리드를 전기적으로 연결하는 전도성 연결부재와, 상기 리드의 볼랜드 영역만이 노출되도록 하고 이를 제외한 나머지 전체 구조를 감싸는 몰드바디와, 상기 몰드바디 하부로 노출된 리드의 볼랜드에 부착되는 솔더볼을 포함하여서 됨을 특징으로 하는 반도체 패키지가 제공된다.
한편, 상기한 목적을 달성하기 위한 본 발명의 제4형태에 따르면, 어드헤시브 테이프 상에 볼그리드 타입의 리드를 부착하는 단계와, 상기 어드헤시브 테이프 중앙부에 반도체칩을 부착하는 단계와, 상기 반도체칩의 본딩패드와 하프 에칭된 리드를 와이어로 연결하는 단계와, 상기 와이어 및 반도체칩이 봉지되도록 몰드바디를 형성하는 단계와, 상기 어드헤시브 테이프를 제거하는 단계와, 상기 몰드바디 하부로 노출된 리드의 볼랜드에 솔더볼을 부착하는 단계를 포함하여서 됨을 특징으로 하는 반도체 패키지 제조방법이 제공된다.
이하, 본 발명의 실시예에 대해 도 1 내지 도 4를 참조하여 상세히 설명하면다음과 같다.
도 1은 본 발명에 따른 반도체 패키지를 나타낸 종단면도로서, 반도체칩(1)과, 상기 반도체칩(1) 주위에 이격되어 위치하며 하프에칭 영역 및 랜드(3) 영역으로 이루어진 리드(5)와, 상기 반도체칩(1)의 본딩패드와 상기 리드(5)를 전기적으로 연결하는 전도성 연결부재(4)와, 상기 리드(5)의 랜드(3) 영역만이 노출되도록 하고 이를 제외한 나머지 전체 구조를 감싸는 몰드바디(6)를 포함하여 구성된다.
이 때, 상기 전도성 연결부재(4)는 골드, 알루미늄, 또는 구리중의 어느 하나이거나 이들을 포함한 합금으로 이루어진다.
이와 같이 구성된 본 발명의 제1실시예에 따른 반도체 패키지의 제조과정은 다음과 같다.
먼저, 어드헤시브 테이프(2)를 준비한 상태에서, 상기 어드헤시브 테이프(2) 상에 랜드 그리드 타입의 리드(5)를 부착한다.
이어, 상기 어드헤시브 테이프(2) 중앙부에 반도체칩(1)을 부착한다.
그 후, 상기 반도체칩(1)의 본딩패드와 상기 리드(5)를 골드와이어 등의 전도성 연결부재(4)를 이용하여 전기적으로 연결한다.
이어, 봉지제를 이용하여 리드(5)의 랜드(3) 영역만이 노출되고 나머지 구조는 감싸지도록 봉지하여 몰드바디(6)를 형성한다.
이에 따라, 반도체칩(1)과 전도성 연결부재(4)는 외부의 영향으로부터 보호된다.
이어, 상기 몰드바디(6) 하부에 위치한 어드헤시브 테이프(2)를 제거하여 패키지를 완성하게 된다.
이하에서는, 도 3을 참조하여 본 발명의 다른 실시예에 대해 설명하고자 한다.
도 3은 본 발명의 다른 실시예에 따른 반도체 패키지를 나타낸 종단면도로서, 반도체칩(1)과, 상기 반도체칩 주위에 이격되어 위치하며 하프에칭 영역 및 볼랜드(7) 영역으로 이루어진 리드(5)와, 상기 반도체칩(1)의 본딩패드와 상기 리드(5)를 전기적으로 연결하는 전도성 연결부재(4)와, 상기 리드(5)의 볼랜드(7) 영역만이 노출되도록 하고 이를 제외한 나머지 전체 구조를 감싸는 몰드바디(6)와, 상기 몰드바디(6) 하부로 노출된 리드(5)의 볼랜드(7)에 부착되는 솔더볼(8)을 포함하여서 구성된다.
이 때, 상기 전도성 연결부재(4)는 골드, 알루미늄, 또는 구리중의 어느 하나이거나 이들을 포함한 합금으로 이루어진다.
이와 같이 구성된 본 발명의 다른 실시예에 따른 반도체 패키지의 제조 과정은 전술한 패키지 제조과정과 동일한 원리로 진행되며, 다만 어드헤시브 테이프(2) 제거 공정과, 볼랜드(7)에의 솔더볼(8) 부착공정이 요구되는 점만이 다르므로 제조과정의 설명은 생략한다.
한편, 상기한 각 실시예의 반도체 패키지는 리드프레임 상에서 스트립 단위로 몰딩까지 진행한 후에, 소잉하므로써 패키지를 완성할 수 있게 되므로, 생산성을 향상시킬 수 있게 된다.
이상에서와 같이, 본 발명은 기존의 반도체 패키지가 갖는 장점을 최대한 살리면서 단점은 해소한 새로운 타입의 반도체 패키지를 제공하기 위한 것이다.
즉, 본 발명은 값싸고 신뢰성 높은 기존의 부자재(附資材)를 이용함으로써 제조 비용 측면에서는 저비용으로 제조가능하고 구조적 측면에서는 경박단소하며 방열성능이 뛰어난 신뢰성 높은 반도체 패키지의 제조가 가능하다.

Claims (5)

  1. 반도체칩과,
    상기 반도체칩 주위에 이격되어 위치하며 하프에칭 영역 및 랜드 영역으로 이루어진 리드와,
    상기 반도체칩의 본딩패드와 상기 리드를 전기적으로 연결하는 전도성 연결부재와,
    상기 리드의 랜드 영역만이 노출되도록 하고 이를 제외한 나머지 전체 구조를 감싸는 몰드바디를 포함하여서 됨을 특징으로 하는 반도체 패키지.
  2. 제 1 항에 있어서,
    상기 전도성 연결부재는 골드, 알루미늄, 또는 구리중의 어느 하나이거나 이들을 포함한 합금으로 이루어짐을 특징으로 하는 반도체 패키지.
  3. 어드헤시브 테이프 상에 랜드 그리드 타입의 리드를 부착하는 단계와,
    상기 어드헤시브 테이프 중앙부에 반도체칩을 부착하는 단계와,
    상기 반도체칩의 본딩패드와 하프 에칭된 리드를 와이어로 연결하는 단계와,
    상기 와이어 및 반도체칩이 봉지되도록 몰드바디를 형성하는 단계와, 상기 어드헤시브 테이프를 제거하는 단계를 포함하여서 됨을 특징으로 하는 반도체 패키지 제조방법.
  4. 반도체칩과,
    상기 반도체칩 주위에 이격되어 위치하며 하프에칭 영역 및 볼그리드 형태를 이루는 볼랜드 영역으로 이루어진 리드와,
    상기 반도체칩의 본딩패드와 상기 리드를 전기적으로 연결하는 전도성 연결부재와,
    상기 리드의 볼랜드 영역만이 노출되도록 하고 이를 제외한 나머지 전체 구조를 감싸는 몰드바디와,
    상기 몰드바디 하부로 노출된 리드의 볼랜드에 부착되는 솔더볼을 포함하여서 됨을 특징으로 하는 반도체 패키지.
  5. 어드헤시브 테이프 상에 볼그리드 타입의 리드를 부착하는 단계와,
    상기 어드헤시브 테이프 중앙부에 반도체칩을 부착하는 단계와,
    상기 반도체칩의 본딩패드와 하프 에칭된 리드를 와이어로 연결하는 단계와, 상기 와이어 및 반도체칩이 봉지되도록 몰드바디를 형성하는 단계와,
    상기 어드헤시브 테이프를 제거하는 단계와,
    상기 몰드바디 하부로 노출된 리드의 볼랜드에 솔더볼을 부착하는 단계를 포함하여서 됨을 특징으로 하는 반도체 패키지 제조방법.
KR1020010005908A 2001-02-07 2001-02-07 반도체 패키지 및 그 제조방법 KR20020065735A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020010005908A KR20020065735A (ko) 2001-02-07 2001-02-07 반도체 패키지 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010005908A KR20020065735A (ko) 2001-02-07 2001-02-07 반도체 패키지 및 그 제조방법

Publications (1)

Publication Number Publication Date
KR20020065735A true KR20020065735A (ko) 2002-08-14

Family

ID=27693602

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010005908A KR20020065735A (ko) 2001-02-07 2001-02-07 반도체 패키지 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR20020065735A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080075574A (ko) * 2007-02-13 2008-08-19 하나 마이크론(주) 반도체 패키지 및 그의 제조방법

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1174404A (ja) * 1997-08-28 1999-03-16 Nec Corp ボールグリッドアレイ型半導体装置
JPH11307675A (ja) * 1998-04-20 1999-11-05 Matsushita Electron Corp 樹脂封止型半導体装置及びその製造方法
JP2000150765A (ja) * 1998-10-21 2000-05-30 Amkor Technology Inc 半導体集積回路プラスチックパッケ―ジ、およびそのパッケ―ジの製造のための超小型リ―ドフレ―ムおよび製造方法
KR20010056617A (ko) * 1999-12-16 2001-07-04 프랑크 제이. 마르쿠치 반도체패키지
KR20010056618A (ko) * 1999-12-16 2001-07-04 프랑크 제이. 마르쿠치 반도체패키지

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1174404A (ja) * 1997-08-28 1999-03-16 Nec Corp ボールグリッドアレイ型半導体装置
JPH11307675A (ja) * 1998-04-20 1999-11-05 Matsushita Electron Corp 樹脂封止型半導体装置及びその製造方法
JP2000150765A (ja) * 1998-10-21 2000-05-30 Amkor Technology Inc 半導体集積回路プラスチックパッケ―ジ、およびそのパッケ―ジの製造のための超小型リ―ドフレ―ムおよび製造方法
KR20010056617A (ko) * 1999-12-16 2001-07-04 프랑크 제이. 마르쿠치 반도체패키지
KR20010056618A (ko) * 1999-12-16 2001-07-04 프랑크 제이. 마르쿠치 반도체패키지

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080075574A (ko) * 2007-02-13 2008-08-19 하나 마이크론(주) 반도체 패키지 및 그의 제조방법

Similar Documents

Publication Publication Date Title
KR20020049944A (ko) 반도체 패키지 및 그 제조방법
US6545347B2 (en) Enhanced leadless chip carrier
US6781242B1 (en) Thin ball grid array package
US8487424B2 (en) Routable array metal integrated circuit package fabricated using partial etching process
US20030006055A1 (en) Semiconductor package for fixed surface mounting
US8395246B2 (en) Two-sided die in a four-sided leadframe based package
US10290593B2 (en) Method of assembling QFP type semiconductor device
JPH11297917A (ja) 半導体装置及びその製造方法
KR20020065735A (ko) 반도체 패키지 및 그 제조방법
KR100462373B1 (ko) 칩스케일 패키지 및 그 제조방법
KR20020049821A (ko) 웨이퍼 레벨 칩스케일 패키지 및 그 제조방법
KR20020049823A (ko) 반도체 패키지 및 그 제조방법
KR20020065733A (ko) 반도체 패키지 및 그 제조방법
KR100437821B1 (ko) 반도체 패키지 및 그 제조방법
KR20020065729A (ko) 반도체 패키지
KR100390453B1 (ko) 반도체 패키지 및 그 제조방법
KR20020065734A (ko) 반도체 패키지 및 그 제조방법
KR100356808B1 (ko) 칩 스케일 반도체 패키지
KR19990086280A (ko) 반도체 패키지
KR100384335B1 (ko) 반도체패키지와 그 제조방법
KR20020049940A (ko) 웨이퍼 레벨 칩스케일 패키지 및 그 제조방법
KR20010066268A (ko) 적층형 반도체 패키지 및 그 제조방법
KR100216845B1 (ko) CSP ( Chip Scale Package ; 칩 스케일 패키지)의 구조 및 제조방법
KR20020049822A (ko) 웨이퍼 레벨 칩스케일 패키지 및 그 제조방법
KR950010866B1 (ko) 표면 실장형(surface mounting type) 반도체 패키지(package)

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application