JPH1174404A - ボールグリッドアレイ型半導体装置 - Google Patents

ボールグリッドアレイ型半導体装置

Info

Publication number
JPH1174404A
JPH1174404A JP23195497A JP23195497A JPH1174404A JP H1174404 A JPH1174404 A JP H1174404A JP 23195497 A JP23195497 A JP 23195497A JP 23195497 A JP23195497 A JP 23195497A JP H1174404 A JPH1174404 A JP H1174404A
Authority
JP
Japan
Prior art keywords
island
semiconductor chip
ball
semiconductor device
mounting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP23195497A
Other languages
English (en)
Inventor
Koji Tabuchi
浩司 田淵
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP23195497A priority Critical patent/JPH1174404A/ja
Publication of JPH1174404A publication Critical patent/JPH1174404A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48237—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 【目的】 リードフレームを使用するＢＧＡにおいて、
ＧＮＤ配線のインダクタンスを低減し、かつ、放熱性を
向上させる。 【構成】 アイランド２とインナーリード３とを有する
リードフレームを用い、インナーリード３の半田ボール
取り付け部４を除く部分をハーフエッチングして薄くす
る。アイランド２上に半導体チップ１を搭載し、チップ
上のＧＮＤパッドをワイヤー５にてアイランド２に接続
するとともに、チップ上のＧＮＤパッド以外の電極パッ
ドをワイヤー５を介してインナーリード３の内側先端部
に接続する。全体を封止樹脂７にて封止した後、インナ
ーリード３の半田ボール取り付け部４とアイランド２の
裏面に半田ボール６を取り付ける。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、ボールグリッドア
レイ型半導体装置に関し、特にリードフレームを用いた
ボールグリッドアレイ型半導体装置に関する。
【０００２】
【従来の技術】半導体チップの高集積化に伴い、パッケ
ージの多ピン化が進行しているが、これに伴いパッケー
ジの周辺部にのみ外部リードを配置するＱＦＰ（Quad F
lat Package ）やＱＦＪ（Quad Flat J-leaded Packag
e）などに代わって、面状に外部リードが配置されるボ
ールグリッドアレイ（Ball Grid Array ：ＢＧＡ）方式
のパッケージが多く用いられるようになってきている。
通常、ＢＧＡにはプリント基板を配線基材とした構造が
多く使用されるが、プリント基板が電源回路やＧＮＤ回
路の強化のために電源層やＧＮＤ層が設けられさらに実
装の高密度化のために配線が多層化され配線層間がスル
ーホールにより接続される構造となるため、リードフレ
ームを使用するＱＦＰ、ＱＦＪ等に比較して非常に高価
なパッケージになってしまう。
【０００３】そこで、安価なリードフレームを配線基材
として使用するＢＧＡが開発され、実用化されている。
以下、図５を参照して従来のリードフレームを用いたＢ
ＧＡ型半導体装置について説明する。半導体チップが搭
載されるアイランド２と、半田ボール取り付け部４を有
しその内側先端部がアイランド２の周辺に配列されてい
るインナーリード３とを有するリードフレームを用意
し、インナーリード３の半田ボール取り付け部４を除く
部分をハーフエッチングして薄くする。そして、半導体
チップ１をアイランド２上に接着剤を介してマウント
し、半導体チップ１の電極パッドとインナーリード３の
内側先端部とをワイヤー５にて接続する。この際に、チ
ップ上のＧＮＤパッドも同様にインナーリードに接続さ
れる。その後、トランスファモールド法により半導体チ
ップ１、アイランド２、インナーリード３およびワイヤ
ー５を封止樹脂７にて封止し、最後にインナーリード３
の半田ボール取り付け部４に半田ボール６を取り付け
て、従来のＢＧＡ型半導体装置の製造工程が完了する。
【０００４】なお、リードフレームを用いたＢＧＡ型半
導体装置は、特開平４−２７７６３６号公報（メッキ処
理を行ったリードフレームの半導体チップ搭載面と反対
側の面に絶縁性のキャリアフィルムを貼り付けて接合体
を形成し、半導体チップ搭載後半導体チップ搭載側の片
面を樹脂封止する）、特開平８−２０４０６２号公報
（インナーリードの拡張領域上にサポート樹脂を設け、
半導体チップとインナーリードの拡張領域間をサポート
樹脂を跨ぐワイヤーによって接続する。サポート樹脂上
のワイヤーを露出させた状態で樹脂モールドを行い、ワ
イヤーのインナーリード上のボンディング点とサポート
樹脂間でワイヤーを切断すると共にサポート樹脂上でワ
イヤーに接続された半田ボールを形成する）、特開平８
−１３９２５９号公報（インナーリードの外部端子部を
リード形成面にそい二次元的に配列する）などにより公
知となっている。
【０００５】
【発明が解決しようとする課題】図５を参照して説明し
た従来技術では、半導体チップ上のＧＮＤパッドはワイ
ヤー５を介してインナーリード３に接続された後、半田
ボールを介して実装基板上のＧＮＤパターンに接続され
ていた。そのため、ＧＮＤ回路の配線経路が長くなり、
インダクタンスの増大により、電気特性の劣化を招いて
いた。
【０００６】また、上記の従来例では、半導体チップの
発熱はアイランドの裏面を露出させることによりアイラ
ンドを介して大気中に放散することを意図しているが、
外気の熱伝達率がパッケージを構成する材料の熱伝導率
に比べ著しく悪いため、十分な放熱効果は得られていな
い。アイランドの裏面が露出しているため強制空冷下で
あれば十分な効果を期待できるが、一般的には無風状態
で使用されることが多いため、半導体装置の温度上昇を
招き、高密度化と高速動作に対応できるパッケージ構造
とはなっていなかった。よって、本発明の解決すべき課
題は、安価でかつＬＳＩの高密度化と高速動作に対応で
きるパッケージ構造を提供できるようにするために、リ
ードフレームを用いたＢＧＡにおいて、ＧＮＤ配線のイ
ンダクタンスを低減し、かつ、放熱性を向上させること
である。
【０００７】
【課題を解決するための手段】上述した本発明の課題
は、半導体チップ上のＧＮＤパッドをワイヤーにてリー
−フレームのアイランドに接続し、このアイランドを実
装基板上のＧＮＤパターンに接続できるようにすること
により、解決することができる。
【０００８】［作用］本発明においては、半導体チップ
のＧＮＤパッドとアイランドとをワイヤーにて接続し、
さらにアイランドを半田ボールや金属板を介して直接的
に実装基板上のＧＮＤパターンに接続するため、半導体
チップのＧＮＤパッドから実装基板までを最短の配線経
路で接続することが可能となり、ＧＮＤ回路のインダク
タンスを低減することができる。更にアイランドを実装
基板に半田ボールや金属板を介して直接的に接続してい
るため、半導体チップの発熱をアイランドから直接基板
へ逃がすことができ、パッケージの低熱抵抗化を図るこ
とができる。
【０００９】
【発明の実施の形態】本発明によるボールグリッドアレ
イ型半導体装置は、リードフレームのアイランド（２）
上に半導体チップ（１）がマウントされ、ボール取り付
け部（４）を有しその内側先端部が前記アイランドの周
囲に配列されているインナーリード（３）の内側先端部
と前記半導体チップの電極パッドとがワイヤー（５）に
より接続され、少なくとも前記半導体チップおよび前記
ワイヤーが樹脂（７）により封止され、前記インナーリ
ードのボール取り付け部に導電性ボール（６）が取り付
けられたものであって、前記半導体チップのＧＮＤパッ
ドと前記アイランド（２）とがワイヤー（５）により接
続され、かつ、前記アイランドの半導体チップの搭載面
とは反対側の面に実装基板上への接続手段が設けられて
いることを特徴としている。
【００１０】そして、好ましくは、前記アイランドに設
けられた前記実装基板上への接続手段は、導電性ボール
（６）または金属板（１０）によって構成される。ま
た、前記インナーリード、または、前記アイランドおよ
び前記インナーリードは、ボール取り付け部を除いて半
導体チップのマウント面と反対側の面がハーフエッチン
グされて薄くなされている。
【００１１】
【実施例】次に、本発明の実施例について図面を参照し
て詳細に説明する。 ［第１の実施例］図１は、本発明の第１の実施例を示す
ＢＧＡ型半導体装置の断面図であり、図２はこの実施例
において用いられるリードフレームの約１／４の状態を
示す平面図であって、図示された部分はリードフレーム
の左上の部分である。図２に示されるように、中央に半
導体チップが搭載されるアイランド２が配置され、その
周辺部にはインナーリード３の内側先端部が配列されて
おり各インナーリードはこのアイランド周辺部から放射
状に延びて図外フレーム部に連結されている。また、ア
イランド２は４本の吊りリード８を介して図外フレーム
部に支持されている。各インナーリード３には半田ボー
ル取り付け部４が１つずつ設けられている。図において
破線は封止ライン９を示す。
【００１２】図１に示されるように、インナーリード３
は半田ボール取り付け部４を除いた部分が裏面よりハー
フエッチングされて薄くなされている。ここで、リード
フレームの材料は特に限定はしないが、電気的熱的特性
を考慮すると銅系の材料を用いることがより好ましい。
また、本発明のリードフレームでは、微細加工を容易に
するためにインナーリード３の半田ボール取り付け部４
以外にハーフエッチングを施しているが、安定したリー
ドフレームを製造するには、リードフレームの板厚とし
ては０．１２５ｍｍ程度のものを使用し、ハーフエッチ
ングを８０μｍ程度施し、残りの配線の厚さを４０μｍ
程度にすることが望ましい。リードフレームの板厚をこ
れ以上厚くすると、エッチング量が増加することに加え
製造上その膜厚コントロールが難しくなるからであり、
またリードフレームの板厚をこれ以上薄くすると、リー
ドフレームの変形が生じやすくなるからである。
【００１３】またアイランド２のサイズについては、後
述のアイランド２へのワイヤーボンディングを可能なら
しめるために、搭載される半導体チップのサイズより
１．６〜２．６ｍｍ程度、片側でチップサイズ＋０．８
〜１．３ｍｍ程度大きくすることが望ましい。その理由
としては、ＧＮＤパッド−アイランド間をワイヤーボン
ディングするときには、極力短いワイヤーで接続するこ
とが望ましいが、ボンディング点がチップに近付き過ぎ
ると、ワイヤーが半導体チップのエッジに接触する危険
性があるので、ワイヤーのアイランドへのボンディング
点としてはチップ端より０．６ｍｍ程度離れていること
が望ましく、これに加えてチップのマウント位置精度、
ボンディングの位置精度、リードフレーム（アイラン
ド）の寸法公差を考慮する必要があるからである。
【００１４】こうして得られたリードフレームを用い、
図１に示すように、まず半導体チップ１をアイランド２
にＡｇペースト等の導電性接着剤を用いてマウントし、
半導体チップ１のＧＮＤパッドをアイランド２にワイヤ
ー５にて接続し、さらにＧＮＤパッド以外の電極パッド
をインナーリード３の内側先端部にワイヤー５にて接続
する。続いて、トランスファモールド法により、半導体
チップ１、アイランド２、インナーリード３およびワイ
ヤー５を、アイランド２の裏面および半田ボール取り付
け部４の表面が露出するように、封止樹脂７にて封止す
る。次に、パッケージ裏面に露出したインナーリード３
の半田ボール取り付け部４およびアイランド２に半田ボ
ール６を取り付ける。この際にアイランド２上の半田ボ
ール６の配列については特に限定はされない。こうして
本発明の表面実装型半導体装置が得られる。
【００１５】次に、本実施例の作用について説明する。
図１に示すように、半導体チップ１のＧＮＤパッドが、
従来例の場合のようにインナーリードではなく、チップ
直下のアイランド２にワイヤー５を介して接続され、そ
してＧＮＤパッドが接続されたアイランド２は半田ボー
ル６を介して実装基板を接続される。これにより、半導
体チップ１から実装基板に至る配線経路は最短となり、
ＧＮＤ回路のインダクタンスを従来と比較して約５０％
程度低減することができる。さらに、アイランドが複数
の半田ボールにより接続されることによりＧＮＤ回路が
低抵抗化され、またアイランド２がＧＮＤプレーンとし
て機能することによりＧＮＤ電位の安定化を図ることが
できる。また、半導体チップ１の発熱をアイランド２を
経由して実装基板に直接逃がすことができるため放熱性
も高まり、約１５％程度の熱抵抗の低減を図ることがで
きる。
【００１６】［第２の実施例］図３は、本発明の第２の
実施例を示す断面図である。同図において、図１に示し
た第１の実施例の部分と同等の部分には同一の参照番号
が付せられているので重複した説明は省略するが、本実
施例においては、第１の実施例において設けられていた
アイランド下の半田ボールが除去され、代わってアイラ
ンド２下にこれと同形でパッケージのスタンドオフ分よ
り若干薄い厚み、つまり実装時に半田ボール６が溶融し
てなる高さと同等な厚みに形成された金属板１０が導電
性接着剤を介して貼り付けられる。これを実装時に、実
装基板のＧＮＤ配線パターン上に半田等を介して接続す
る。これにより、半田ボール６を介して接続する時より
も、さらに放熱性を高めることが可能となる。
【００１７】［第３の実施例］図４は、本発明の第３の
実施例を示す断面図である。本実施例の図１に示した第
１の実施例と相違する点は、アイランド２の半田ボール
取り付け部以外の部分がハーフエッチングされそのエッ
チング部分が封止樹脂７により被覆されている点であ
る。本実施例では、アイランド２下にＧＮＤ配線以外の
配線を通す際にアイランドとの接触の可能性をなくすこ
とができるとともに、ＧＮＤに対する寄生容量を低減す
ることができる。なお、以上の実施例では、外部端子に
半田ボールを使用する例について説明したが、本発明に
おいては必ずしも半田ボールである必要はなく、例えば
銅製などの金属ボールに半田を被覆したもの、あるい
は、金属メッキの施された絶縁性ボールに半田を被覆し
たものなどを用いてもよい。
【００１８】
【発明の効果】以上説明したように、本発明によるＢＧ
Ａ型半導体装置は、半導体チップのＧＮＤパッドをアイ
ランドにワイヤーを用いて接続し、さらにアイランドを
実装基板上のＧＮＤ配線パターンに接続するものである
ので、チップ上のＧＮＤパッドを最短で実装基板のＧＮ
Ｄパターンに接続することができ、ＧＮＤ回路のインダ
クタンスを低減することができる。また、従来は、ＧＮ
Ｄパッドはインナーリードを用いて１ないし数個の半田
ボールにて実装基板と接続されていたが、本発明によ
り、より多くの半田ボールによる接続が可能になり、さ
らにアイランドがＧＮＤプレーンとして機能することに
より、ＧＮＤ回路の低抵抗化と安定化を実現することが
できる。また、従来、ＧＮＤ回路用に使用していたイン
ナーリードを信号系パッド用もしくは電源系パッド用に
用いることができるという副次的な効果も期待できる。
また、半導体チップの搭載されたアイランドが半田ボー
ルなどを介して実装基板と接続されているので、半導体
チップの発熱をアイランドを経由して実装基板に直接放
散させることができ、パッケージの熱抵抗を低減させて
半導体装置の温度上昇を抑えることができる。
【図面の簡単な説明】
【図１】本発明の第１の実施例の断面図。
【図２】本発明の第１の実施例に用いられるリードフレ
ームの平面図。
【図３】本発明の第２の実施例の断面図。
【図４】本発明の第３の実施例の断面図。
【図５】従来例の断面図。
【符号の説明】
１ 半導体チップ ２ アイランド ３ インナーリード ４ 半田ボール取り付け部 ５ ワイヤー ６ 半田ボール ７ 封止樹脂 ８ 吊りリード ９ 封止ライン １０ 金属板

Claims (5)

    【特許請求の範囲】
  1. 【請求項１】 リードフレームのアイランド上に半導体
    チップがマウントされ、ボール取り付け部を有しその内
    側先端部が前記アイランドの周囲に配列されているイン
    ナーリードの内側先端部と前記半導体チップの電極パッ
    ドとがワイヤーにより接続され、少なくとも前記半導体
    チップおよび前記ワイヤーが樹脂により封止され、前記
    インナーリードのボール取り付け部に導電性ボールが取
    り付けられたボールグリッドアレイ型半導体装置におい
    て、前記半導体チップのＧＮＤパッドと前記アイランド
    とがワイヤーにより接続され、かつ、前記アイランドの
    半導体チップの搭載面とは反対側の面に実装基板上への
    接続手段が設けられていることを特徴とするボールグリ
    ッドアレイ型半導体装置。
  2. 【請求項２】 前記アイランドに設けられた前記実装基
    板上への接続手段が導電性ボールであることを特徴とす
    る請求項１記載のボールグリッドアレイ型半導体装置。
  3. 【請求項３】 前記アイランドに設けられた前記実装基
    板上への接続手段が金属板であることを特徴とする請求
    項１記載のボールグリッドアレイ型半導体装置。
  4. 【請求項４】 前記インナーリード、または、前記アイ
    ランドおよび前記インナーリードは、ボール取り付け部
    を除いて半導体チップのマウント面と反対側の面がハー
    フエッチングされていることを特徴とする請求項１また
    は２記載のボールグリッドアレイ型半導体装置。
  5. 【請求項５】 前記アイランドのサイズは、その一辺の
    長さが搭載される半導体チップの一辺の長さより１．６
    〜２．６ｍｍ長いことを特徴とする請求項１記載のボー
    ルグリッドアレイ型半導体装置。
JP23195497A 1997-08-28 1997-08-28 ボールグリッドアレイ型半導体装置 Pending JPH1174404A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP23195497A JPH1174404A (ja) 1997-08-28 1997-08-28 ボールグリッドアレイ型半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP23195497A JPH1174404A (ja) 1997-08-28 1997-08-28 ボールグリッドアレイ型半導体装置

Publications (1)

Publication Number Publication Date
JPH1174404A true JPH1174404A (ja) 1999-03-16

Family

ID=16931672

Family Applications (1)

Application Number Title Priority Date Filing Date
JP23195497A Pending JPH1174404A (ja) 1997-08-28 1997-08-28 ボールグリッドアレイ型半導体装置

Country Status (1)

Country Link
JP (1) JPH1174404A (ja)

Cited By (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001057924A1 (de) * 2000-02-02 2001-08-09 Infineon Technologies Ag Halbleiterbauelement mit an der unterseite befindlichen kontakten und verfahren zur herstellung
KR20020065735A (ko) * 2001-02-07 2002-08-14 주식회사 칩팩코리아 반도체 패키지 및 그 제조방법
KR20020065733A (ko) * 2001-02-07 2002-08-14 주식회사 칩팩코리아 반도체 패키지 및 그 제조방법
KR20020065734A (ko) * 2001-02-07 2002-08-14 주식회사 칩팩코리아 반도체 패키지 및 그 제조방법
JP2003031753A (ja) * 2001-07-19 2003-01-31 Sony Corp 半導体装置及びその製造方法
KR100370851B1 (ko) * 1999-12-30 2003-02-05 앰코 테크놀로지 코리아 주식회사 반도체패키지
US6563209B1 (en) 1999-09-06 2003-05-13 Mitsubishi Denki Kabushiki Kaisha Lead frame for semiconductor device
JP2003243600A (ja) * 2001-12-14 2003-08-29 Hitachi Ltd 半導体装置およびその製造方法
US6650012B1 (en) 1999-09-06 2003-11-18 Mitsubishi Denki Kabushiki Kaisha Semiconductor device
JP2004214233A (ja) * 2002-12-26 2004-07-29 Renesas Technology Corp 半導体装置およびその製造方法
JP2005057067A (ja) * 2003-08-05 2005-03-03 Renesas Technology Corp 半導体装置およびその製造方法
JP2005252314A (ja) * 2002-10-24 2005-09-15 Matsushita Electric Ind Co Ltd リードフレーム，樹脂封止型半導体装置及びその製造方法
JP2005277434A (ja) * 2005-05-09 2005-10-06 Renesas Technology Corp 半導体装置
JP2005294871A (ja) * 2005-07-05 2005-10-20 Renesas Technology Corp 半導体装置
KR100526837B1 (ko) * 2000-04-27 2005-11-08 앰코 테크놀로지 코리아 주식회사 반도체패키지
JP2006032989A (ja) * 2005-10-07 2006-02-02 Yamaha Corp 半導体パッケージ及び半導体パッケージの製造方法
US7170149B2 (en) 2001-04-13 2007-01-30 Yamaha Corporation Semiconductor device and package, and method of manufacture therefor
JP2009164594A (ja) * 2007-12-11 2009-07-23 Dainippon Printing Co Ltd 半導体装置用基板、樹脂封止型半導体装置、半導体装置用基板の製造方法および樹脂封止型半導体装置の製造方法
JP2010103577A (ja) * 2010-02-09 2010-05-06 Rohm Co Ltd 半導体装置
JP2010141175A (ja) * 2008-12-12 2010-06-24 Toyota Motor Corp 半導体装置
KR101019369B1 (ko) * 2002-10-24 2011-03-07 파나소닉 주식회사 리드프레임, 수지봉입형 반도체장치 및 그 제조방법
CN102403283A (zh) * 2011-11-25 2012-04-04 江苏长电科技股份有限公司 有基岛球栅阵列封装结构及其制造方法
US8193091B2 (en) * 2002-01-09 2012-06-05 Panasonic Corporation Resin encapsulated semiconductor device and method for manufacturing the same
JP2012209314A (ja) * 2011-03-29 2012-10-25 Dainippon Printing Co Ltd 半導体装置および半導体装置の製造方法
JP2013524552A (ja) * 2010-04-12 2013-06-17 日本テキサス・インスツルメンツ株式会社 ハーフエッチングされた金属リードフレーム上に組み立てられたチップを有するボールグリッドアレイデバイス
JP2014090206A (ja) * 2000-03-13 2014-05-15 Dainippon Printing Co Ltd 樹脂封止型半導体装置

Cited By (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6563209B1 (en) 1999-09-06 2003-05-13 Mitsubishi Denki Kabushiki Kaisha Lead frame for semiconductor device
US6790711B2 (en) 1999-09-06 2004-09-14 Mitsubishi Denki Kabushiki Kaisha Method of making semiconductor device
US6650012B1 (en) 1999-09-06 2003-11-18 Mitsubishi Denki Kabushiki Kaisha Semiconductor device
KR100370851B1 (ko) * 1999-12-30 2003-02-05 앰코 테크놀로지 코리아 주식회사 반도체패키지
WO2001057924A1 (de) * 2000-02-02 2001-08-09 Infineon Technologies Ag Halbleiterbauelement mit an der unterseite befindlichen kontakten und verfahren zur herstellung
JP2014090206A (ja) * 2000-03-13 2014-05-15 Dainippon Printing Co Ltd 樹脂封止型半導体装置
KR100526837B1 (ko) * 2000-04-27 2005-11-08 앰코 테크놀로지 코리아 주식회사 반도체패키지
KR20020065733A (ko) * 2001-02-07 2002-08-14 주식회사 칩팩코리아 반도체 패키지 및 그 제조방법
KR20020065735A (ko) * 2001-02-07 2002-08-14 주식회사 칩팩코리아 반도체 패키지 및 그 제조방법
KR20020065734A (ko) * 2001-02-07 2002-08-14 주식회사 칩팩코리아 반도체 패키지 및 그 제조방법
US7554182B2 (en) 2001-04-13 2009-06-30 Yamaha Corporation Semiconductor device and package, and method of manufacturer therefor
KR100677651B1 (ko) * 2001-04-13 2007-02-01 야마하 가부시키가이샤 반도체 소자 및 패키지와 그 제조방법
US7170149B2 (en) 2001-04-13 2007-01-30 Yamaha Corporation Semiconductor device and package, and method of manufacture therefor
JP2003031753A (ja) * 2001-07-19 2003-01-31 Sony Corp 半導体装置及びその製造方法
JP2003243600A (ja) * 2001-12-14 2003-08-29 Hitachi Ltd 半導体装置およびその製造方法
US8193091B2 (en) * 2002-01-09 2012-06-05 Panasonic Corporation Resin encapsulated semiconductor device and method for manufacturing the same
KR101019369B1 (ko) * 2002-10-24 2011-03-07 파나소닉 주식회사 리드프레임, 수지봉입형 반도체장치 및 그 제조방법
JP2005252314A (ja) * 2002-10-24 2005-09-15 Matsushita Electric Ind Co Ltd リードフレーム，樹脂封止型半導体装置及びその製造方法
JP2004214233A (ja) * 2002-12-26 2004-07-29 Renesas Technology Corp 半導体装置およびその製造方法
JP2005057067A (ja) * 2003-08-05 2005-03-03 Renesas Technology Corp 半導体装置およびその製造方法
JP2005277434A (ja) * 2005-05-09 2005-10-06 Renesas Technology Corp 半導体装置
JP2005294871A (ja) * 2005-07-05 2005-10-20 Renesas Technology Corp 半導体装置
JP2006032989A (ja) * 2005-10-07 2006-02-02 Yamaha Corp 半導体パッケージ及び半導体パッケージの製造方法
JP2009164594A (ja) * 2007-12-11 2009-07-23 Dainippon Printing Co Ltd 半導体装置用基板、樹脂封止型半導体装置、半導体装置用基板の製造方法および樹脂封止型半導体装置の製造方法
JP2012231176A (ja) * 2007-12-11 2012-11-22 Dainippon Printing Co Ltd 半導体装置用基板、樹脂封止型半導体装置、半導体装置用基板の製造方法および樹脂封止型半導体装置の製造方法
JP2010141175A (ja) * 2008-12-12 2010-06-24 Toyota Motor Corp 半導体装置
JP2010103577A (ja) * 2010-02-09 2010-05-06 Rohm Co Ltd 半導体装置
JP2013524552A (ja) * 2010-04-12 2013-06-17 日本テキサス・インスツルメンツ株式会社 ハーフエッチングされた金属リードフレーム上に組み立てられたチップを有するボールグリッドアレイデバイス
JP2012209314A (ja) * 2011-03-29 2012-10-25 Dainippon Printing Co Ltd 半導体装置および半導体装置の製造方法
CN102403283A (zh) * 2011-11-25 2012-04-04 江苏长电科技股份有限公司 有基岛球栅阵列封装结构及其制造方法

Similar Documents

Publication Publication Date Title
JPH1174404A (ja) ボールグリッドアレイ型半導体装置
US5800958A (en) Electrically enhanced power quad flat pack arrangement
US20010045644A1 (en) Semiconductor package having heat sink at the outer surface
KR19990037421A (ko) 몰드 bga 형 반도체 장치 및 그 제조 방법
KR100372587B1 (ko) 반도체 장치
US20120306064A1 (en) Chip package
JPH08139218A (ja) 混成集積回路装置およびその製造方法
EP0436126A2 (en) Resin-encapsulated semiconductor device
JP3183064B2 (ja) 半導体装置
JP2007036035A (ja) 半導体装置
JPH0661408A (ja) 表面実装型半導体装置
JPH1032300A (ja) リードフレーム，半導体装置及び半導体装置の製造方法
JPH10154768A (ja) 半導体装置及びその製造方法
KR100260996B1 (ko) 리드프레임을 이용한 어레이형 반도체패키지 및 그 제조 방법
JP2690248B2 (ja) 表面実装型半導体装置
KR200169583Y1 (ko) 볼 그리드 어레이 패키지
JP2000286378A (ja) 樹脂封止型半導体装置
JPH0521649A (ja) 半導体装置
JP2001319943A (ja) 半導体装置
JPS59175753A (ja) 半導体装置およびリ−ドフレ−ム
JPH1174302A (ja) 樹脂封止型半導体装置
JP3260422B2 (ja) Ｉｃパッケージ
KR100760953B1 (ko) 방열판을 구비한 비지에이 반도체 패키지
KR950010866B1 (ko) 표면 실장형(surface mounting type) 반도체 패키지(package)
JPH10209322A (ja) 半導体装置およびその実装構造