JP3260422B2 - Ｉｃパッケージ - Google Patents
ＩｃパッケージInfo
- Publication number
- JP3260422B2 JP3260422B2 JP17821392A JP17821392A JP3260422B2 JP 3260422 B2 JP3260422 B2 JP 3260422B2 JP 17821392 A JP17821392 A JP 17821392A JP 17821392 A JP17821392 A JP 17821392A JP 3260422 B2 JP3260422 B2 JP 3260422B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- package
- support
- power supply
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
Landscapes
- Wire Bonding (AREA)
Description
【０００１】
【産業上の利用分野】この発明は特に電源の強力化が要
求されるＩＣパッケージに関する。
求されるＩＣパッケージに関する。
【０００２】
【従来の技術】図１０，１１はそれぞれ従来のＩＣパッ
ケージの構成を示す断面図である。図１０はＰＧＡ（ピ
ン・グリッド・アレイ）タイプのＩＣパッケージであ
る。保護材41はプラスチックまたはセラミック等の電気
絶縁性材料により構成されている。保護材41中央のキャ
ビティ部42に半導体チップ43が搭載されている。半導体
チップ43に配置された各電極パッドはボンディングワイ
ヤ44によりキャビティ部42四方に展開される配線パター
ン45と接続される。配線パターン45は保護材41外部に突
出する所定の端子46と接続され、基板47に実装される。
ケージの構成を示す断面図である。図１０はＰＧＡ（ピ
ン・グリッド・アレイ）タイプのＩＣパッケージであ
る。保護材41はプラスチックまたはセラミック等の電気
絶縁性材料により構成されている。保護材41中央のキャ
ビティ部42に半導体チップ43が搭載されている。半導体
チップ43に配置された各電極パッドはボンディングワイ
ヤ44によりキャビティ部42四方に展開される配線パター
ン45と接続される。配線パターン45は保護材41外部に突
出する所定の端子46と接続され、基板47に実装される。
【０００３】図１１はＦＰ（フラット・パッケージ）タ
イプのものであり、図１０と同様の箇所には同一符号を
付して説明する。保護材41はプラスチックまたはセラミ
ック等の電気絶縁性材料により構成されている。保護材
41中央のベッド51に半導体チップ43が搭載されている。
半導体チップ43に配置された各電極パッドはボンディン
グワイヤ44によりベッド51四方に展開される配線パター
ン52それぞれと接続される。配線パターン52は保護材41
外部に端子53として導出され、基板47に実装される。
イプのものであり、図１０と同様の箇所には同一符号を
付して説明する。保護材41はプラスチックまたはセラミ
ック等の電気絶縁性材料により構成されている。保護材
41中央のベッド51に半導体チップ43が搭載されている。
半導体チップ43に配置された各電極パッドはボンディン
グワイヤ44によりベッド51四方に展開される配線パター
ン52それぞれと接続される。配線パターン52は保護材41
外部に端子53として導出され、基板47に実装される。
【０００４】図１０のＩＣパッケージにおける低電位側
の電源ＧＮＤまたは高電位側の電源ＶＤＤはそれぞれの
端子46、配線パターン45、ボンディングワイヤ44を通っ
て半導体チップ43に供給される。
の電源ＧＮＤまたは高電位側の電源ＶＤＤはそれぞれの
端子46、配線パターン45、ボンディングワイヤ44を通っ
て半導体チップ43に供給される。
【０００５】また、図１１のＩＣパッケージにおける上
記電源ＧＮＤ，ＶＤＤもそれぞれの端子53、配線パター
ン52、ボンディングワイヤ44を通って半導体チップ43に
供給される。
記電源ＧＮＤ，ＶＤＤもそれぞれの端子53、配線パター
ン52、ボンディングワイヤ44を通って半導体チップ43に
供給される。
【０００６】上記構成において、半導体チップの動作の
高速化、大規模化により、ＩＣパッケージの電源を強力
化する必要性がでてきている。これに伴い、ＩＣパッケ
ージの電源として用いる端子の本数が端子全体に占める
割合に対し多くなる。これは、パッケージサイズの増
加、実装の困難性という問題につながる。
高速化、大規模化により、ＩＣパッケージの電源を強力
化する必要性がでてきている。これに伴い、ＩＣパッケ
ージの電源として用いる端子の本数が端子全体に占める
割合に対し多くなる。これは、パッケージサイズの増
加、実装の困難性という問題につながる。
【０００７】さらに、電気的にはパッケージサイズの増
加により、信号線が長くなる。そして、端子46や53、配
線パターン45や52、ボンディングワイヤ44を介し外部の
電源が供給されるために、電源のインダクタンスが大き
くなるといった問題があり、これらが原因で、電源ノイ
ズが発生し易くなり、半導体チップ43の誤動作を招く。
加により、信号線が長くなる。そして、端子46や53、配
線パターン45や52、ボンディングワイヤ44を介し外部の
電源が供給されるために、電源のインダクタンスが大き
くなるといった問題があり、これらが原因で、電源ノイ
ズが発生し易くなり、半導体チップ43の誤動作を招く。
【０００８】また、半導体チップ43及びその周辺は電気
絶縁性材料（保護材41）により覆われている。一般に保
護材41の熱伝導度は放熱性が悪い。従って、半導体チッ
プで発生される熱はその放熱を端子46や53でまかなう割
合が大きい。しかし、端子46や53だけでは十分に放熱で
きない。
絶縁性材料（保護材41）により覆われている。一般に保
護材41の熱伝導度は放熱性が悪い。従って、半導体チッ
プで発生される熱はその放熱を端子46や53でまかなう割
合が大きい。しかし、端子46や53だけでは十分に放熱で
きない。
【０００９】
【発明が解決しようとする課題】このように、従来では
ＩＣパッケージの電源を強力化するために、電源端子の
本数を増加させる。これにはパッケージサイズの増加や
実装の困難性が伴う。また、パッケージサイズの増加に
伴い、電源のインダクタンスが大きくなり、電源ノイズ
が発生するという欠点がある。さらにＩＣパッケージ外
部へ放熱されにくい。
ＩＣパッケージの電源を強力化するために、電源端子の
本数を増加させる。これにはパッケージサイズの増加や
実装の困難性が伴う。また、パッケージサイズの増加に
伴い、電源のインダクタンスが大きくなり、電源ノイズ
が発生するという欠点がある。さらにＩＣパッケージ外
部へ放熱されにくい。
【００１０】この発明は上記のような事情を考慮してな
されたものであり、その目的は、実装が容易でノイズ発
生の少ない、かつ、半導体チップで発生される熱の放熱
効率を向上させたＩＣパッケージを提供することにあ
る。
されたものであり、その目的は、実装が容易でノイズ発
生の少ない、かつ、半導体チップで発生される熱の放熱
効率を向上させたＩＣパッケージを提供することにあ
る。
【００１１】
【課題を解決するための手段】この発明のＩＣパッケー
ジは、同一平面内に電気的に分離して形成された複数の
電源を有する支持台と、前記支持台の上部に搭載された
半導体チップと、前記半導体チップと前記複数の電源と
をそれぞれ接続する配線とを具備し、前記半導体チップ
を保護し、かつ前記複数の電源における前記半導体チッ
プと反対側の第１の部分と前記半導体チップ側の第２の
部分とを前記支持台の外部に露出させたパッケージ構造
とし、前記第２の部分の露出面は前記第１の部分の露出
面よりも小さいことを特徴とする。
ジは、同一平面内に電気的に分離して形成された複数の
電源を有する支持台と、前記支持台の上部に搭載された
半導体チップと、前記半導体チップと前記複数の電源と
をそれぞれ接続する配線とを具備し、前記半導体チップ
を保護し、かつ前記複数の電源における前記半導体チッ
プと反対側の第１の部分と前記半導体チップ側の第２の
部分とを前記支持台の外部に露出させたパッケージ構造
とし、前記第２の部分の露出面は前記第１の部分の露出
面よりも小さいことを特徴とする。
【００１２】
【作用】この発明では、電源電極となる支持台がパッケ
ージ外に導出され外部と接続されるようになっている。
これにより、電源用の端子を集結させ、もって、半導体
チップの放熱を容易にする。
ージ外に導出され外部と接続されるようになっている。
これにより、電源用の端子を集結させ、もって、半導体
チップの放熱を容易にする。
【００１３】
【実施例】以下、図面を参照してこの発明を実施例によ
り説明する。
り説明する。
【００１４】図１はこの発明の第１実施例によるＩＣパ
ッケージの構成を示す断面図である。ＦＰ（フラット・
パッケージ）タイプであり、電気的に絶縁性の保護材1
内に半導体チップ2 が内臓されている。半導体チップ2
は支持台3 上に搭載されている。この支持台3 は半導体
チップ2 の電源、例えば低電位側電源ＧＮＤとなる。
ッケージの構成を示す断面図である。ＦＰ（フラット・
パッケージ）タイプであり、電気的に絶縁性の保護材1
内に半導体チップ2 が内臓されている。半導体チップ2
は支持台3 上に搭載されている。この支持台3 は半導体
チップ2 の電源、例えば低電位側電源ＧＮＤとなる。
【００１５】支持台3 は一部絶縁物で覆われ、その表面
に形成されたパッド3-1 と半導体チップ2 表面に配置さ
れた各電極パッド4 のうちＧＮＤとなるパッド4-1 と電
気的に接続されている。ここでは、支持台3 とパッド4-
1 とはボンディングワイヤ5により接続されている。そ
の他の電極パッド4 にもそれぞれ、外部に導出されて端
子6 となる内部の配線パターン7 とボンディングワイヤ
等で接続手段がなされるが、図面の簡明化のため省略し
ている。この支持台3 は下部を保護材1 底部から外部に
露出させた構造となっており、底面に電源電極が導出さ
れている。
に形成されたパッド3-1 と半導体チップ2 表面に配置さ
れた各電極パッド4 のうちＧＮＤとなるパッド4-1 と電
気的に接続されている。ここでは、支持台3 とパッド4-
1 とはボンディングワイヤ5により接続されている。そ
の他の電極パッド4 にもそれぞれ、外部に導出されて端
子6 となる内部の配線パターン7 とボンディングワイヤ
等で接続手段がなされるが、図面の簡明化のため省略し
ている。この支持台3 は下部を保護材1 底部から外部に
露出させた構造となっており、底面に電源電極が導出さ
れている。
【００１６】上記実施例によれば、ＧＮＤ電極としての
支持台3 は電源ＧＮＤを短い距離で集結させ、保護材1
の底部に露出され外部と接続される構成である。これに
より、電源の電極面積が広くなる。従って、ＩＣパッケ
ージの電源の強力化が図れ、しかも電源のインダクタン
スの減少が期待できる。また、半導体チップ2 で発生さ
れる熱の放熱効率を向上させる。
支持台3 は電源ＧＮＤを短い距離で集結させ、保護材1
の底部に露出され外部と接続される構成である。これに
より、電源の電極面積が広くなる。従って、ＩＣパッケ
ージの電源の強力化が図れ、しかも電源のインダクタン
スの減少が期待できる。また、半導体チップ2 で発生さ
れる熱の放熱効率を向上させる。
【００１７】図２は、図１の構成のＩＣパッケージをプ
リント基板に実装した構成の断面図である。プリント基
板11のＧＮＤプレーン12に支持台3 のＧＮＤ電極が広い
面積ではんだ等により接続されている。その他の信号線
（図示せず）もＧＮＤプレーン12から絶縁膜13上に形成
された配線14に端子6 を介して接続される。
リント基板に実装した構成の断面図である。プリント基
板11のＧＮＤプレーン12に支持台3 のＧＮＤ電極が広い
面積ではんだ等により接続されている。その他の信号線
（図示せず）もＧＮＤプレーン12から絶縁膜13上に形成
された配線14に端子6 を介して接続される。
【００１８】半導体チップ2 は熱伝導率の高い物質で構
成される支持台3 を介し、プリント基板11中で熱伝導率
の高い物質で構成されるＧＮＤプレーン12に接続され
る。よって、半導体チップ2 で発生される熱はプリント
基板11に放熱され易くなる。
成される支持台3 を介し、プリント基板11中で熱伝導率
の高い物質で構成されるＧＮＤプレーン12に接続され
る。よって、半導体チップ2 で発生される熱はプリント
基板11に放熱され易くなる。
【００１９】上記構成によれば、半導体チップ2 におけ
る電源ＧＮＤと外部ＧＮＤとの接続距離は端子を介して
接続されるよりも短くなるため、ノイズ発生の原因の一
つであるインダクタンス成分が減少し、ノイズの発生が
抑えられる。
る電源ＧＮＤと外部ＧＮＤとの接続距離は端子を介して
接続されるよりも短くなるため、ノイズ発生の原因の一
つであるインダクタンス成分が減少し、ノイズの発生が
抑えられる。
【００２０】図３はこの発明の第２実施例によるＩＣパ
ッケージの構成を示す断面図である。前記図１の構成と
同様の箇所には同一の符号を付して説明は省略する。電
源はプリント基板15から支持台16、パッケージ内部の配
線パターン17及び7 、ボンディングワイヤ18を通して半
導体チップ2 に供給される。支持台16は端子6 と同様、
はんだ等によりプリント基板15と接続される。
ッケージの構成を示す断面図である。前記図１の構成と
同様の箇所には同一の符号を付して説明は省略する。電
源はプリント基板15から支持台16、パッケージ内部の配
線パターン17及び7 、ボンディングワイヤ18を通して半
導体チップ2 に供給される。支持台16は端子6 と同様、
はんだ等によりプリント基板15と接続される。
【００２１】図４はこの発明の第３実施例によるＩＣパ
ッケージの構成を示す断面図である。ＰＧＡ（ピン・グ
リッド・アレイ）タイプのＩＣパッケージであり、電気
的に絶縁性の保護材21内のキャビティ部22に半導体チッ
プ23が内臓されている。この半導体チップ23はキャビテ
ィ部22にまで導出された支持台24上に搭載されている。
この支持台24は半導体チップ23の電源電極となり、支持
台24の所定のパッドと半導体チップ23表面の所定の電極
パッドとがボンディングワイヤ25により接続されてい
る。
ッケージの構成を示す断面図である。ＰＧＡ（ピン・グ
リッド・アレイ）タイプのＩＣパッケージであり、電気
的に絶縁性の保護材21内のキャビティ部22に半導体チッ
プ23が内臓されている。この半導体チップ23はキャビテ
ィ部22にまで導出された支持台24上に搭載されている。
この支持台24は半導体チップ23の電源電極となり、支持
台24の所定のパッドと半導体チップ23表面の所定の電極
パッドとがボンディングワイヤ25により接続されてい
る。
【００２２】電源以外の信号線については図示しない
が、それぞれボンディングワイヤによりキャビティ部22
両側の配線パターンを介して外部に突出する端子26と接
続される。支持台24は各端子26と同様にプリント基板27
にはんだ等により接続されている。
が、それぞれボンディングワイヤによりキャビティ部22
両側の配線パターンを介して外部に突出する端子26と接
続される。支持台24は各端子26と同様にプリント基板27
にはんだ等により接続されている。
【００２３】図５はこの発明の第４実施例によるＩＣパ
ッケージの構成を示す断面図である。上記図４の構成と
同様の箇所には同一の符号を付して説明は省略する。こ
の構成では、支持台24は半導体チップ23が搭載されるキ
ャビティ部22にまで導出されない。電源はプリント基板
27から支持台24、パッケージ内部の配線パターン28、ボ
ンディングワイヤ29を通して半導体チップ23に供給され
る。
ッケージの構成を示す断面図である。上記図４の構成と
同様の箇所には同一の符号を付して説明は省略する。こ
の構成では、支持台24は半導体チップ23が搭載されるキ
ャビティ部22にまで導出されない。電源はプリント基板
27から支持台24、パッケージ内部の配線パターン28、ボ
ンディングワイヤ29を通して半導体チップ23に供給され
る。
【００２４】図６，図７は上記各実施例における、この
発明にかかるＩＣパッケージ底面に露出した支持台底部
の平面図であり、電源電極パターンの具体例を示すもの
である。各図において、第１、第２の高電位電源ＶＤ
Ｄ，ＶＤＤ２、第１、第２の低電位電源ＧＮＤ，ＧＮＤ
２がそれぞれ絶縁物31によって各電源エリアに区分され
ている。このような種々の電源電極のパターンが設けら
れ、支持台上部に搭載された半導体チップの所定の電極
パッドと接続される。
発明にかかるＩＣパッケージ底面に露出した支持台底部
の平面図であり、電源電極パターンの具体例を示すもの
である。各図において、第１、第２の高電位電源ＶＤ
Ｄ，ＶＤＤ２、第１、第２の低電位電源ＧＮＤ，ＧＮＤ
２がそれぞれ絶縁物31によって各電源エリアに区分され
ている。このような種々の電源電極のパターンが設けら
れ、支持台上部に搭載された半導体チップの所定の電極
パッドと接続される。
【００２５】図８，図９はそれぞれこの発明の要部を示
す断面図であり、前記図１または図４の構成において半
導体チップと支持台（電源電極）が接続される他の実施
例を上記図６の電極パターンを例にとって示したもので
ある。
す断面図であり、前記図１または図４の構成において半
導体チップと支持台（電源電極）が接続される他の実施
例を上記図６の電極パターンを例にとって示したもので
ある。
【００２６】図８では、支持台32の電源エリア33から半
導体チップ34の裏面、側面の配線パターン35を経由して
半導体チップ34の上部にある所定の回路まで電源を供給
するように構成されている。支持台32と半導体チップ34
本体との隙間がある場合には、支持台32に貫通孔を開け
るなどして絶縁物を注入してもよいし、不活性ガスを導
入して気密封止してもよい。
導体チップ34の裏面、側面の配線パターン35を経由して
半導体チップ34の上部にある所定の回路まで電源を供給
するように構成されている。支持台32と半導体チップ34
本体との隙間がある場合には、支持台32に貫通孔を開け
るなどして絶縁物を注入してもよいし、不活性ガスを導
入して気密封止してもよい。
【００２７】図９では、半導体チップ34の基板よりビア
36を通して半導体チップ34の上部にある所定の回路まで
電源を供給するように構成されている。支持台32と半導
体チップ34本体との隙間は上記と同様に絶縁物を注入し
てもよいし、不活性ガスを導入し、気密封止してもよ
い。
36を通して半導体チップ34の上部にある所定の回路まで
電源を供給するように構成されている。支持台32と半導
体チップ34本体との隙間は上記と同様に絶縁物を注入し
てもよいし、不活性ガスを導入し、気密封止してもよ
い。
【００２８】以上、各図の構成よりまとめて次のような
利点が上げられる。第１に、電源をパッケージ下部の支
持台から供給することにより、電源の端子をなくするこ
とができ、それに伴い、パッケージサイズを小さくな
る。第２に、全体の端子数を減らすことになるので従来
品と比べると実装が容易になる。第３に、電気的にはＧ
ＮＤ，ＶＤＤ等の電源ラインが太く短い形状になるの
で、電源の強化になり、インダクタンスも減少するの
で、同時スイッチングによるノイズも減る。第４に、放
熱性においてもパッケージとプリント基板の接合面積を
大幅に増やす事になり、半導体チップで発生した熱に対
し、プリント基板のＧＮＤ，ＶＤＤプレーン等を放熱媒
体として有効に利用でき、熱抵抗が低くなる。
利点が上げられる。第１に、電源をパッケージ下部の支
持台から供給することにより、電源の端子をなくするこ
とができ、それに伴い、パッケージサイズを小さくな
る。第２に、全体の端子数を減らすことになるので従来
品と比べると実装が容易になる。第３に、電気的にはＧ
ＮＤ，ＶＤＤ等の電源ラインが太く短い形状になるの
で、電源の強化になり、インダクタンスも減少するの
で、同時スイッチングによるノイズも減る。第４に、放
熱性においてもパッケージとプリント基板の接合面積を
大幅に増やす事になり、半導体チップで発生した熱に対
し、プリント基板のＧＮＤ，ＶＤＤプレーン等を放熱媒
体として有効に利用でき、熱抵抗が低くなる。
【００２９】なお、上記図１の実施例では半導体チップ
2 が支持台3 上に直接搭載される構造を示したが、製造
工程上の都合により、ベッドに半導体チップ2 が固着し
たものを支持台3 上に搭載する構造も考えられる。
2 が支持台3 上に直接搭載される構造を示したが、製造
工程上の都合により、ベッドに半導体チップ2 が固着し
たものを支持台3 上に搭載する構造も考えられる。
【００３０】
【発明の効果】以上説明したようにこの発明によれば、
支持台により電源用の端子を集結させたので、実装が容
易でノイズ発生の少ない、しかも熱抵抗が低くなるＩＣ
パッケージが提供できる。
支持台により電源用の端子を集結させたので、実装が容
易でノイズ発生の少ない、しかも熱抵抗が低くなるＩＣ
パッケージが提供できる。
【図１】この発明の第１実施例によるＩＣパッケージの
構成を示す断面図。
構成を示す断面図。
【図２】図１の構成のＩＣパッケージをプリント基板に
実装した構成の断面図。
実装した構成の断面図。
【図３】この発明の第２実施例によるＩＣパッケージの
構成を示す断面図。
構成を示す断面図。
【図４】図４はこの発明の第３実施例によるＩＣパッケ
ージの構成を示す断面図。
ージの構成を示す断面図。
【図５】この発明の第４実施例によるＩＣパッケージの
構成を示す断面図。
構成を示す断面図。
【図６】この発明にかかるＩＣパッケージ底面に露出し
た支持台底部の第１の平面図。
た支持台底部の第１の平面図。
【図７】この発明にかかるＩＣパッケージ底面に露出し
た支持台底部の第２の平面図。
た支持台底部の第２の平面図。
【図８】半導体チップと支持台が接続される要部を示す
第１の断面図。
第１の断面図。
【図９】半導体チップと支持台が接続される要部を示す
第２の断面図。
第２の断面図。
【図１０】従来のＩＣパッケージの構成を示す第１の断
面図。
面図。
【図１１】従来のＩＣパッケージの構成を示す第２の断
面図。
面図。
1…保護材、 2…半導体チップ、 3…支持台、 4…電極
パッド、 5…ボンディングワイヤ、 6…端子、 7…配線
パターン、11…プリント基板、12…ＧＮＤプレーン。
パッド、 5…ボンディングワイヤ、 6…端子、 7…配線
パターン、11…プリント基板、12…ＧＮＤプレーン。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平１−13755（ＪＰ，Ａ) 特開 平４−127563（ＪＰ，Ａ) 特開 昭62−265744（ＪＰ，Ａ) 特開 平２−288252（ＪＰ，Ａ) 特開 昭59−54247（ＪＰ，Ａ) 特開 平４−181764（ＪＰ，Ａ) 実開 昭62−74334（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 23/12 H01L 23/50
Claims (4)
- 【請求項１】 同一平面内に電気的に分離して形成され
た複数の電源を有する支持台と、 前記支持台の上部に搭載された半導体チップと、 前記半導体チップと前記複数の電源とをそれぞれ接続す
る配線とを具備し、 前記半導体チップを保護し、かつ前記複数の電源におけ
る前記半導体チップと反対側の第１の部分と前記半導体
チップ側の第２の部分とを前記支持台の外部に露出させ
たパッケージ構造とし、前記第２の部分の露出面は前記
第１の部分の露出面よりも小さいことを特徴とするＩＣ
パッケージ。 - 【請求項２】 前記配線は前記半導体チップの側面に形
成されており、この配線を介して前記複数の電源から前
記半導体チップへ電源が供給されることを特徴とする請
求項１記載のＩＣパッケージ。 - 【請求項３】 前記配線は前記半導体チップの内部を貫
通して形成されており、この配線を介して前記複数の電
源から前記半導体チップへ電源が供給されることを特徴
とする請求項１記載のＩＣパッケージ。 - 【請求項４】 前記第２の部分の前記露出面は、前記配
線直下に存在することを特徴とする請求項１乃至３のい
ずれか１項に記載のＩＣパッケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17821392A JP3260422B2 (ja) | 1992-07-06 | 1992-07-06 | Ｉｃパッケージ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17821392A JP3260422B2 (ja) | 1992-07-06 | 1992-07-06 | Ｉｃパッケージ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0621254A JPH0621254A (ja) | 1994-01-28 |
| JP3260422B2 true JP3260422B2 (ja) | 2002-02-25 |
Family
ID=16044564
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17821392A Expired - Fee Related JP3260422B2 (ja) | 1992-07-06 | 1992-07-06 | Ｉｃパッケージ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3260422B2 (ja) |
-
1992
- 1992-07-06 JP JP17821392A patent/JP3260422B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0621254A (ja) | 1994-01-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5598031A (en) | Electrically and thermally enhanced package using a separate silicon substrate | |
| US5293301A (en) | Semiconductor device and lead frame used therein | |
| JP2671922B2 (ja) | 半導体パッケージ | |
| JP3051011B2 (ja) | パワ−モジュ−ル | |
| US6054759A (en) | Semiconductor chip and package with heat dissipation | |
| JPH07254668A (ja) | 高熱放出用の半導体パッケージ | |
| JPH1174404A (ja) | ボールグリッドアレイ型半導体装置 | |
| JPH064595Y2 (ja) | ハイブリッドｉｃ | |
| JPH1056093A (ja) | 半導体装置およびその半導体装置を組み込んだ電子装置 | |
| JPH0777258B2 (ja) | 半導体装置 | |
| KR100598652B1 (ko) | 반도체장치 | |
| JP3764214B2 (ja) | プリント回路基板およびこれを備えた電子機器 | |
| JP3260422B2 (ja) | Ｉｃパッケージ | |
| US5150198A (en) | Radiator for semiconductor chip | |
| JPH03174749A (ja) | 半導体装置 | |
| JPS6220707B2 (ja) | ||
| JP3183064B2 (ja) | 半導体装置 | |
| JP2901401B2 (ja) | マルチチップモジュール | |
| JP2993480B2 (ja) | 半導体装置 | |
| JPH06326236A (ja) | 樹脂封止型半導体装置 | |
| JP3013612B2 (ja) | 半導体装置 | |
| JPH1174302A (ja) | 樹脂封止型半導体装置 | |
| JPH04299849A (ja) | 半導体装置 | |
| JPH04219966A (ja) | 半導体素子 | |
| JP3036976B2 (ja) | マルチチップモジュール |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20001212 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20011127 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071214 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081214 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091214 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |