JP2671922B2 - 半導体パッケージ - Google Patents

半導体パッケージ

Info

Publication number
JP2671922B2
JP2671922B2 JP62128494A JP12849487A JP2671922B2 JP 2671922 B2 JP2671922 B2 JP 2671922B2 JP 62128494 A JP62128494 A JP 62128494A JP 12849487 A JP12849487 A JP 12849487A JP 2671922 B2 JP2671922 B2 JP 2671922B2
Authority
JP
Japan
Prior art keywords
conductive
semiconductor device
fingers
package
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP62128494A
Other languages
English (en)
Other versions
JPS6324647A (ja
Inventor
アーノルド グリーンバーグ ローレンス
ジャコブ ランドー デイヴィッド
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AT&T Corp
Original Assignee
AT&T Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by AT&T Corp filed Critical AT&T Corp
Publication of JPS6324647A publication Critical patent/JPS6324647A/ja
Application granted granted Critical
Publication of JP2671922B2 publication Critical patent/JP2671922B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49861—Lead-frames fixed on or encapsulated in insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49558—Insulating layers on lead frames, e.g. bridging members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Bipolar Transistors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

【発明の詳細な説明】 発明の技術分野 本発明は半導体デバイス パッケージ、より詳細に
は、半導体から外部リードへの高密度接続が要求される
パッケージに関する。 発明の背景 標準の半導体デバイス パッケージングにおいては、
半導体チップがリード フレームを使用して外部回路に
電気的に接続される。リード フレームはフレームの相
対する２辺あるいは４辺の全てからフレームの幾何中心
に内側に向って放射状に延びる複数の導電指を含む中の
詰った絵画フレームのようなものとみなすことができ
る。さらに、フレームの４つの角の各々から内側に向っ
て導電指が延びるが、これは幾何中心部分を占拠する通
常パドルと呼ばれる正方形あるいは長方形の金属辺に終
端する。チップの第１の面がパドルに接合され、反対側
の面上のコンタクト パッドが導電ワイヤーをパッドと
導電指に接合することによってリード フレーム指に電
気的に結合される。チップ及びリード フレーム指の部
分が次にエポキシあるいはプラスチック成形化合物など
の材質にてカプセル化、つまり形成され、形成されたパ
ッケージ本体及びリード フレーム指がフレームから切
断される。リード フレーム指が次に、典型的には印刷
回路基板である第２のレベルの相互接続基板にこのパッ
ケージを電気的に接続するための手段を提供するように
成形される。つまりこのリード フレーム指は半導体チ
ップに対するI/Oリードを構成する。 この標準のパッケージング方法は一般には満足でき
る。ただし、チップ コンタクト パッドとリード フ
レーム指との間に、コンタクト パッドの数が非常に多
い及び／あるいはチップのサイズが標準より小さい等の
理由によって、高密度の接続が要求される場合は問題を
含む。つまり、このような場合、高密度の相互接続が達
成できる程度にフレーム指を互いに十分に接近して製造
することは困難である。例えば、リード フレーム指
は、通常、16ミル（0.4mm）ピッチ（２つの隣接するフ
レーム指間の中心距離）以下に製造することは困難であ
る。標準の寸法（320ミル、つまり8mm）のチップの一辺
に50個のパッドを持つチップに接続を提供したい場合、
ピッチの制約からフレーム指の端はチップの内側約240
ミル（6.1mm）まで延すことができるのみである。これ
はパッドとフレーム指の間のワイヤーのたるみあるいは
短絡の原因となる。 高密度I/O接続の問題を解決する１つの方法として、
多重レベル セラミックあるいはガラスパッケージを使
用する方法がある（例えば、合衆国特許第4,498,122号
を参照すること）。これは機能的には問題ないがコスト
がかなり高い。最近提案された１つの可能な代替方法と
して、チップを接続するための多重レベル リード フ
レーム構造を提供する方法がある。ただし、高密度接続
のためのさらに別のパッケージを提供することが要求さ
れる。 また、別の解決方法の半導体パッケージの従来例とし
て、特開昭62−2628号公報に開示される、中間リード枠
体を有する半導体装置がある。かかる半導体装置は、半
導体チップが搭載されるリードフレームの素子搭載領域
（ヘッド）と、その半導体チップを取り囲むように素子
搭載領域上にマウントされる中間リード枠体とを備え、
中間リード枠体は絶縁基板からなり、その上に設けられ
た銅板からなる配線を有する。この銅板は枠体の端部か
ら越えない状態、すなわち端部に一致する状態に設けら
れており、アウタリードとはワイヤにより接続されてい
る。しかしながら、この半導体パッケージは上述の従来
例と同様にワイヤのたるみ及び短絡の原因となる。ま
た、銅板をアウタリードと直接に機械的に接続、例えば
熱圧縮結合すると、その熱からチップを保護するために
絶縁体の厚さを増加させなければならず、結果として半
導体パッケージの小型軽量化を達成できないという問題
点があった。 また、どの従来の半導体パッケージも動作中にチップ
から熱が十分に除去できないことである。これはチップ
が複雑となり、より多くの機能の遂行を要求されるのに
伴ってますます大きな問題となる。従って、熱発散が十
分な半導体パッケージを提供することが要求される。 発明の概要 本発明による半導体デバイス パッケージは１つの搭
載パッド及び複数の第１の導電指を持つが、個々の導電
指の一端がパッドに接近して位置され、導電指の一端と
パッドとの間に第１の間隙が形成される。絶縁膜上に形
成された複数の第２の導電指がこの間隙の上に延びる
が、この第２の複数の導電指の一端は対応する第１の導
電指に接合され、この第２の導電指の他端はパッドの側
面に接近して終端され、第２の導電指とパッドとの間に
第１の間隙より小さな第２の間隙を形成する。 実施例 半導体デバイスのパッケージングは第１図に示される
ような標準タイプのリード フレームから開始するリー
ド フレーム10は中の詰った絵画フレーム状の周辺12か
ら放射状に内側に延びる第１の複数の導電指、例えば、
11を含む。この例においては、これら導電指はこの周辺
の４辺の全てに存在するが、任意の辺にのみ存在する場
合もある。このリード フレームはさらに中心に位置す
るパドル13を含み、第２の導電指、例えば、14がこのパ
ドルに接続され、周辺の４つのコーナーに延びる。パド
ルの４辺の全てにおいて、第１の複数の導電指11とパド
ルとの間に間隙、例えば、15が形成される。これらパド
ル、導電指、及び周辺は、典型的には、金属板、例え
ば、合金銅から形成される。 典型的な高密度相互接続パッケージでは、フレームは
パドルの個々の辺に延びる（個々の辺に50個の）全部で
200個の導電指を含む。これらの最も狭い点では、これ
ら導電指は約８ミル（0.2mm）の幅を持ち、一辺の個々
の導電指の間の間隔は８ミル（0.2mm）とされ、従っ
て、16ミル（0.4mm）ピッチとなる。パドルは典型的に
は約350ミル×350ミル（8.9×9.8mm）とされる。パドル
と導電指の間の間隙15は約10ミル（0.25mm）とされる。
導電指をパドルに結合される半導体デバイスに近づける
ことが必要であるが、パドルは通常８ミル（0.2mm）よ
り狭くすることはできないため、これが困難である。こ
の幅の限界は主にリード フレームが約８ミル（0.2m
m）の厚さの金属板から食刻され、食刻形状がこの厚さ
に制約されることに起因する。（リード フレームは板
金から打ち抜きすることもできるが、この場合でも同様
の寸法上の制約が存在する）。 従って、高密度相互接続を達成するために、リード
フレームとパドルの間の間隙をブリッジするための追加
の要素が提供される。第２図はリード フレームの中心
部分を拡大して示すが、ここに示されるように、この要
素はパドル13上に搭載された絶縁層17上に形成される第
３の複数の導電指、例えば、16から成る。これら導電指
の数及び位置はリード フレームの導電指と対応し、こ
れらの外側端23は絶縁層を越えて約10ミル（0.25mm）延
び、関連する上側面に結合され、一方、内側端24は絶縁
層内に形成された穴18のサイドから約10ミル（0.25mm）
延びる間隙40を形成する。絶縁層17は導電指16の外側端
23の外に延ばすこともできるが、この場合は、導電指16
は第１の導電指11（リードフレーム指）の下側に接合さ
れる。導電指16の内側端24を穴18の側壁に向て延ばすこ
ともできる。また、絶縁層17の外寸はここではパドルよ
り幾分か小さく示されるが、これはパドルの寸法と等し
くあるいはこれより大きくすることもできる。穴18によ
って露出されるパドル13の部分は後に説明の半導体チッ
プに対する搭載パッド41を形成する。導電指16はパッド
との間に間隙40を形成するが、これは第１の導電指11
（リードフレーム指）とパッドとの間の間隙42より小さ
くされる。 この例においては、テープ自動ボンディング パッケ
ージに対する3Mカンパーニー（3M Company for Tape Au
tomated Bonding（TAB）packages）から供給されるワイ
ヤー ボンダブル テープ（wire−bondable tape）か
ら追加の要素が形成された。導電指は約２ミル（0.05m
m）の厚さにメッキされた99.9％の銅から作成され、個
々は８ミル（0.2mm）の幅を持ち、指間の間隙は約２ミ
ル（0.05mm）とされ、10ミル（0.25mm）のピッチが与え
られた。導電指16は、食刻あるいはスタンピングでなく
メッキによって製造できるため第１の導電指11（リード
フレーム指）より互いに接近させることが可能である。
さらに、導電指16が食刻によって製造された場合でも、
これらは導電指11より狭く、従って、導電指11より互い
に接近させることが可能である。導電指に対する機械的
支持を提供する絶縁層17がポリイミドから形成され、約
３ミル（0.08mm）の厚さとされた。標準テープが絶縁層
17の中心に穴18をあけることによって修正された。この
穴は約250ミル×250ミル（6.4×6.4mm）の寸法にされ
た。 絶縁層17がその下にあるパドル13に接合され、絶縁層
上の導電指（例えば、16）が熱圧縮ボンディング（熱圧
縮結合）によってリード フレームの対応する導電指
（例えば、11）に接合された。これは、典型的には、約
550℃の温度にて、約40PSI（0.28MPa）の圧力を掛けな
がら0.2秒間の間、この構造を加熱するステップから成
る。 第３図はリード フレームの中心部分を拡大して示す
が、ここに示されるように、半導体チップ20が絶縁層17
の穴にチップの背面が下側のパドル13の搭載部分と機械
的に接触するように置かれる。チップは導電エポキシに
よってパドルに接合される。こうして、パドルと接続さ
れた導電指14によって、チップの背面へのアース接続が
提供される。さらに、このパドルはチップの動作の間に
優れた熱シンクを提供する。より具体的には、自然の対
流冷却を想定した場合、148ピンパッケージに対する計
算熱発散は、この実施態様では約32゜／ワットであり、
これはチップがテープ上の導電パッド（第４図）に接合
された場合より、約３゜／ワットだけ優れる。チップの
寸法は約190ミル×200ミル（4.8×5.1mm）とされた。 第３図に示されるごとく、チップの前面20はその周辺
に複数のボンディング パッド、例えば、パッド21を含
む。これらパッドは厚さ約１ミクロンの約４ミル×４ミ
ル（0.1×0.1mm）の大きさのアルミニウムから成る。こ
れらパッドは約４ミル（0.1mm）の間隔を持つ。これら
個々のパッドと絶縁層上の対応する導電指との間の電気
接続は標準のワイヤー ボンディング技術にてパッドと
導電指に付けられたワイヤー（例えば、22）によって行
なわれる。これは200℃の温度に加熱した状態におい
て、ワイヤーの一端をパッドにボール ボンディング
し、次にワイヤーの他端を導電指にウエッジ ボンディ
ングすることによって達成される。 従って、絶縁層17上に小さなピッチの導電指（例え
ば、16）が形成され、これら導電指を高密度相互接続パ
ッケージに対するリード フレーム指で可能とされるよ
り半導体デバイス20に接近できることが理解できる。こ
れはワイヤー（例えば、22）のスパンを短かくし、これ
によってワイヤー接続が損傷する可能性を小さくする。
一般的には、ワイヤーが延びる長さは150ミル（3.8mm）
以下であることが要求される。この例においては、ワイ
ヤーは約70ミル（1.8mm）とされる。さらに、デバイス
がその下にあるパドル13に直接に接合されるため熱の発
散が最大化される。 第３図の実施態様は熱の発散を最大化するという点か
ら有利であるが、第４図に示されるような実施態様も可
能である。ここで、対応する要素には同じ番号が与えら
れる。図面を簡略化するために、第４図にはリード フ
レームは示されない。第４図の実施態様の主な相違点は
デバイス20が絶縁層17上の導電指パターンの中心の所に
形成された導電材質パッド30に接合されることである。
タブ32−35がパッド30のコーナーから絶縁層17の端を越
えて延びる。前の実施態様と同様に、層17はパドル（第
２図の13）に接合され、導電指16はリード フレーム指
（第２図の11）に接合される。これに加えて、タブ32−
35はパドルに結合された対応する導電指（第２図の14）
に熱圧縮結合される。従って、アース接続はパドル13を
通じてではなく、パッド30及びタブ32−35を通じて提供
される。この実施態様においては、パドルを省略し、ア
ース接続をタブ32−35をリード フレームの対応する導
体にワイヤー ボンディングあるいは熱圧縮ボンディン
グすることによって達成することもできる。この例にお
いては、パッド30は銅から作られ、表面上に金の薄い層
（約30マイクロインチ、つまり、0.75ミクロン）が施さ
れる。パッドは、長さ約220ミル（5.6mm）、幅220ミル
（5.6mm）、及び厚さ２ミル（0.05mm）とされる。 最終製造ステップにおいて、第３図あるいは第４図の
構造が標準の材質、例えば、室温硫化シリコン ゴムに
よってカプセル化される。つまり、これによって、デバ
イス、絶縁体上の導電指、パドル、及びリード フレー
ムの導電指の少なくとも１部がカバーされる。次にリー
ド フレームの導電指が周辺12から切断され、個々が印
刷回路基板等への接続に適当なパッケージ用I/Oリード
を構成するように適当に形成される。典型的な最終パッ
ケージが第５図に斜視図にて示されるが、ここでカプセ
ル材質が要素31として示される。 ここに説明のパッケージは多数のI/Oリード、つま
り、一辺に少なくとも15のI/Oリードを要求する半導体
デバイスに特に有効である。本発明はさらに、チップの
サイズを小くする、例えば、一辺を100ミル（2.5mm）以
下とすることが必要とされ、従って、高密度の相互接続
が必要とされる場合にも有効である。一般的に、本発明
はチップに最も近い導電指の端の所で16ミル（0.4mm）
以下のピッチが必要とされるような場合に、ワイヤーの
スパンを150ミル（3.8mm）以下にするために特に有効で
ある。 本発明に係る半導体デバイスパッケージは絶縁層の外
縁を越えて延びる第２の導電指の一端を備えるので、動
作中に半導体チップから生じる熱が延びた部分からも発
散させることができ、熱発散効率を増加できる。また、
従来よりも熱発散させることができるので、可撓性の絶
縁層に熱的影響を与えることなく熱圧縮結合が実施で
き、その結果絶縁層の厚さを軽減できる。さらに、これ
により半導体パッケージの縮小化を実現できる。さらに
また、可撓性の絶縁層上の導電指はリードフレームの導
電指に数及び位置において対応しかつ絶縁層の外周を越
えて延びているので、機械的結合のために絶縁層の導電
指をリードフレームの導電指に整合することはより容易
に達成される。また、導電指の端部は横切る結合ワイヤ
の距離を短く提供するよう位置付けられるので、ワイヤ
接続において誤結、たるみ及びそれによる短絡の可能性
が軽減できる。
【図面の簡単な説明】 第１図は本発明の１つの実施態様に従っての製造のある
段階における半導体デバイス パッケージの平面図であ
り； 第２図及び第３図は同一実施態様に従ってのその後の段
階におけるパッケージの部分切取拡大図であり； 第４図は本発明のもう１つの実施態様による半導体パッ
ケージの部分の斜視図であり；そして 第５図は製造の最終段階における半導体パッケージの斜
視図である。 〔主要部分の符号の説明〕 搭載パッド……41 第１の複数の導電指……11 第２の複数の導電指……16 絶縁層……17 第１の間隙……42 第２の間隙……40
───────────────────────────────────────────────────── フロントページの続き (72)発明者 デイヴィッド ジャコブ ランドー アメリカ合衆国 18104 ペンシルヴァ ニア，アレンタウン，ノース アーチ ストリート 1231 (56)参考文献 特開 昭58−107659（ＪＰ，Ａ) 特開 昭61−183936（ＪＰ，Ａ) 特開 昭60−227454（ＪＰ，Ａ) 特開 昭56−100436（ＪＰ，Ａ) 特開 昭62−2628（ＪＰ，Ａ)

Claims (1)

  1. (57)【特許請求の範囲】 １．半導体チップを搭載するために規定された搭載パッ
    ド（41）と、 複数の第１の導電指（11）と、 該搭載パッドの周囲に設けられた可撓性の絶縁層（17）
    と、 該可撓性の絶縁層上に形成された複数の第２の導電指
    （16）とからなる半導体デバイスのパッケージであっ
    て、各第１の導電指の一端は搭載パッドの側面に近接
    し、かつ該第１の導電指の他端と該搭載パッドとの間に
    て第１のギャップ（42）を規定しており、第２の導電指
    は第１のギャップ上に延びており、該第２の導電指（1
    6）の一端は可撓性の絶縁層の外縁を越えて延びかつ対
    応する第１の導電指に機械的に接合されており、第２の
    導電指の他端は搭載パッドの側面に近接して該第２の導
    電指の他端と該搭載パッドとの間に第１のギャップより
    小さい第２のギャップを規定することを特徴とする半導
    体デバイスのパッケージ。 ２．特許請求の範囲第１項に記載の半導体デバイスのパ
    ッケージにおいて、さらに、 ２つの主要面を持つ半導体デバイス（20）を含み、該デ
    バイスの第１の面が搭載パッド（41）に接合され、反対
    の面が複数のボンディングパッド（21）を含むことを特
    徴とする半導体デバイスのパッケージ。 ３．特許請求の範囲第２項に記載の半導体デバイスのパ
    ッケージにおいて、さらに、 該デバイス上の該ボンディングパッドと対応する該第２
    の導電指との間に電気ワイヤー接続（22）を含むことを
    特徴とする半導体デバイスのパッケージ。 ４．特許請求の範囲第３項に記載の半導体デバイスのパ
    ッケージにおいて、 該ワイヤーの長さは150ミル（3.8mm）以下であることを
    特徴とする半導体デバイスのパッケージ。 ５．特許請求の範囲第３項に記載の半導体デバイスのパ
    ッケージにおいて、 該ボンディングパッドと該第２の複数の導電指との間に
    電気接続の数が少なくとも１辺当たり15個含むことを特
    徴とする半導体デバイスのパッケージ。 ６．特許請求の範囲第１項に記載の半導体デバイスのパ
    ッケージにおいて、 該第２の複数の導電指のピッチが16ミル（0.4mm）以下
    であることを特徴とする半導体デバイスのパッケージ。 ７．特許請求の範囲第１項に記載の半導体デバイスのパ
    ッケージにおいて、 該第１の導電指（11）と同一平面上に導電パドル（13）
    が形成され、該絶縁層（17）が該パドル上に搭載される
    ことを特徴とする半導体デバイスのパッケージ。 ８．特許請求の範囲第７項に記載の半導体デバイスのパ
    ッケージにおいて、 該絶縁層はその中に穴（18）を含み、該搭載パッドが該
    穴によって露出されるパドルの部分によって画定される
    ことを特徴とする半導体デバイスのパッケージ。 ９．特許請求の範囲第１項に記載の半導体デバイスのパ
    ッケージにおいて、 該搭載パッド（第４図の30）が該絶縁層（70）の該第２
    の複数の導電指（16）と同一面上に形成されることを特
    徴とする半導体デバイスのパッケージ。 １０．特許請求の範囲第１項に記載の半導体デバイスの
    パッケージにおいて、 該搭載パッドが４つの辺を持ち、個々の辺と近接して少
    なくとも15個の導電指を含むことを特徴とする半導体デ
    バイスのパッケージ。
JP62128494A 1986-05-27 1987-05-27 半導体パッケージ Expired - Lifetime JP2671922B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US866931 1986-05-27
US06/866,931 US4774635A (en) 1986-05-27 1986-05-27 Semiconductor package with high density I/O lead connection

Publications (2)

Publication Number Publication Date
JPS6324647A JPS6324647A (ja) 1988-02-02
JP2671922B2 true JP2671922B2 (ja) 1997-11-05

Family

ID=25348753

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62128494A Expired - Lifetime JP2671922B2 (ja) 1986-05-27 1987-05-27 半導体パッケージ

Country Status (7)

Country Link
US (1) US4774635A (ja)
EP (1) EP0247775B1 (ja)
JP (1) JP2671922B2 (ja)
KR (1) KR960004562B1 (ja)
AT (1) ATE95631T1 (ja)
CA (1) CA1252912A (ja)
DE (1) DE3787671T2 (ja)

Families Citing this family (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2582013B2 (ja) * 1991-02-08 1997-02-19 株式会社東芝 樹脂封止型半導体装置及びその製造方法
US4974057A (en) * 1986-10-31 1990-11-27 Texas Instruments Incorporated Semiconductor device package with circuit board and resin
US4903113A (en) * 1988-01-15 1990-02-20 International Business Machines Corporation Enhanced tab package
US4987475A (en) * 1988-02-29 1991-01-22 Digital Equipment Corporation Alignment of leads for ceramic integrated circuit packages
JP2786209B2 (ja) * 1988-10-07 1998-08-13 株式会社日立製作所 忘却機能を有する知識データ管理方法
US5466967A (en) * 1988-10-10 1995-11-14 Lsi Logic Products Gmbh Lead frame for a multiplicity of terminals
DE3834361A1 (de) * 1988-10-10 1990-04-12 Lsi Logic Products Gmbh Anschlussrahmen fuer eine vielzahl von anschluessen
US4924291A (en) * 1988-10-24 1990-05-08 Motorola Inc. Flagless semiconductor package
JP2687152B2 (ja) * 1988-12-13 1997-12-08 新光電気工業株式会社 高周波半導体デバイス用のｔａｂテープ
US5183711A (en) * 1988-12-13 1993-02-02 Shinko Electric Industries Co., Ltd. Automatic bonding tape used in semiconductor device
DE3942843A1 (de) * 1989-12-23 1991-06-27 Itt Ind Gmbh Deutsche Verkapselte monolithisch integrierte schaltung
JPH02201948A (ja) * 1989-01-30 1990-08-10 Toshiba Corp 半導体装置パッケージ
US5255156A (en) * 1989-02-22 1993-10-19 The Boeing Company Bonding pad interconnection on a multiple chip module having minimum channel width
US5432127A (en) * 1989-06-30 1995-07-11 Texas Instruments Incorporated Method for making a balanced capacitance lead frame for integrated circuits having a power bus and dummy leads
US5233220A (en) * 1989-06-30 1993-08-03 Texas Instruments Incorporated Balanced capacitance lead frame for integrated circuits and integrated circuit device with separate conductive layer
JPH0336614A (ja) * 1989-07-03 1991-02-18 Mitsumi Electric Co Ltd 回路モジュール
EP0408779B1 (en) * 1989-07-18 1993-03-17 International Business Machines Corporation High density semiconductor memory module
JPH0777256B2 (ja) * 1989-08-25 1995-08-16 株式会社東芝 樹脂封止型半導体装置
JPH0363774U (ja) * 1989-10-23 1991-06-21
US5355017A (en) * 1990-04-06 1994-10-11 Sumitomo Special Metal Co. Ltd. Lead frame having a die pad with metal foil layers attached to the surfaces
EP0458469A1 (en) * 1990-05-24 1991-11-27 Nippon Steel Corporation Composite lead frame and semiconductor device using the same
US5227662A (en) * 1990-05-24 1993-07-13 Nippon Steel Corporation Composite lead frame and semiconductor device using the same
US5173766A (en) * 1990-06-25 1992-12-22 Lsi Logic Corporation Semiconductor device package and method of making such a package
JP2744685B2 (ja) * 1990-08-08 1998-04-28 三菱電機株式会社 半導体装置
US5233131A (en) * 1990-12-19 1993-08-03 Vlsi Technology, Inc. Integrated circuit die-to-leadframe interconnect assembly system
JPH04280462A (ja) * 1991-03-08 1992-10-06 Mitsubishi Electric Corp リードフレームおよびこのリードフレームを使用した半導体装置
KR940007649B1 (ko) * 1991-04-03 1994-08-22 삼성전자 주식회사 반도체 패키지
US5231755A (en) * 1991-08-20 1993-08-03 Emanuel Technology, Inc. Method of forming soluble alignment bars
US5177591A (en) * 1991-08-20 1993-01-05 Emanuel Norbert T Multi-layered fluid soluble alignment bars
KR940006083B1 (ko) * 1991-09-11 1994-07-06 금성일렉트론 주식회사 Loc 패키지 및 그 제조방법
KR930006868A (ko) * 1991-09-11 1993-04-22 문정환 반도체 패키지
US5249354A (en) * 1991-09-25 1993-10-05 American Telephone & Telegraph Co. Method of making electronic component packages
JP2691799B2 (ja) * 1992-02-20 1997-12-17 ブイ・エル・エス・アイ・テクノロジー・インコーポレイテッド リードフレームに接合された介在ダイ取付基板を有する集積回路パッケージ設計
US5266833A (en) * 1992-03-30 1993-11-30 Capps David F Integrated circuit bus structure
US5365409A (en) * 1993-02-20 1994-11-15 Vlsi Technology, Inc. Integrated circuit package design having an intermediate die-attach substrate bonded to a leadframe
US5384487A (en) * 1993-05-05 1995-01-24 Lsi Logic Corporation Off-axis power branches for interior bond pad arrangements
US5567655A (en) * 1993-05-05 1996-10-22 Lsi Logic Corporation Method for forming interior bond pads having zig-zag linear arrangement
US5424492A (en) * 1994-01-06 1995-06-13 Dell Usa, L.P. Optimal PCB routing methodology for high I/O density interconnect devices
US5455387A (en) * 1994-07-18 1995-10-03 Olin Corporation Semiconductor package with chip redistribution interposer
US5939775A (en) * 1996-11-05 1999-08-17 Gcb Technologies, Llc Leadframe structure and process for packaging intergrated circuits
US6201292B1 (en) * 1997-04-02 2001-03-13 Dai Nippon Insatsu Kabushiki Kaisha Resin-sealed semiconductor device, circuit member used therefor
US6342731B1 (en) * 1997-12-31 2002-01-29 Micron Technology, Inc. Vertically mountable semiconductor device, assembly, and methods
JP3914651B2 (ja) * 1999-02-26 2007-05-16 エルピーダメモリ株式会社 メモリモジュールおよびその製造方法
JP2004253706A (ja) * 2003-02-21 2004-09-09 Seiko Epson Corp リードフレーム、半導体チップのパッケージング部材、半導体装置の製造方法、及び、半導体装置

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US31967A (en) * 1861-04-09 Improvement in cotton-presses
USRE31967E (en) 1975-07-07 1985-08-13 National Semiconductor Corporation Gang bonding interconnect tape for semiconductive devices and method of making same
JPS56100436A (en) * 1980-01-17 1981-08-12 Toshiba Corp Manufacture of semiconductor element
US4371912A (en) * 1980-10-01 1983-02-01 Motorola, Inc. Method of mounting interrelated components
JPS57207356A (en) * 1981-06-15 1982-12-20 Fujitsu Ltd Semiconductor device
JPS5815241A (ja) * 1981-07-20 1983-01-28 Sumitomo Electric Ind Ltd 半導体装置用基板
JPS58107659A (ja) * 1981-12-21 1983-06-27 Seiko Keiyo Kogyo Kk Ｉｃの実装装置
JPS58122763A (ja) * 1982-01-14 1983-07-21 Toshiba Corp 樹脂封止型半導体装置
DE3219055A1 (de) * 1982-05-21 1983-11-24 Telefonbau Und Normalzeit Gmbh, 6000 Frankfurt Verfahren zur herstellung eines filmtraegers mit leiterstrukturen
US4498122A (en) * 1982-12-29 1985-02-05 At&T Bell Laboratories High-speed, high pin-out LSI chip package
JPS60227454A (ja) * 1984-04-26 1985-11-12 Nec Corp 半導体素子用リ−ドフレ−ム
DE3516954A1 (de) * 1984-05-14 1985-11-14 Gigabit Logic, Inc., Newbury Park, Calif. Montierte integrierte schaltung
US4631820A (en) * 1984-08-23 1986-12-30 Canon Kabushiki Kaisha Mounting assembly and mounting method for an electronic component
JPS61183936A (ja) * 1985-02-08 1986-08-16 Toshiba Corp 半導体装置
JPS622628A (ja) * 1985-06-28 1987-01-08 Toshiba Corp 半導体装置
US4754317A (en) * 1986-04-28 1988-06-28 Monolithic Memories, Inc. Integrated circuit die-to-lead frame interconnection assembly and method

Also Published As

Publication number Publication date
DE3787671D1 (de) 1993-11-11
EP0247775A2 (en) 1987-12-02
KR960004562B1 (ko) 1996-04-09
EP0247775A3 (en) 1988-01-20
CA1252912A (en) 1989-04-18
DE3787671T2 (de) 1994-02-03
US4774635A (en) 1988-09-27
JPS6324647A (ja) 1988-02-02
EP0247775B1 (en) 1993-10-06
KR870011692A (ko) 1987-12-26
ATE95631T1 (de) 1993-10-15

Similar Documents

Publication Publication Date Title
JP2671922B2 (ja) 半導体パッケージ
US5365409A (en) Integrated circuit package design having an intermediate die-attach substrate bonded to a leadframe
EP0498446B1 (en) Multichip packaged semiconductor device and method for manufacturing the same
JP3526788B2 (ja) 半導体装置の製造方法
JP2992814B2 (ja) 半導体パッケージ
US5598031A (en) Electrically and thermally enhanced package using a separate silicon substrate
JPH06105721B2 (ja) 半導体装置
JPH0883818A (ja) 電子部品組立体
KR100902766B1 (ko) 절연성 세라믹 히트 싱크를 갖는 디스크리트 패키지
KR960012647B1 (ko) 반도체장치 및 그 제조방법
JPH0777258B2 (ja) 半導体装置
JPH09326450A (ja) 半導体装置およびその製造方法
USRE36894E (en) Semiconductor package with high density I/O lead connection
EP0436126A2 (en) Resin-encapsulated semiconductor device
JP2691799B2 (ja) リードフレームに接合された介在ダイ取付基板を有する集積回路パッケージ設計
JP3183064B2 (ja) 半導体装置
JP3454192B2 (ja) リードフレームとそれを用いた樹脂封止型半導体装置およびその製造方法
JP2756436B2 (ja) 半導体装置およびその製造方法
JP2968704B2 (ja) 半導体装置
KR100481926B1 (ko) 일반칩형반도체패키지및플립칩형반도체패키지와그제조방법
JPH07183425A (ja) 半導体装置とその製造方法
JP2577879B2 (ja) 半導体装置
JP2577880B2 (ja) 半導体装置
JPH0521649A (ja) 半導体装置
JPH1126643A (ja) 半導体装置