JPH0336614A - 回路モジュール - Google Patents

回路モジュール

Info

Publication number
JPH0336614A
JPH0336614A JP1171715A JP17171589A JPH0336614A JP H0336614 A JPH0336614 A JP H0336614A JP 1171715 A JP1171715 A JP 1171715A JP 17171589 A JP17171589 A JP 17171589A JP H0336614 A JPH0336614 A JP H0336614A
Authority
JP
Japan
Prior art keywords
board
substrate
circuit module
semiconductor chip
component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1171715A
Other languages
English (en)
Inventor
Isao Okada
功 岡田
Yoshiyuki Kato
義幸 加藤
Koji Ide
井出　貢司
Toshihiko Yasuma
安間　敏彦
Jii Gaigaa Richiyaado
リチャード　ジー．ガイガー
Tanaka Akio
アキオ　タナカ
Ryuichi Sada
佐田　龍一
Mikito Baba
馬場　幹人
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsumi Electric Co Ltd
Original Assignee
Mitsumi Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsumi Electric Co Ltd filed Critical Mitsumi Electric Co Ltd
Priority to JP1171715A priority Critical patent/JPH0336614A/ja
Priority to US07/544,605 priority patent/US5307503A/en
Priority to DE69023971T priority patent/DE69023971T2/de
Priority to EP90307283A priority patent/EP0407156B1/en
Publication of JPH0336614A publication Critical patent/JPH0336614A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K5/00—Casings, cabinets or drawers for electric apparatus
    • H05K5/0091—Housing specially adapted for small components
    • H05K5/0095—Housing specially adapted for small components hermetically-sealed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10159—Memory
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10189—Non-printed connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10689—Leaded Integrated Circuit [IC] package, e.g. dual-in-line [DIL]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/36—Assembling printed circuits with other printed circuits
    • H05K3/368—Assembling printed circuits with other printed circuits parallel to each other

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分腎 本発明は電子回路をモジ１−ル化した回路モジュールに
関する。
従来の技術 従来、電子回路はボード化されている。
第１３図及び第１４ｙＪは従来の１例であり、マイクロ
ミント社製のコンビ１−タボード１０である。　同図中
、１１はＣＰＵ、１２番１ザイモス社製のポーチ（登録
商標）（１）、１３はポーチ（２）、１４．１５はポー
チ（３）、１６．１７は８１０８−ＲＯＭ（ベーシック
・インプット・アウトプット・システム−・リード・オ
ンリ・メモリ）、１８は１８個の２５６にビットのＤ　
ＲＡ　Ｍ（ダイブミック・ランダム・アクセス・メモリ
〉１９よりなルメーＥ　ＩＪ、２０　Ｉｔ　ハ４　ホー
　７　Ｆ　ＲＯＭ　。
２１はデイレイライン、２２は例えばアクセスタイくン
グを作るＪＣＪＦ２３はカレンダー回路部、２４はキー
ボードコント０−うである。コンピュータボード１０、
上記の全部の部品をボード２５の上面にだけ実装した構
成である。
２６は端子群であり、ボード２５の−の辺にだけ沿って
設けである。
このコンピュータボード１ｏは、コンビ１−タ装置！？
（図示ｔ！ｆ）のコネクタ（図示せず）に、端子９２６
を差し込んで立設して組み付けられる。
第１５図及び第１６図はポーチ（１）１２を示す、１０
０はステージ、１０１は複数のリード、１０２は″Ｉ！
導体チップ、１０３はデツプ１０２とリード１０１とに
ボンディングされて両者間を接続する複数のワイヤ、１
０４はこれらを封止する樹脂パッケージ部である。
各リード１０１は、内側端の幅が小さく、外側喘の幅が
人きい形状であり、その長さ１２は約８ｍであり、上記
ワイヤ１０３の長さＬ＋　　（約２　ｍ　）の約４倍と
長い。
このため、ポーチ（１）１２のリイズａ＋Ｘｂ、は２９
ａｌＩＸ２９ｓｗ＋と大きい。
また厚さｊ＋は３．９ａｍである。
また別の例として、コンビｌ−夕の拡張メモリをボード
化したものがある。この拡張メモリボードも、端子群を
ボードの一辺にだけ沿って設けた構成である。
発明が解決しようとする課題 このため、コンビ】−タボード２５は約３３０ｍｘ　１
００ｍと大きいものであり、小型化が１分でなかった。
また拡張メモリボードも大きいものである。
本発明は上記課題を解決した回路モジ１−ルな提供する
ことを目的とする。
課題を解決するための手段 本発明は、一又ｔ１複数の半導体部品を基板に組み付け
、且つ端子を上記基板の外周側の複数辺に配してなる構
成である。
作用 端子が基板の外周側の複数辺に配しであるため、基板が
小さくとも、端子を設ける領域を広くとることが出来、
数多くの喘Ｉを設けることが出来る、。
また電子部品を実装する領域を基板士に効率良く確保出
来、基板の小型化が可能となる。
実施例 次に本発明の回路モジユールの一実施例であるコンビ１
−タモジュールについて説明する。
■　コンビ１−タモジュールの基本構造について。
第１図及び第２図は夫々本発明の一実施例のコンビエー
タモジ１−ル３０の平面図及び底面図である。コンビ１
−タモジュール３０は後述するようにケースに収められ
る。
コンビ１−タモジュール３０は、種々の電子部品を一枚
の基板の上面と下面とに分けて実装し、且つ端Ｆ群を基
板の周間に配して小型化を図った構造である。
３１は一枚の矩形状の基板であり、９８ａｍＸ５５ｍと
小さく、略コンパクトカセットのサイズである。
３２はＣＰＵであり、第１図中のＣＰＵＩＩに対応する
ものであり、基板３１の上面３１ａの略中央に表面実装
しである。
３３はポーチ（登録商標＞（１）、３４４；ｔポーチ（
登録商ａｊ）　　（２）　、　３５　　＋　、　３５−
２　Ｌｔ二つのポーチ（登録商標）〈３）であり、第８
図中のポーチ（１）、（２）、（３）１２〜１５に対応
するものであり、基板３１の下面３１ｂのうち中央より
右側の部位に四角形状に並べて表面実装しである。
ポーチ（１）＜２＞（３）３３．３４゜３５−＋、３５
　２は」Ｃである。また各ポーチ（１）（２）（３）３
３，３４．３５−＋　。
３５−２はＤＲＡＭ等で代替でき、この場合回路を多少
変更するだけで済む。
このポーチ（１）（２）（３）３３〜３５−２は、モー
ルド樹脂の一辺の長さが約１４原であり、従来のもの（
比べて約半分であり、面積比で約１／４と小型となって
いる。
３６はＢｉＯ２−ＲＯＭであり、第１３図中のＢ　１０
１０８−ＲＯ６に対応するものであり、基板３１の下面
３１ａに表面実装しである。
３７はＢｉＯ２−ＲＯＭであり、第１３図中のＢｉＯ２
−・ＲＯＭ１７に対応するものであり、基板３１の上面
３１ａに表面実装しである。
この８１０８−ＲＯＭ３６と３７とは、基板３１の上下
の同じ部位にある。これにより、基板３１の内部配線の
共通化が図られ、内部配線は簡単となっている。
３８は４１１の２５６Ｘ　４　ＫピットのＤＲＡＭであ
り、基板３１の下面３１ｂの左側の部位に蕾んで表面実
装しである。
３９は２個の２５６にビットのＤＲＡＭであり、基板３
１の上面３１ａの左側の部位、即ち上記ＤＲＡＭ３８に
対応する部位に表面実装しである。
上に！６１１（７）ＤＲＡＭ３８．３９が、第１３図中
の１８個のＤＲＡＭ１９に対応する。
４０はバイポーラＰＲＯＭであり、第１３図中のバイポ
ーラＰＲＯＭ２０に対応し、基板３１の上面３１ａに表
面実装しである。
４１はデイレイラインであり、第１３図中のデイレイラ
イン２１に対応し、高さｈｌが高いため、基板３１の１
面３１ａに表面実装しである。
４２はカレンダーモジ１−ルであり、第１３図のカレン
ダー回路部２３に対応し、基板３１のう面３１ａに実装
しである、。
このカレンダーモジュール４２は混成集積回路ＷＡ造で
あり、第１３図中のカレンダー回路部２３が占める面積
の略１／６と小型化されている。５４３はカスタムＩＣ
であり、基板３１の上面３１ａに表面実装しである。
このカスタムＩ　Ｃ４３Ｇ、ｉ、第１３図中の１０群２
２を−のＩＣのカスタム化したものであり、１０群２２
が占める面積の約１／１０と小ｇｌ化されている。
４４にキーボード」ントローラであり、第１３図中のキ
ーボードコントローラ２４に対応し、基板３１の下面３
１ｂに実装しである。。
このキーボードコントローラ４４４；１４−ボードコン
トローラ２４の大きさの約１／３と小型化されている。
４５は複数のチップコンデンサ、４６は複数のチップ抵
抗であり、基板３１の上面３１ａと１・面３１ｂとに分
配して表面実装しである。
なお、ポーチ（３）３５　　ｒ　、３５−２、ＢｉＯ２
−ＲＯＭ３６．３７、ＤＲＡＭ３Ｂ。
３９、カスタムＩＣ４３がメモリ回路部品を構成する。
ポーチ（１）３３．ポーチ（２）３４．カレンダモジュ
ール４２、キーボードコントローラ４４が訓ｉ１回路部
品を構成する。
５０．５１．５２．５３は夫々ピン端子組立体であり、
合成樹脂製でありｉ面が略沖形の柱状のブロック５４〜
５７に固定ピン端Ｆ５Ｂが口過して植設された構成であ
る。
このピン端ＦＫ４立体５０〜５３は、各ピン端子５８の
うち士りに突出した部分が基板３１のスルーホールに差
し込まれて半田付けされて、ブロック５４〜５７が基板
３１の下面３１ｂに当接した状態で、基板３１の全部の
辺、即ち四辺にＷ）って設けである。
を記のコンビ１−タモジュール３０は第３図及び第４図
に丞すように、ピン端子５８だけを突出させて、鉄板製
のケース部８０と蓋部８１とよりなるケース８２内に収
容してあり、シールドされている。第５図に示すように
、ケース部８０の底板部８３の四辺にはＩＩ長長形形状
開口８４が形成Ｌ／Ｔある。
ピン端子５８は第３図、第４図、第５図に示すように開
口８４を通してケース８２の下面の周囲より突出してい
る。
ケース８２内に収まっている」ンビｌ−タｆジ１−ル３
０唸パーソナルコンピュータ本体の主要部として−のｔ
Ｃ部品と同じ感覚で取り扱われ、ピン端子５８をボード
（図示せず）の端子孔（図示せず）内に差し込んで、パ
ーソナルコンビコータ本体のボード上に実装されて使用
される。
ＣＰＵ３２は回路的に中心をなすものであり、配線が集
中する関係上、基板３１の略中火に配しである。またＣ
ＰＵ３２は発熱損が多く、放熱し易いように基板３１の
上面３１ａに設けである。
またポーチ（１）（２）（３）３３，３４゜３５−＋、
３５−２は同じ場所に集まっている。
これにより、実装のために基板３１に゛「田ペーストを
各ポーチの実装予定部分に印−する場合に印刷の条件を
同じとすることが出来る。、またリノＯ−炉を通す場合
も同一条件で半田０けが出来る。
またポーチ（１）（２）（３）３３．３４゜３５　１．
３５　２の組み付けがし易い。
また、ポーチ（１）（２）（３）３３．３４゜３５−　
＋　、　３５−２はＣＰＬＩ３２の略真下の部位に配し
である。これにより、両名間を接続する基板３１の内層
の配線の長さが短くて済む。この結果、波形歪も少なく
なり、且つ不要な輻射も少なくなる。また、平面図上Ｃ
ＰＵ３２はポーチ（１）（２）（３）３３．３４．３５
−１．３５−ｚが配される領域の内側に含まれることに
なり、ＣＰＵ３２及びポーチ（１）（２）（３）３３．
３４゜３５　　＋、３５　　ｚは高密度実装しである。
またＤＲＡＭ３８．３９は、ＣＰＵ３２との接続の数が
比較的少ない。この関係で、基板３１の端の近傍に配設
しである。
またピン端Ｆ５Ｂは基板３１の周辺に泊って設けである
。
基板３１の大きさは小さいけれども、この外周縁の総延
長は約３００＃ＩＩＩと長いため、ピン端子５日の数が
１９２本と多いけれども二列に並んで収まっている。
またピン端子５８が基板３１の周縁部分にだけ配されて
いるため、基板３１のうち周縁部分を除く内側の部分は
電子部品の実装に供されることにより、電子部品の実装
にスペースが効率的に使用される。
■　コンピュータモジュール３０が適用されるバーンプ
ルコンピュータ及びコンピュータモジュール３０の回路
構成について 第６図Ｕ第１図のコンビエータモジ１−ル３０が適用さ
れる一般のパーソナル」ノビ１−夕のシステム構成図を
丞す。同図中、６０はパーソノルコンピュータ本体で、
本発明が対象としているコンビ１−タモジュール３０．
外部機器に対する人出力Ｍａｌ）を行なうインタノＩ−
スモジ１−ル６１゜拡張メモリ６２．ＤＣ／［）Ｃコン
バータ６３．リセット回路６４等にて構成されている。
コンビ１−タｔジ１−ル３０に番１外部端子が設けられ
ており、ＡＣアダプタ６５からＤＣ／ＤＣＬＩンバータ
６３を介して電源電圧が与えられ、又、キーボード及び
外部機器６６からの各種情報を供給されて各種演算処理
を行なう。
インタフェースモジュール６１は、フロッピーディスク
６７に対するｌ＋１１１１を行なう′ノロッピーディス
クＩＩＩ　ＩＩ　Ｎ路６８．磁気ディスク７０に対する
１、１Ｉｔｌｌｌを行なう磁気ディスク’ｍ５ｗｔ回路
７１．変・復調器７２に対する入出力制御を行なう直列
入出力インタノＩ−スフ３．プリンタ７４に対する入出
力制御を行なうプログラマブル亜列入出力インタフｌ−
スフ５．モニタ７６に対する入出力制御を行なうデイス
プレィインタフェース７７にて構成されている。
第７図は第６図に示すコンビ１−タモジｌ−ル３０の１
１ａブロック図を示す。このものの基本的な機能は従来
一般のものと同様であるので、その動作の概略を説明す
る。第１１図において、ＣＰｔＪ　３２はコンピュータ
モジ１−ル３０全体のυ制御を行なうもので、所定プロ
グラムに従って制御を行なう構成とされている。ポーチ
（３）３５−１は７ドレスバツフ？で、ＣＰｕ３２から
指定される７ドレスをバッノ？シ、このアドレスによっ
て後述のＤＲＡＭ３８Ｊ３９や８１０８−ＲＯＭ３６．
３７等のアドレスが指定される。ポーチ（３）３５−２
はデータバツノ？で、ＣＰＵ３２の１ｌＩＩＩｌｌによ
って出力されるデータをバッフ７し、このデータはコン
ピュータモジ１−ル３０内の諸回路及びピン端子５８を
介して外部回路に送られて所定の処理が行なわれる。
ＤＲＡＭ３８．３９を駆動するに際し、°カスタムＩＣ
４３にて作られたアクセスタイミング制御４ａ　Ｒが用
いられ、このアクセスタイミングｌ１ｌｔｌｌｌ信月を
基にしてデイレイライン４１にてアクセスタイミングが
竹られたＤＲＡＭ３８．３９のアドレス指定が行なわれ
る。なお、バイポーラＦ　ＲＯＭ２Ｏはこのアクセスに
従っていわゆるメモリに割振りを行なう。
ポーチ（２）３４はＤＭＡ　（ダイレクト・メモリ・ア
クセス〉インタフェース３４ａ、ハードとソフトとの１
ｉｉｌｉ［ｊをとるための処１ｉ！ＷｙＩ間を作るタイ
マ３４ｂ２割込みコントロール回路３４Ｃにて構成され
ている。又、カレンダモジ１−ル４２は日付は表示のた
めの時計のクロック発振源である水晶発振器を有してお
り、ポーチ（１）３３のカレンダ１１１１１１１回路に
クロックを供給して日付ｓｔ表示を行なう。キーボード
コントローラ４４は外部のキーボードからの指定信号を
コンビ１−タモジ１−ル３０内の所定のＭ＠路に入力し
たり、ｃｐｕ３２からの糾ｗ信号をｔ−ボードに入力し
たりするキーボード制御のインタフェースとして動作す
る。
上記実施例においては、ピン端Ｆ５Ｂは基板３１の全部
に設けであるが、基板３１のうち仔意の２辺又は３辺に
だけ設けてもよい。
■　ポーチ（１）３３の構造について 次に前記ポーチ（１）３３の構造について第８図、第９
図を参照して説明する。各図中、第１５図及び第１６図
に示す構成部分と対応する部分には同一符号を付し、そ
の説明は省略する。
第８＠Ｉは第１５図の縮尺の約２倍の縮尺で示しである
。
１１０はステージであり、ここに′Ｐ導体ブップ１０２
がボンディングされている。
１１１は複数のリードである。
１１２は半導体チップ１０２上のパッドとリード１１１
の先端とにボンディングされて両名間を接続するるワイ
ヤである。
１１３は半導体チップ１０２．リード１１１智を封止す
る樹脂パッケージ部である。
ワイヤ１１２の長さ（３はワイヤホンダの什様により定
まる性格の−ｂのであり、略２履ｅ？度である。
これＵ通常の半導体装置における通常の値である。
リード１１１の長さＬ４は、約２ｍであり、ワイヤ１１
２と略同じ長さである。
これにより、ポーチ（１）３３の勺イズａ２ｘｂ２は１
４ａｙＸ１４ｍｇ＋と、従来のポーチ（１）１２の豹１
／４と小型となっている。第８図の半導体チップ１０２
を第１５図に示す半導体チップ１０２の大きさにまで縮
小して、第８図と第１５図とを比較すると、ポーチ（１
）３３のサイズが従来のポーチ１２に比べて如何に小型
であるかが分かるであろう。
厚さｊｚ’６２．５雌と従来のポーチ（１）１２より薄
い。
リード１１１は、全長に頁って同幅（Ｗ＋　　（＝０．
１８ａｍ）である。
これにより、ポーチ（１）３３の各辺の長さが１４履と
従来の約１７２であるにも拘らず、隣り合うリード間に
、短絡を起こしにくい、０．３２　ｔａｎというギャッ
プＱ０が確保されている。
またリード１１１のうち、ポーチ（１）３３の各辺のう
ち中央のり一ド１１１−１については途中に蔓形部１１
１−１８を有する。
また他のり一ド１１１−１　、　１１１−２・・・１１
１−ｎについては、菱形部１１１−１８の辺に対応した
９字状の折り曲げ部１１１−１ａ、　　１１１−２ａ・
・・１１１−　ｎａが、中央のリード１１１−−＋に関
して左右対称に形成しである。即ち、リード１１１−＋
〜１１１−　ａ−１の折り曲げＭ　１１１−１ａ　〜１
１１−１＋−１）ａは第１２図中上方へ凹んだ９字状で
あり、リード１１１−　ｍ＋１〜１１１−ｎの折り曲げ
部１１Ｌ−（ｓ＋１）ａ〜１１１−ｎａはＷ４１２図中
下方へ凹んだ９字状である。
コノ菱形ｉｓ　１１１−ｓａ、　Ｖ字状折り曲げ部１１
１−１ａ、　　ＩＩＬ−２ａ・・−１１１−ｆｌａは、
第１にはり一ド（１１１に外方への引張り力が作用した
とぎにもリード１１１が樹脂パッケージ部１１３より抜
けに＜＜シて、リードに長さが短くなってその分抜は易
くなったことを補っている。第２には、リード１１１の
縁に沿う長さをかせいで、リードに沿つて侵入する水分
が先端のワイヤボンディング部分にまで到りにククシて
いる。
またリード１１１の内側先端は、これを粘ぶ線１１４が
、ステージ１１Ｇに対して、略「シーーー刀となるよう
になっている。これにより、ポーチ（１）３３の一辺に
並ぶ各リードに接続されるワイヤの長さが略智６くなっ
ている。これにより、ワイヤボンディングがし易くなっ
てぃ゛る。
次にステージ１１０についてみると、この大きさは、半
導体チップ１０２と略同じ大きさである。
ステージ１１Ｇの周囲の所々に、コ字状に張り出した、
穴あき張り出し部１１５−＋〜１１５・−５が形成しで
ある。
半導体チップ１０２のパッドのうち接地すべきパッド１
１６については、ワイヤ１１２−１を当該パッド１１６
と穴あぎ張り出し部１１５−＋　とにボンディングして
あり、当該パッド１１６は接地されている。
また、接地されるリード１１１−ｓについても、穴あき
張り出しＷＢ１１５−２にワイヤ１１２−２を介らて接
続しである。
即ち、穴あき張り出し！！＄１１５−＋〜１１５−ｓを
設番することにより、ステージ１１Ｇの大きさを従来の
ものより小さくして半導体チップ１０２と実質上Ｆｆ４
じ大きさである必！！最小限の大きざとしである。
このため、樹脂パッケージ部１１３とステージ１１（ｌ
との熱膨張係数の差により生ずる熱歪を最小に押えてこ
れによる悪影響が抑制される。
ステージ１１Ｇを１記のサイズ及び形状としたことによ
り、ａｒｅパッケージ部１１３を従来に比べて小型且つ
薄型としても、所定の信頼性を確保できる。
他のポーチ（２）、（３）、３４．３５−ｓ　。
３５−２も上記ポーチ（１）３３と実買上同じ構造であ
る。
ＣＰＵ３２を上記と同じ構造とすることもできる。
第１０図乃至第１２図は本発明の回路モジ１−ルの別の
実施例であるメモリモジ１−ル１２０を示す。
１２１は正方形状の一枚の基板である。
１２２−ｒ　〜１２２−ｓ　ｕ夫／ｒ　２５６にビット
のＤＲＡＭであり、１列に３１１つ３列に並べて正方形
の領域内に配列されて、基板１２１の下面１２１ａに実
装されている。
各ＤＲＡＭ１２２−、〜１２２−．のサイズは約７燗×
約７ａ１１である。
１２３、　１２４．　１２５．　１２６は夫々ピン端ｆ
組立体であり、合成ｅｔａ製であり断面が略短形の柱状
のブロック　１２１に固定ピン！１７１１２８が貫通し
て植設された構成である。
このピン端子組立体１２３〜１２６ｕ　、各ピン端子１
２８のうち上方に突出した部分が基板１２１のスルーホ
ールに差し込まれてＹ山付けされて、ブロック１２７が
基板１２１の下１ｉｉ１１２１ｂに当接した状態で、基
板１２１の全部の辺、即ち四辺に沿って設けである。
このように、ＤＲＡＭ　１２２−＋〜１２２−ｓのサイ
ズが小さく、これらが縦方向と横方向に紗んで配設して
あり、且つｖＡ定ピン端Ｆ１２８が基板１２１の四辺の
全部に沿って配列しであることにより、メモリモジュー
ル１２０は３５厘×３５１ｍ１ｍと小さい。
このメモリモジ１−ル１２Ｇは、前記のコンピュータモ
ジュール３０の拡張メモリとして使用されるものであり
、コンビ１−タモジュール３０が実装されたボート上に
、上記固定ピン端子１２８を利用して、）記のコンビ１
−タモジュール３０の場合と同様に実装される。
（発明の効果） 以上説明した様に本発明によれば、以下の特長を右する
。
請求項１の発明によれば、端子を基板の外周側の複数辺
に配してなる構成であるため、基板が小さくとも数多く
の端子を設けることが出来、また電子部品を実装しうる
領域を基板上に効率良く確保することが出来、基板の本
望化、ひいては回路モジュールの小型化を図ることが出
来る。
請求項２の発明によれば、コンピュータを構成するモジ
ュールを小型にできる。
請求項３の発明によれば、リードの良さを短くして半導
体部品の小型化を図ることができる。
請求項４の発明によれば、リードの幅の点から半導体部
品の小型化を図ることができる。
請求項５の発明によれば、リードの艮ざを短くすること
と、リードの幅の点の双方から゛Ｐ２ｑ体部品の小型化
を図ることが出来る。
請求項６の発明によれば、ＣＰＵ、メモリ回路部品、ｔ
ｉ１ｍ回路部品を基板の上面と下面とに和み付けた構成
であるため、これらを基板の・一方の面に限って組み付
けた構成に比べて基板を小型に出来る。
請求項７の発明によれば、配線が集中するＣＰＵを基板
の略中矢に配することにより、基板の配線パターンを合
理的に形成し得、且つ他の部品を合理的に配設すること
が可能となる。
またＣＰＵは発熱陽が多く効率良い放熱が要求される。
ＣＰｕを基板の上面に配設することにより、Ｖ−面に設
けた場合に比べて放熱効率が良い。
ポーチを基板の下面側でＣＰＵの近傍に配設することに
より、ＣＰＵとポーチを接続する基板内の配線の長さが
知くて済み、この結果、波形歪が少なくなり、＠射も起
きにくくなる。
またＤＲＡＭとＣＰＵとの接続回線の数は少なく、ＤＲ
ＡＭは基板の端側に設けても特に不都合はない。
″′請求１１８の発明によれば、端子を除いてケース内
に収納されているため、外部からの雑音により妨害され
ることがなく、信頼性を向上させることが出来る。
請求項９の発明によれば、固定端子ピンが基板の複数の
辺に：沿って基板の上下面のうち一方向に延出した構成
であるため、回路モジュールを例えばバーソプルコンピ
ュータのボートと平行となる低い姿勢でボード上に実装
することができる。
請求項１Ｑの発明によれば、固定端子ピンを除いてシー
ルドされているため、信頼性を向干し得る。
請求項１１の発明によれば、固定端ｆピンが基板の相対
向する辺に沿って設けであるため、回路モジュールを−
のＩＣチップと同じ感覚が取り扱うことが出来、組み付
けがし易く、例えばパーソナルコンピュータの組立作業
がし易い。
請求項１２の発明によれば、固定端子ピンが基板の四辺
全部に沿っているため、その分基板の大きさを小さく出
来る。
【図面の簡単な説明】
第１図Ｕ本発明の回路モジユールの一実施例であるコン
ピュータモジ１−ルの平面図、第２図は第１図のコンビ
１−タモジュールの底面図、 第３図は第１図の」ンビュータモジ１−ルがケース内に
収まった状態をケースを１Ｉｌｌｉ而して示す一部切銭
正面図、 第４図は第１図のコンピュータモジ１−ルがケース内に
収まった状態をケースを断面して示す側面図、 第５図はコンピュータモジュールの−のピン端子組立体
とケース部のＩｌ長開口との間係を示す図、第６図は第
１図及び第２図のコンピュータモジ１−ルが適用される
一般のバーソプルコンピュータのシスｉム構成図、 第７図は第１図呼び第２図のコンピュータモジュールの
ブロック図、 第８図は第２図中−のポーチを透視して示す甲Ｉｉｉ図
、 第９図は第８図中ＩＸ−ＩＸに沿う断面図、第１０ｔ！
ｌは本発明の回路モジ１−ルの別の実施例であるメモリ
モジ１−ルの平面図、 第１１図Ｌｌｔ第１０図のメモリモジュールの底面図、 第１２図は第１０図のメモリモジ１−ルの正面図、 第１３図は従来例の平面図、 第１４図はその正面図、 第１６図は第１５図中ｘ　ｖｔ　−ｘ　ｖｔに沿う断面
図である。 ３０・・・コンビ１−タモジュール、３１・・・基板、
３２・・・ＣＰＵ、３３・・・ポーチ（１）、３４・・
・ポーチ（２）、３５−＋　、３５−１・・・ポーチ（
３）、３６．３７・・・Ｂ　１１０８−ＲＯ，３８，３
９・・・ＤＲＡＭ、４０・・・バイポーラ、４３・・・
カスタムＩＣ。 ４４・・・キーボードコントローラ、５０〜５３・・・
ピン端子組立体、５４−５７・・・ブロック、５８・・
・固定ピン端子、６０・・・パーツプルコンビ１−タ本
体、８０・・・ケース部、８１・・・蓋部、８２−・・
ケース、８４・・・開口、１１Ｇ・・・ステージ１．１
１１・・・リード、１１２・・・ワイヤ。

Claims (12)

    【特許請求の範囲】
  1. （１）一又は複数の半導体部品を基板に組み付け、且つ 端子を上記基板の外周側の複数辺に配してなる構成の回
    路モジュール。
  2. （２）上記半導体部品は、コンピュータを構成するＣＰ
    Ｕ、メモリ回路部品及び制御回路部品である請求項１記
    載の回路モジュール。
  3. （３）上記半導体部品は、 半導体チップと、該半導体チップの囲りに放射状に配さ
    れたリードと、該半導体チップと上記リードを接続する
    ワイヤとを樹脂パッケージ部により封止した構成であり
    、 上記リードが上記ワイヤと略等しい長さである請求項１
    記載の回路モジュール。
  4. （４）上記半導体部品は、 半導体チップと、該半導体チップの囲りに放射状に配さ
    れたリードと、該半導体チップと上記リードを接続する
    ワイヤとを樹脂パッケージ部により封止した構成であり
    、 上記リードが全長に亘って同一幅であるクレーム１記載
    の回路モジュール。
  5. （５）上記半導体部品は、 半導体チップと、該半導体チップの囲りに放射状に配さ
    れたリードと、該半導体チップと上記リードを接続する
    ワイヤとを樹脂パッケージ部により封止した構成であり
    、 上記リードが上記ワイヤと略等しい長さであり、且つ全
    長に亘って同一幅であるクレーム１記載の回路モジュー
    ル。
  6. （６）上記半導体部品が、コンピュータを構成するＣＰ
    Ｕ、メモリ回路部品及び制御回路部品であり、 該ＣＰＵ、該メモリ回路部品及び該制御回路部品を上記
    基板の上面及び下面に組み付けてなる構成の請求項１記
    載の回路モジュール。
  7. （７）上記ＣＰＵを上記基板の上面の略中央に配し、 上記メモリ回路を上記基板の下面のうち上記ＣＰＵの近
    傍に配し、 且つ上記メモリ回路を構成するＤＲＡＭを上記基板の端
    側に配してなる構成の請求項６記載の回路モジュール。
  8. （８）ケース部と蓋部とよりなるケースを更に有し、該
    ケース内に上記半導体部品が組み付けられた基板が収納
    されてシールドされ、上記ケース部及び蓋部のうちの一
    方が、上記端子を露出させる開口を有する請求項１記載
    の回路モジュール。
  9. （９）上記半導体部品は、コンピュータを構成するＣＰ
    Ｕ、メモリ回路部品及び制御回路部品であり、 上記端子が、基板の複数の辺に沿って外周側に、その全
    部が上記基板の上面及び下面のうちの一方より突出して
    一方向に延出させて設けられた固定端子ピンであり、 該固定端子ピンによりコンピュータのボードに電気的且
    つ機械的に接続可能とした構成の請求項１記載の回路モ
    ジュール。
  10. （１０）ケース部と蓋部とよりなるケースを更に有し、
    該ケース内にＣＰＵ、メモリ回路部品、制御回路部品が
    組み付けられた基板が収納されてシールドされ、上記ケ
    ース部及び蓋部のうちの一方が、上記固定端子ピンを露
    出させる開口を有する請求項９記載の回路モジュール。
  11. （１１）該基板は矩形状を有し、上記固定端子ピンを上
    記基板の少なくとも相対向する辺に沿って外周側に配し
    てなる請求項９記載の回路モジュール。
  12. （１２）該基板は矩形状を有し、上記固定端子ピンが上
    記基板の四辺の全部に沿って基板の外周側に配してなる
    請求項９記載の回路モジュール。
JP1171715A 1989-07-03 1989-07-03 回路モジュール Pending JPH0336614A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP1171715A JPH0336614A (ja) 1989-07-03 1989-07-03 回路モジュール
US07/544,605 US5307503A (en) 1989-07-03 1990-06-27 Shielded circuit module with terminal pins arrayed on four sides for connection to a computer board
DE69023971T DE69023971T2 (de) 1989-07-03 1990-07-03 Schaltungsmodul.
EP90307283A EP0407156B1 (en) 1989-07-03 1990-07-03 Circuit module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1171715A JPH0336614A (ja) 1989-07-03 1989-07-03 回路モジュール

Publications (1)

Publication Number Publication Date
JPH0336614A true JPH0336614A (ja) 1991-02-18

Family

ID=15928334

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1171715A Pending JPH0336614A (ja) 1989-07-03 1989-07-03 回路モジュール

Country Status (4)

Country Link
US (1) US5307503A (ja)
EP (1) EP0407156B1 (ja)
JP (1) JPH0336614A (ja)
DE (1) DE69023971T2 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5414253A (en) * 1991-12-03 1995-05-09 Texas Instruments Incorporated Integrated circuit card
JP2675747B2 (ja) * 1993-03-26 1997-11-12 日立電子株式会社 無線機
DE19627858A1 (de) * 1996-07-11 1998-01-22 Eurotec Ges Fuer Energiesparte Komplexes Leistungsbauelement
US6522173B1 (en) * 1998-03-31 2003-02-18 Kanji Otsuka Electronic device
KR101061853B1 (ko) * 2003-08-29 2011-09-02 삼성전자주식회사 표시 장치 및 그 표시판
US7858384B2 (en) * 2005-04-29 2010-12-28 Kimberly-Clark Worldwide, Inc. Flow control technique for assay devices
US7803319B2 (en) * 2005-04-29 2010-09-28 Kimberly-Clark Worldwide, Inc. Metering technique for lateral flow assay devices
JP6680121B2 (ja) * 2016-01-06 2020-04-15 セイコーエプソン株式会社 回路装置、発振器、電子機器及び移動体
US10177770B2 (en) * 2016-01-06 2019-01-08 Seiko Epson Corporation Circuit device, oscillator, electronic apparatus, and vehicle
US10034407B2 (en) * 2016-07-22 2018-07-24 Intel Corporation Storage sled for a data center

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4129897A (en) * 1975-11-20 1978-12-12 Tektronix, Inc. Modular mounting apparatus for substrate means bearing planar circuit means
US4468727A (en) * 1981-05-14 1984-08-28 Honeywell Inc. Integrated cellular array parallel processor
US4797808A (en) * 1981-06-22 1989-01-10 Texas Instruments Incorporated Microcomputer with self-test of macrocode
US4513354A (en) * 1983-09-26 1985-04-23 Sentrol, Inc. Housing for an electronic circuit board
JPH0652784B2 (ja) * 1984-12-07 1994-07-06 富士通株式会社 ゲートアレイ集積回路装置及びその製造方法
US4705917A (en) * 1985-08-27 1987-11-10 Hughes Aircraft Company Microelectronic package
US4661886A (en) * 1985-10-03 1987-04-28 Burroughs Corporation Magnetically sealed multichip integrated circuit package
DE3609170C1 (de) * 1986-03-19 1987-10-08 Chemie Filter Gmbh Verfahren Elektronisches Geraet mit aufeinandergestapelten Hauptmodulen
US4774635A (en) * 1986-05-27 1988-09-27 American Telephone And Telegraph Company At&T Bell Laboratories Semiconductor package with high density I/O lead connection
US5065282A (en) * 1986-10-17 1991-11-12 Polonio John D Interconnection mechanisms for electronic components
DE8708332U1 (ja) * 1987-06-12 1987-08-06 Schleicher Electronic Gmbh & Co Kg, 8000 Muenchen, De
US4903113A (en) * 1988-01-15 1990-02-20 International Business Machines Corporation Enhanced tab package
US4891686A (en) * 1988-04-08 1990-01-02 Directed Energy, Inc. Semiconductor packaging with ground plane conductor arrangement
FR2645680B1 (fr) * 1989-04-07 1994-04-29 Thomson Microelectronics Sa Sg Encapsulation de modules electroniques et procede de fabrication

Also Published As

Publication number Publication date
EP0407156A3 (en) 1991-10-02
US5307503A (en) 1994-04-26
EP0407156A2 (en) 1991-01-09
EP0407156B1 (en) 1995-12-06
DE69023971T2 (de) 1996-04-25
DE69023971D1 (de) 1996-01-18

Similar Documents

Publication Publication Date Title
JP2004165617A (ja) キャリアベースの電子モジュール
JPH0336614A (ja) 回路モジュール
JPH09223861A (ja) 半導体集積回路及びプリント配線基板
JPS61117858A (ja) 半導体装置
US5324985A (en) Packaged semiconductor device
JPH11297872A (ja) 半導体装置
JPH11354675A (ja) 半導体装置
US6246107B1 (en) Semiconductor device arrangement having configuration via adjacent bond pad coding
US5473188A (en) Semiconductor device of the LOC structure type having a flexible wiring pattern
JPS6243139A (ja) 半導体素子およびその実装方法
JP4343727B2 (ja) 半導体装置
JP2002299568A (ja) Ｉｃチップ
JP2522455B2 (ja) 半導体集積回路装置
JPH11177013A (ja) 多段の外部端子を持つｉｃパッケージ
JP2788196B2 (ja) Ｉｃカード用ｉｃ基板
KR940008643Y1 (ko) 고집적 패키지
JPH05267561A (ja) 高速処理用電子部品搭載用基板
JPH03148132A (ja) スタンダードセル方式の半導体集積回路装置
JPH0786456A (ja) 半導体装置と実装基板
JPH03205859A (ja) 半導体装置
JPH04180257A (ja) 半導体集積回路実装方法
JPH01283939A (ja) 半導体チップおよび基板並びにこれらによって構成される電子装置
JPH0336613A (ja) コンピュータモジュール
JPS62194656A (ja) 半導体素子
JPH022150A (ja) Ｉｃパッケージの構造