JPS62194656A - 半導体素子 - Google Patents
半導体素子Info
- Publication number
- JPS62194656A JPS62194656A JP3628986A JP3628986A JPS62194656A JP S62194656 A JPS62194656 A JP S62194656A JP 3628986 A JP3628986 A JP 3628986A JP 3628986 A JP3628986 A JP 3628986A JP S62194656 A JPS62194656 A JP S62194656A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- package
- chips
- pads
- fixed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 7
- 239000000919 ceramic Substances 0.000 claims description 3
- 239000000758 substrate Substances 0.000 claims description 3
- 239000004020 conductor Substances 0.000 abstract description 5
- 239000012790 adhesive layer Substances 0.000 abstract description 2
- 238000007493 shaping process Methods 0.000 abstract 1
- 238000004806 packaging method and process Methods 0.000 description 9
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L25/0657—Stacked arrangements of devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/0651—Wire or wire-like electrical connections from device to substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/15165—Monolayer substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概 要〕
パッケージには表裏面にパッドを配設するフランジ部と
チップを固着する突起部とが形成された貫通角穴を設け
ると共に、第1と第2のチップの互いの裏面を固着する
ことによって形成された2組のチップを該突起部に固着
することにより、高密度実装化を図るように形成したも
のである。
チップを固着する突起部とが形成された貫通角穴を設け
ると共に、第1と第2のチップの互いの裏面を固着する
ことによって形成された2組のチップを該突起部に固着
することにより、高密度実装化を図るように形成したも
のである。
ッケージにチップを固着し、ワイヤーボンディングによ
って形成された半導体素子に係り、特に、背面合わせに
形成した2組のチップを該パッケージに固着することに
より高密度実装化を図るようにした半導体素子に関する
。
って形成された半導体素子に係り、特に、背面合わせに
形成した2組のチップを該パッケージに固着することに
より高密度実装化を図るようにした半導体素子に関する
。
電子装置に広く使用されているLSI素子などの半導体
素子は、最近、装置の小型化および高速化を図るよう益
々高密度実装化が推進されるようになった。
素子は、最近、装置の小型化および高速化を図るよう益
々高密度実装化が推進されるようになった。
このような半導体素子は、一般的に一つのパンケージに
1チツプを埋設することで形成されているが、このよう
な1パツケージに1チツプの構成では限界があるため、
より高密度実装化を図るよう、一つのパッケージに複数
個のチップが埋設されることが望まれるようになった。
1チツプを埋設することで形成されているが、このよう
な1パツケージに1チツプの構成では限界があるため、
より高密度実装化を図るよう、一つのパッケージに複数
個のチップが埋設されることが望まれるようになった。
従来は第3図の従来の説明図に示すように構成されてい
た。第3図の(a)は側面図、 (b)は平面図である
。
た。第3図の(a)は側面図、 (b)は平面図である
。
第3図の(a)に示すように、セラミック基板によって
形成されたパッケージ10の固着部IOCにはチップ1
1が接着層14により固着られ、チップ11の外周に配
列されたパッドI1Aとパッケージ10に設けられたパ
ッドIOAとがそれぞれワイヤー4によって接続される
ように構成されている。
形成されたパッケージ10の固着部IOCにはチップ1
1が接着層14により固着られ、チップ11の外周に配
列されたパッドI1Aとパッケージ10に設けられたパ
ッドIOAとがそれぞれワイヤー4によって接続される
ように構成されている。
また、それぞれのパッドIOAは(b)に示すようにパ
ターン10Bによって接続され、更に、パターン10B
の終端が導電体13によってパッケージ10に固着され
たピン12に接続されるように形成されている。
ターン10Bによって接続され、更に、パターン10B
の終端が導電体13によってパッケージ10に固着され
たピン12に接続されるように形成されている。
したがって、パッドI1AとIOAとがワイヤー4で接
続されることで、チップ11に形成された集積回路15
に入出力される信号はピン12を介して送受信される。
続されることで、チップ11に形成された集積回路15
に入出力される信号はピン12を介して送受信される。
このような一つのパッケージに1チツプしか固着されな
い構成では、高密度実装化を図るにはチップに構成され
る集積回路を効率良く配設することである。
い構成では、高密度実装化を図るにはチップに構成され
る集積回路を効率良く配設することである。
しかし、集積回路を効率良く配設することだけでは限界
があり、より高い高密度実装化を得ることができない問
題を有していた。
があり、より高い高密度実装化を得ることができない問
題を有していた。
第1図は本発明の原理断面図である。
第1図に示すように、互いの裏面を固着した第1と第2
のチップ(2A、2B)の2組によってチップ(2)を
形成すると共に、パフケージ(1)にはパッド(4)を
表裏面に配設するフランジ部(1C)と、該チップ(2
)を固着する突起部(1B)とが形成された貫通角穴(
1A)を具備するようにしたものである。
のチップ(2A、2B)の2組によってチップ(2)を
形成すると共に、パフケージ(1)にはパッド(4)を
表裏面に配設するフランジ部(1C)と、該チップ(2
)を固着する突起部(1B)とが形成された貫通角穴(
1A)を具備するようにしたものである。
このように構成することによって前述の問題点は解決さ
れる。
れる。
即ち、表裏面にパッドを配設した貫通角穴が形成された
パンケージに第1と第2のチップを背面合わせすること
で形成した2組のチップを固着するようにし、表裏面の
パッドのそれぞれが第1と第2のチップのパッドにワイ
ヤーボンディングされることによって形成されたもので
ある。
パンケージに第1と第2のチップを背面合わせすること
で形成した2組のチップを固着するようにし、表裏面の
パッドのそれぞれが第1と第2のチップのパッドにワイ
ヤーボンディングされることによって形成されたもので
ある。
したがって、一つのパッケージに2組のチップが固着さ
れ、従来の1パツケージに1チツプを固着したものと比
較すると実装密度が高くなり、高密度実装化を図ること
ができる。
れ、従来の1パツケージに1チツプを固着したものと比
較すると実装密度が高くなり、高密度実装化を図ること
ができる。
以下本発明を第2図を参考に詳細に説明する。
第2図は本発明による一実施例の説明図で、(a)は側
面図、(b)は裏面図である。全図を通じ、同一符号は
同一対象物を示す。
面図、(b)は裏面図である。全図を通じ、同一符号は
同一対象物を示す。
第2図の(a)に示すように、セラミック基板によって
形成されたパッケージ1には貫通角穴1Aを設け、貫通
角穴1Aの外周にはフランジ部1Cと突起部1Bとを形
成し、突起部1Bの接着理工4によって第1と第2のチ
ップ2A、2Bにより形成されたチップ2を固着するよ
うに構成したものである。
形成されたパッケージ1には貫通角穴1Aを設け、貫通
角穴1Aの外周にはフランジ部1Cと突起部1Bとを形
成し、突起部1Bの接着理工4によって第1と第2のチ
ップ2A、2Bにより形成されたチップ2を固着するよ
うに構成したものである。
また、第1のチップ2Aと第2のチップ2Bとは互いの
裏面を固着した背面合わせによって形成したものであり
、フランジ部1Cの表裏面にはパッド4と、それぞれの
パッド4に接続されたパターン6.7が配設されている
。
裏面を固着した背面合わせによって形成したものであり
、フランジ部1Cの表裏面にはパッド4と、それぞれの
パッド4に接続されたパターン6.7が配設されている
。
したがって、第1と第2のチップ2A、2Bのパッド3
が表裏面に配設されたそれぞれのパッド4にワイヤー5
が接続されることで、第1のチップ2Aは前述と同様に
パターン6と導電体13とを介してビン13に接続され
、第2のチップ2Bは(b)に示すようにパターン7と
導電体13とを介してピン13に接続されるように形成
されている。
が表裏面に配設されたそれぞれのパッド4にワイヤー5
が接続されることで、第1のチップ2Aは前述と同様に
パターン6と導電体13とを介してビン13に接続され
、第2のチップ2Bは(b)に示すようにパターン7と
導電体13とを介してピン13に接続されるように形成
されている。
(b)の図示では、突起部1Cは貫通角穴1Aのコーナ
に設けであるが、辺の中央に位置させることでも良い。
に設けであるが、辺の中央に位置させることでも良い。
但し、突起部1Cが固着される箇所にはパッド3を配列
しないように配慮する必要がある。
しないように配慮する必要がある。
このような構成は、先づ、第1と第2のチップ2A、2
Bを固着し、パッケージ1の突起部1Cに第2のチップ
2Bを固着し、次に、表面側Aより第1のチップ2Aの
パッド3をパッド4にワイヤーボンディングし、更に、
裏面側Bより第2のチップ2Bのパッド3をパッド4に
ワイヤーポンディングすることにより容易に製作するこ
とができる。
Bを固着し、パッケージ1の突起部1Cに第2のチップ
2Bを固着し、次に、表面側Aより第1のチップ2Aの
パッド3をパッド4にワイヤーボンディングし、更に、
裏面側Bより第2のチップ2Bのパッド3をパッド4に
ワイヤーポンディングすることにより容易に製作するこ
とができる。
したがって、一つのパッケージ1に第1と第2のチップ
2A、2Bの2組を固着することを容易に行うことがで
きる。
2A、2Bの2組を固着することを容易に行うことがで
きる。
以上説明したように、本発明によれば、一つのパッケー
ジに2組のチップを収納することが可能となる。
ジに2組のチップを収納することが可能となる。
したがって、従来と比較して実装密度を高めることがで
き、高密度実装化が図れ、実用的効果は大である。
き、高密度実装化が図れ、実用的効果は大である。
第1図は本発明の原理断面図。
第2図は本発明による一実施例の説明図で、(a)は側
面図、 (b)は裏面図。 第3図は従来の説明図で、(a)は側面図。 (b)は平面図を示す。 図において、 1はパッケージ、 2はチップ。 3.4はパッド、 5はワイヤー。 1Aは貫通角穴、 1Bは突起部。 1Cはフランジ部、 2Aは第1のチップ。 2Bは第2のチップを示す。 本各H壮のM!j里帥面■閾 寥1 回
面図、 (b)は裏面図。 第3図は従来の説明図で、(a)は側面図。 (b)は平面図を示す。 図において、 1はパッケージ、 2はチップ。 3.4はパッド、 5はワイヤー。 1Aは貫通角穴、 1Bは突起部。 1Cはフランジ部、 2Aは第1のチップ。 2Bは第2のチップを示す。 本各H壮のM!j里帥面■閾 寥1 回
Claims (1)
- 【特許請求の範囲】 セラミック基板によって形成されたパッケージ(1)と
、該パッケージ(1)に固着されたチップ(2)とを備
え、該チップ(2)のパッド(3)と該パッケージ(1
)のパッド(4)との互いがワイヤー(5)によって接
続される半導体素子であって、 互いの裏面を固着した第1と第2のチップ(2A、2B
)の2組によって前記チップ(2)を形成すると共に、 前記パッケージ(1)には前記パッド(4)を表裏面に
配設するフランジ部(1C)と、該チップ(2)を固着
する突起部(1B)とが形成された貫通角穴(1A)を
具備したことを特徴とする半導体素子。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3628986A JPS62194656A (ja) | 1986-02-20 | 1986-02-20 | 半導体素子 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3628986A JPS62194656A (ja) | 1986-02-20 | 1986-02-20 | 半導体素子 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS62194656A true JPS62194656A (ja) | 1987-08-27 |
Family
ID=12465634
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3628986A Pending JPS62194656A (ja) | 1986-02-20 | 1986-02-20 | 半導体素子 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS62194656A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100447894B1 (ko) * | 1997-09-25 | 2004-10-14 | 삼성전자주식회사 | 듀얼 적층패키지 및 그 제조방법 |
-
1986
- 1986-02-20 JP JP3628986A patent/JPS62194656A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100447894B1 (ko) * | 1997-09-25 | 2004-10-14 | 삼성전자주식회사 | 듀얼 적층패키지 및 그 제조방법 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4949224A (en) | Structure for mounting a semiconductor device | |
JPH1092972A (ja) | 集積回路用パッケージ | |
JPH04273451A (ja) | 半導体装置 | |
KR940006187Y1 (ko) | 반도체장치 | |
JPS6199361A (ja) | 半導体装置 | |
JPS62194656A (ja) | 半導体素子 | |
JPH0461152A (ja) | 半導体装置 | |
JPH02267947A (ja) | 半導体装置 | |
JPS617657A (ja) | マルチチツプパツケ−ジ | |
JP2913858B2 (ja) | 混成集積回路 | |
JPH0124933Y2 (ja) | ||
JPS5988863A (ja) | 半導体装置 | |
US6323541B1 (en) | Structure for manufacturing a semiconductor die with copper plated tapes | |
JP2505359Y2 (ja) | 半導体搭載用基板 | |
JPH04350961A (ja) | 半導体集積回路装置およびその製造方法 | |
JPS5828359Y2 (ja) | 半導体集積回路装置 | |
JPS6022327A (ja) | 半導体装置 | |
JPS62189737A (ja) | 半導体素子パツケ−ジのボンデイング方法 | |
JPS61194753A (ja) | 半導体装置 | |
KR100230750B1 (ko) | 반도체 패키지 | |
JPH04124844A (ja) | 半導体装置のボンディングパッド電極の構造 | |
JPS6143437A (ja) | 半導体装置 | |
JPH02244753A (ja) | 集積回路装置 | |
JPH0547995A (ja) | マルチチツプモジユール | |
JPS6094755A (ja) | 半導体装置 |