JPH02267947A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH02267947A
JPH02267947A JP1089348A JP8934889A JPH02267947A JP H02267947 A JPH02267947 A JP H02267947A JP 1089348 A JP1089348 A JP 1089348A JP 8934889 A JP8934889 A JP 8934889A JP H02267947 A JPH02267947 A JP H02267947A
Authority
JP
Japan
Prior art keywords
wsi
wafer
pads
wire bonding
package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1089348A
Other languages
English (en)
Inventor
Muneo Hatta
八田　宗生
Susumu Takeuchi
晋 竹内
Hiroshi Tobimatsu
博 飛松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP1089348A priority Critical patent/JPH02267947A/ja
Priority to US07/501,211 priority patent/US5126828A/en
Publication of JPH02267947A publication Critical patent/JPH02267947A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/32—Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ この発明は、一つのウェハ上に１つの統合された機能を
有する集積回路を構成したいわゆるＷＳＩ　（ウェハス
ケールインテグレーション）の構造に関するものである
。
［従来の技術］ ＬＳＩ　　（Ｌａｒｇｅ　　５ｃａｌｅ　　Ｉｎｔｅｇ
ｒａｔｉｏｎ）の概念をさらに発展させ、１枚のウェハ
上にたとえばＣＰＵ　（Ｃｅｎ　ｔ　ｒａ　ｌ　　Ｐｒ
ｏｃｅｓｓｉｎｇ　　Ｕｎｉｔ）やマイクロプロセッサ
などの１つの統合された機能を有する集積回路を構成し
た半導体装置がある。このような半導体装置はＷＳＩ　
　（Ｗａｆｅｒ　　５ｃａｌｅ　　１ｎｔｅｇｒａｔｉ
ｏｎ）と略称される。
従来のＷＳＩの一例を第１３図および第１４図に示す。
第１３図はＷＳＩのウェハ１の平面模式図である。また
第１４図は、ウェハ１が装填されるＷＳＩ用パッケージ
２の概略斜視図である。ＷＳＩウェハ１は、円形の断面
構造を有している。
ＷＳＩウェハ１の主表面には多くの論理回路などの集積
回路が形成される。また、その外周縁部には複数のワイ
ヤボンディングパッド３が設けられる。
ＷＳＩパッケージ２はパッケージ本体４の中央部にＷＳ
エウエハ１を載置するダイパッド部５を備えている。パ
ッケージ本体４は主にセラミックからなる多層基板から
構成される。ダイパッド部５の周囲には複数のインナー
リード６が形成されている。インナーリード６は、ダイ
パッド部５にＷＳＩウェハ１が装填された状態において
ＷＳＩウェハ１のワイヤボンディングパッド３に対向す
るように形成されている。そして、インナーリード５と
ワイヤボンディングパッド３とが配線される。さらにイ
ンナーリード６の外周部にはシールリング７が形成され
ている。シールリング７は蓋（図示せず）とパッケージ
本体４との装着時の気密性を保持する。パッケージ本体
４の下方には複数の外部ピン８が形成されいる。この外
部ピン８はインナーリード６を介してＷＳＩウェハ１の
ワイヤボンディングパッド３に電気的に接続される。
また、第１５図および第１６図には従来のＷＳＩの他の
例が示されている。この例は、はぼ正方形の主表面を有
するウェハに形成されたＷＳＩの例が示されている。そ
の基本的な構造においては上記の例と同様である。
このようなＷＳＩの構造上の特徴点をＬＳＩの対比にお
いて列挙すると、以下のような点が挙げられる。
（１）　多くの論理回路や記憶回路などを有するため、
その外部との信号等の入出力用のパ・ソド部を多数必要
とすること。
（２）　ウェハ上でのアクセスタイムを減少するために
パッド部とのワイヤ長を短くすることが困難なこと。
（３）　個々のＷＳＩが高価であり、高い製造歩留りが
要求されること。
（４）　多くの機能を有するため、個々の機能ユニット
ごとの回路テストが複数の工程において行なわれること
。
［発明が解決しようとする課題］ このように、ＷＳ　Ｉにおいては多くの機能を有する集
積回路が構成される。したがって、外部との入出力のた
めの多くの入出力部が要求される。
すなわち、ＷＳＩウェハ１側においては、多くのワイヤ
ボンディングパッド３をＷＳＩウェハ１の周辺部に配置
する必要がある。また、ＷＳＩパッケージ２においては
、インナーリード６および外部ピン８を多数配列して形
成する必要がある。
一方、ワイヤボンディングパッド３あるいはインナーリ
ード６のワイヤボンディングのための必要面積は、その
最小値に限界がある。つまり、ボンディング用ワイヤは
金線などが用いられる。そして、このワイヤをボンディ
ングパッド３表面あるいはインナーリード６の表面に溶
着してボンディングされる。このためにワイヤボンディ
ングパッド３あるいはインナーリード６の表面積にはこ
の溶着部を加工し得る最低限度がある。また一方でＷＳ
Ｉウェハ１の外周辺長さはウェハのサイズにより決定さ
れる。したがって、必然的にＷＳＩウェハ１の外周辺部
に配置し得るワイヤボンディングパッド３の数は規制さ
れる。またＷＳＩパッケージ２側のインナーリード６の
数も同様の理由で規制される。したがって、この規制さ
れる数よりも多数のパッドを必要とする高性能な論理回
路あるいは統合された論理回路と記憶回路などを有する
ＷＳＩはパッド数の制限によってその形成が制限される
という問題があった。
なお、ＬＳＩにおいては、ＬＳＩチップの外周辺長さを
確保するためのチップ構造に関する考案が見られる。第
１７図および第１８図は、特開昭６３−１９８３４０号
公報に示されるＬＳＩチップの構造斜視図である。第１
７図に示される例は、ＬＳＩチップ９の中央部に開口部
１０を形成している。そして、ＬＳＩチップ９の外周部
および開口部１０の外周部の表面に多数のワイヤボンデ
ィングパッド３を形成している。また第１８図において
は、長方形のＬＳＩチップ９の一辺に切欠部１１を形成
している。そして、このＬＳＩチップ９の外周部および
切欠部１１の外周部に複数のワイヤボンディングパッド
３が形成されている。この両図においては、ＬＳＩチッ
プ９の開口部１０あるいは切欠部１１を利用し、ワイヤ
ボンディングパッド３の配列領域を長くしている。そし
て、これによりワイヤボンディングパッド３の数を増大
させている。
なお、ＷＳＩに関しては、ＬＳＩに比べて、その製造工
程においてより多数の回路テストを含んでいる。回路テ
ストはテスト用のプローブをｗｓＩウェハ１のボンディ
ングパッド３に接触させて行なわれる。この際、ワイヤ
ボンディングパッド３はプローブの触針により損傷する
場合がある。
そして、後工程において、損傷を受けたワイヤボンディ
ングパッド３表面にワイヤボンディングがなされると、
配線不良の原因となる。そして、製造歩留りの低下原因
となる。このＷＳＩはその各々が高価であるため、特に
製造歩留りの低下は大きな問題である。この対策の一例
として、ワイヤボンディングパッド３と回路テスト用の
パッドとを独立して設けることが考えられる。しかし、
前述のように、従来のＷＳＩでは、パッド数に制限があ
りテスト用パッド部を設けることは困難であった。
したがって、本発明は上記のような問題点を解消するた
めになされたもので、ワイヤボンド用のパッド数に制限
されることなく高性能な論理機能を有する集積回路を構
成することが可能な半導体装置を提供することを目的と
する。
［課題を解決するための手段］ この発明における半導体装置は、ウェハスケールの大き
さを有する半導体基板の主表面上に、つの統合された機
能を有する集積回路が形成された半導体装置であって、
その内部または外周部の少なくとも一方側に切欠部を有
する半導体基板と、この半導体基板の外周縁部および切
欠部の周縁の主表面上に整列して形成された複数のパッ
ドとを備えている。さらに、このパッドは、外部リード
と配線されるボンディングパッドと、集積回路の回路テ
ストのみに用いられるテスト用パッドとを備えている。
［作用］ この発明において、半導体基板に形成された切欠部は半
導体基板の周縁部の長さを増大させる。
したがって、この半導体基板の周縁部に配列されるパッ
ドの数を増大することができる。これにより多数の外部
電極を必要とする高性能な論理回路あるいは統合された
論理回路と記憶回路とから構成される集積回路を備えた
半導体装置を形成することができる。
［実施例］ 以下、この発明の実施例について図を用いて説明する。
第１図は、本発明の第１の実施例によるＷＳＩの分解構
造図である。ＷＳＩは、ＷＳ　Ｉウェハ１と、ＷＳＩパ
ッケージ２とを備える。ＷＳＩウェハ１はその中央部に
円形の開口部１２が形成されている。さらにＷＳＩウェ
ハ１の外周辺部および円形開口部１２の外周辺部には複
数のワイヤボンディングパッド３が形成されている。複
数のワイヤボンディングパッド３の中には回路テスト用
にのみ用いられるテスト用パッド３ａが所定の場所に形
成されている。
ＷＳＩパッケージ２は、セラミックで形成された多層基
板からなるパッケージ本体４を備える。
パッケージ本体４の中央部にはＷＳＩウェハ１を載置す
るダイパッド部５が形成されている。ダイパッド部５の
中央にはＷＳＩウェハ１の開口部１２に嵌まり込む凸部
１３ａが形成されている。この凸部１３ａの外表面およ
びダイパッド部５の外周面上には複数のインナーリード
６ａ、６ｂが形成されている。インナーリード６ａ、６
ｂはｗｓＩウェハ１のワイヤボンディングパッド３に対
応する個数だけ形成されている。さらに、このインナー
リード６ａｓ　６ｂは、パッケージ本体４の下面側に突
出した複数の外部ビン８に各々接続されている。さらに
パッケージ本体４の上面にはシールリング７が形成され
ている。
ＷＳＩウェハ１は、ＷＳＩパッケージ２の所定の位置に
組込まれ、ワイヤボンディングされる。
その後、上面を蓋１４により密封される。
第２図は、ＷＳ　Ｉウェハ１がＷＳ■パッケージ２に組
込まれワイヤボンディングされた状態を示す構造斜視図
である。ＷＳＩウェハ１の外周辺部あるいは内周辺部に
形成されたワイヤボンディングバッド３は、ＷＳＩパッ
ケージ２のインナーリード６　ａ　ｓ　６　ｂに各々配
線される。ＷＳＩウェハ１の中央部に円形開口部１２を
有する形状においては、この円形開口部１２の近傍に形
成されたワイヤボンディングパッド３の数だけパッド数
を増加することができる。
第３図および第４図にこの発明の第２の実施例を示す。
第３図は、ＷＳＩウェハ１の平面構造図である。第４図
は第３図に示すＷＳＩウェハ１を装填するためのＷＳＩ
パッケージ２の構造斜視図である。第３図を参照して、
この例のＷＳＩウェハ１はその外周部に複数個の切欠部
１５を有している。さらにこの切欠部１５が形成された
ＷＳＩウェハ１の外周辺部に沿って複数のワイヤボンデ
ィングパッド３が形成されている。ワイヤボンディング
パッド３が形成される領域は、ＷＳＩウェハ１の外周辺
に切欠部１５を形成することにより、従来の円形ＷＳＩ
ウェハ１に比べて増加している。
このために、ワイヤボンディングパッド３の個数を増大
することができる。また、同時に、ＷＳ　Ｉウェハ１の
外周部に回路テスト用のテストバッド３ａが形成されて
いる。
ＷＳＩパッケージ２はパッケージ本体４とＷＳＩウェハ
１を載置するダイパッド部５、ＷＳＩウェハ１のワイヤ
ボンディングパッド３と電気的に接続するためのインナ
ーリード６ａ、６ｂおよび外部ピン８とを備えている。
さらに、ダイパッド部５の外周縁上の所定位置にはＷＳ
Ｉウェハ１の切欠部１５に嵌まり込む凸部１３ｂが形成
されている。さらに凸部１３ｂの上面にはインナーリー
ド６ｂが形成されている。装置の組立状態において、Ｗ
Ｓ■パッケージ２の凸部１３ｂは、ＷＳＩウェハ１の切
欠部１５に嵌まり合う。そして、互いに隣接するＷＳＩ
ウェハ１のワイヤボンディングパッド３とＷＳＩパッケ
ージ２の凸部１３ｂのインナーリード６ｂとがワイヤボ
ンディングされる。
第５図および第６図はこの発明の第３の実施例を示す。
この実施例は、第１の実施例と第２の実施例とを相互に
組合わせた構造を有している。すなわち、ＷＳ　Ｉウェ
ハ１においてはその円形外周部およびその中心部に各々
切欠部１５と円形開口部１２とが形成されている。ワイ
ヤボンディングパッド３はこのＷＳＩウェハ１の切欠部
および円形開口部１２の周辺に沿って形成されている。
さらに、ワイヤボンディングパッド３の中に回路テスト
用のテスト用バッド３ａが適宜配置されている。
また、ＷＳｌパッケージ２においては、ダイパッド部５
のＷＳＩウェハ１の切欠部１５および円形開口部１２に
対応する位置に各々凸部１３ｂ１１３ａが形成されてい
る。
さらに、第７図および第８図にはこの発明の第４の実施
例が示されている。第７図は、この実施例のＷＳＩウェ
ハ１の平面構造図である。第８図は、この発明のＷＳ！
パッケージ２の構造斜視図である。第７図を参照して、
本実施例のＷＳＩウェハ１はその中央に円形開口部１２
と、さらにこの円形開口部から十字方向に延びた切欠部
１２ａとが形成されている。ワイヤボンディングパッド
３は、この円形開口部１２、切欠部１２ａおよび円形外
周縁部に沿って複数個形成されている。さらに回路テス
ト用テストパッド３ａがこのワイヤボンディングパッド
３の中に適宜形成されている。
第８図を参照して、ＷＳＩパッケージ２には、ダイパッ
ド部５の中央にＷＳＩウェハ１の円形開口部１２などに
嵌まり込む凸部１３ａが形成されている。
第９図および第１０図には、この発明の第５の実施例が
示される。第９図は、この実施例によるＷＳＩウェハ１
の平面構造図である。第１０図はこの実施例のＷＳＩパ
ッケージ２の構造斜視図である。
第９図を参照して、ＷＳＩウェハ１は正方形状を有して
いる。ＷＳＩウェハ１の中央には円形開口部１２が形成
されている。ワイヤボンディングパッド３はＷＳＩウェ
ハ１の外周縁部および円形切欠部１２の外周縁部に整列
して形成されている。
回路テスト用パッド３ａはこのワイヤボンディングパッ
ド３の配列の所定位置に形成されている。
第１０図を参照して、ＷＳＩパッケージ２は正方形状の
ＷＳＩウェハ１を載置する正方形状のダイパッド部５を
備えている。ダイパッド部５の中央にはＷＳＩウェハ１
の円形開口部１２に嵌まり込む形状の凸部１３ａが形成
されている。この円形の凸部１３ａの外表面にはインナ
ーリード６ａが形成されている。さらにダイパッド部５
の外周辺上には同じくインナーリード６ｂが複数個形成
されている。
さらに、第１１図および第１２図にはこの発明の第６の
実施例が示されている。第１１図は、この実施例のＷＳ
Ｉウェハ１の平面構造図である。
第１２図は、この実施例のＷＳＩパッケージ２の構造斜
視図である。
第１１図を参照して、ＷＳＩウェハ１は正方形状を有し
ている。その中央部には、円形開口部１２と、この円形
開口部１２から十字方向に延びた切欠部１２ａが形成さ
れている。ワイヤボンディングパッド３は、ＷＳ　Ｉウ
ェハ１の正方形状の外周縁部および円形開口部１２、切
欠部１２ａの外周縁部に複数個整列して形成されている
。回路テスト用のテストパッド３ａは、複数のワイヤボ
ンディングパッド３の配列の所定位置に形成されている
。
第１２図を参照して、ＷＳＩパッケージ２はＷＳＩウェ
ハ１を載置する正方形状のダイパッド部５を備えている
。ダイパッド部５の中央にはＷＳＩウェハ１の円形開口
部１２、切欠部１２ａに嵌まり込む形状の凸部１３ａが
形成されている。凸部１３ａの外周表面にはインナーリ
ード６ａ１６Ｃが形成されている。さらに、ダイパッド
部５の外周表面には同様にインナーリード６ｂが形成さ
れている。各インナーリード６ａ、６ｂ、６Ｃは各々外
部ピン８に接続されている。
なお、上記実施例においてはＷＳＩウェハ１の形状が円
形あるいは正方形状のものについて説明したが、これに
限定されることなく長方形状などの他の形状であっても
構わない。
［発明の効果］ このように、本発明における半導体装置はＷＳＩウェハ
の外周部あるいはその内部に切欠部を形成し、これによ
りパッド部の形成領域を増大させ、かつ同時に配列され
るパッド部にテスト用パッド部を混合配置することによ
り、外部との入出カラインの増加を図り高性能の高集積
回路の形成を実現し、さらにパッド部の損傷によるボン
ディング不良をなくし製造歩留りの優れた半導体装置を
実現することができる。
【図面の簡単な説明】
第１図は、本発明の第１の実施例によるＷＳＩの分解構
造斜視図である。第２図は、第１図に示されるＷＳＩの
ワイヤボンディング状態を示す構造斜視図である。第３
図は、この発明の第２の実施例によるＷＳＩウェハの平
面構造図であり、第４図は第３図に示されるＷＳＩウェ
ハを装填するためのＷＳＩパッケージの構造斜視図であ
る。第５図は、この発明の第３の実施例によるＷＳＩウ
ェハの平面構造図であり、第６図は、第５図に示される
ＷＳ■ウェハを装填するためのＷＳＩパッケージの構造
斜視図である。第７図は、この発明の第４の実施例を示
すＷＳＩウェハの平面構造図であり、第８図は、第７図
のＷＳＩウェハを装填するためのＷＳＩパッケージの構
造斜視図である。 第９図は、この発明の第５の実施例を示すＷＳＩウェハ
の平面構造図であり、第１０図は、第９図のＷＳＩウェ
ハを装填するためのＷＳＩパッケージの構造斜視図であ
る。第１１図は、この発明の第６の実施例を示すＷＳＩ
ウェハの平面構造図であり、第１２図は、第１１図のＷ
ＳＩウェハを装填するためのＷＳＩパッケージの構造斜
視図である。 第１３図は、従来のＷＳＩウェハの平面構造図である。 第１４図は、第１３図のＷＳＩウェハを装填するための
ＷＳＩパッケージの構造斜視図である。第１５図は、従
来の他の例を示すＷＳＩウェハの平面構造図であり、第
１６図は、第１５図のＷＳＩウェハを装填するためのＷ
ＳＩパッケージの構造斜視図である。第１７図および第
１８図は、従来のＬＳＩチップの斜視図である。 図において、１はＷＳＩウェハ、２はＷＳＩバッケージ
、３はワイヤボンディングパッド、３ａはテスト用パッ
ド、６，６ａ、６ｂ、６ｃはインナーリード、１２は円
形開口部、１２ａは円形開口部１２に連続した十字切欠
部、１３ａ、１３ｂは凸部、１５は切欠部を示している
。 なお、図中、同一符号は同一または相当部分を示す。

Claims (1)

  1. 【特許請求の範囲】 ウェハスケールの大きさを有する半導体基板の主表面上
    に、１つの統合された機能を有する集積回路が形成され
    た半導体装置であって、 その内部または外周部の少なくとも一方側に切欠部を有
    する前記半導体基板と、 前記半導体基板の外周縁部および前記切欠部の周縁の主
    表面上に整列して形成された複数のパッド部とを備え、 さらに前記パッド部は、外部リードと配線されるための
    ボンディングパッドと、前記集積回路の回路テストのみ
    に用いられるテスト用パッドとを備えた、半導体装置。
JP1089348A 1989-04-07 1989-04-07 半導体装置 Pending JPH02267947A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP1089348A JPH02267947A (ja) 1989-04-07 1989-04-07 半導体装置
US07/501,211 US5126828A (en) 1989-04-07 1990-03-29 Wafer scale integration device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1089348A JPH02267947A (ja) 1989-04-07 1989-04-07 半導体装置

Publications (1)

Publication Number Publication Date
JPH02267947A true JPH02267947A (ja) 1990-11-01

Family

ID=13968207

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1089348A Pending JPH02267947A (ja) 1989-04-07 1989-04-07 半導体装置

Country Status (2)

Country Link
US (1) US5126828A (ja)
JP (1) JPH02267947A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04188738A (ja) * 1990-11-22 1992-07-07 Hitachi Ltd 集積回路素子
DE4308705A1 (de) * 1992-03-19 1993-09-30 Mitsubishi Electric Corp Halbleitervorrichtung und Verfahren zu seiner Herstellung

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05160292A (ja) * 1991-06-06 1993-06-25 Toshiba Corp 多層パッケージ
JP2807396B2 (ja) * 1993-05-25 1998-10-08 ローム株式会社 半導体装置
GB2377080B (en) * 2001-09-11 2003-05-07 Sendo Int Ltd Integrated circuit package and printed circuit board arrangement
US9568960B2 (en) 2015-02-20 2017-02-14 International Business Machines Corporation Supercomputer using wafer scale integration

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2840400C2 (de) * 1978-09-16 1982-04-08 Brown, Boveri & Cie Ag, 6800 Mannheim Steuerbares Leistungs-Halbleiterbauelement
US4306731A (en) * 1979-12-21 1981-12-22 Varian Associates, Inc. Wafer support assembly
US4467400A (en) * 1981-01-16 1984-08-21 Burroughs Corporation Wafer scale integrated circuit
US4847732A (en) * 1983-09-15 1989-07-11 Mosaic Systems, Inc. Wafer and method of making same
US4920454A (en) * 1983-09-15 1990-04-24 Mosaic Systems, Inc. Wafer scale package system and header and method of manufacture thereof
JPS63198340A (ja) * 1987-02-13 1988-08-17 Nec Corp Ｌｓｉチツプ
JPS63229841A (ja) * 1987-03-19 1988-09-26 Fujitsu Ltd 集積回路用パツケ−ジ
KR970007840B1 (ko) * 1987-06-26 1997-05-17 미다 가쓰시게 반도체 장치
JPH01100912A (ja) * 1987-10-14 1989-04-19 Hitachi Ltd 半導体集積回路装置
JPH07115449B2 (ja) * 1987-07-08 1995-12-13 グンゼ株式会社 多層シュリンクフイルム
US4901136A (en) * 1987-07-14 1990-02-13 General Electric Company Multi-chip interconnection package
US4899208A (en) * 1987-12-17 1990-02-06 International Business Machines Corporation Power distribution for full wafer package
US4857988A (en) * 1988-02-09 1989-08-15 Fottler Stanley A Leadless ceramic chip carrier

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04188738A (ja) * 1990-11-22 1992-07-07 Hitachi Ltd 集積回路素子
DE4308705A1 (de) * 1992-03-19 1993-09-30 Mitsubishi Electric Corp Halbleitervorrichtung und Verfahren zu seiner Herstellung
DE4308705C2 (de) * 1992-03-19 1996-03-21 Mitsubishi Electric Corp Integrierte Schaltungs-Chips und ein Verfahren zu deren Vereinzelung aus einem Halbleiterwafer

Also Published As

Publication number Publication date
US5126828A (en) 1992-06-30

Similar Documents

Publication Publication Date Title
US8456024B2 (en) Semiconductor device having a pad-disposition restriction area
US5319224A (en) Integrated circuit device having a geometry to enhance fabrication and testing and manufacturing method thereof
JP2008515202A (ja) 対面ボンディングされるｉ／ｏ回路ダイ及び機能論理回路システム
US5451814A (en) Multi-chip module integrated circuit
US7238962B2 (en) Semiconductor chip with test pads and tape carrier package using the same
JPH02267947A (ja) 半導体装置
JP3679923B2 (ja) 半導体装置
US6885208B2 (en) Semiconductor device and test device for same
KR20020082757A (ko) 반도체 장치
JPH02267946A (ja) 半導体装置用パッケージ
US5434450A (en) PGA package type semiconductor device having leads to be supplied with power source potential
JP2561005B2 (ja) 半導体装置
JPS63260048A (ja) マスタ−スライス型半導体装置
JP2002270779A (ja) 半導体装置
JPS6393125A (ja) 半導体集積回路
JPH08264673A (ja) 集積回路装置
JPH05144944A (ja) 半導体集積回路及びその製造方法
JPS62189737A (ja) 半導体素子パツケ−ジのボンデイング方法
JPS62194656A (ja) 半導体素子
JPS58182841A (ja) モノリシツク集積回路
JPH045841A (ja) 半導体装置
JPH05129520A (ja) 半導体集積回路装置及びその製造方法
JPH01112750A (ja) 半導体集積回路装置
JPH04122039A (ja) 多ピン半導体素子テスト用パッド
JPS6392037A (ja) 半導体チツプ