JPS58182841A - モノリシツク集積回路 - Google Patents

モノリシツク集積回路

Info

Publication number
JPS58182841A
JPS58182841A JP57066823A JP6682382A JPS58182841A JP S58182841 A JPS58182841 A JP S58182841A JP 57066823 A JP57066823 A JP 57066823A JP 6682382 A JP6682382 A JP 6682382A JP S58182841 A JPS58182841 A JP S58182841A
Authority
JP
Japan
Prior art keywords
chip
connection
pads
corner
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP57066823A
Other languages
English (en)
Other versions
JPS6364054B2 (ja
Inventor
Hiroyuki Misawa
三沢　弘行
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp, Nippon Electric Co Ltd filed Critical NEC Corp
Priority to JP57066823A priority Critical patent/JPS58182841A/ja
Publication of JPS58182841A publication Critical patent/JPS58182841A/ja
Publication of JPS6364054B2 publication Critical patent/JPS6364054B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明はモノリシック集積回路、特にチップの外部接続
端子の接続全改良したところのモノリシック集積回路に
関する。
モノリシック集積回路（以下ＩＣという）は１個の半導
体のチップ内に作られた集積回路であって、最近におけ
る大規模集積回路の発展は目覚ましい。ＩＣは回路素子
が一つの例えばシリコンなどの半導体のチップ内に作り
込まれ、チップ上面に設けられた外部接続端子（以下パ
ッドという）をパッケージの外部リード端子（以下ピン
という）ト例工ばアルミニウムなどのリード線で接続す
ることにより集積回路装置としてでき上る。
これまでＩＣは必要とする回路機能毎にチップ全形成し
、一方１４．１６ビンＤＩＰ（デュアルインラインパッ
ケージ）のように標準化されているパッケージに合せて
、チップのパッドとピンとの接続パターンを定めていた
。従ってこの接続パターンはほぼチップ毎に定まりあま
り問題となることはなかった。しかしながら最近に至り
、ゲートアレイのようだマスタスライスを作成しこの一
つのマスタスライスから数１０〜数１０００ゲートに及
ぶ数種の集積回路を作成することが行われるようになっ
てきている。そしてそれらのチップは入出力数に応じて
それぞれ例えば５２，４４，４０゜２８ビンのように異
るビン数のパッケージに収納される。この場合各チップ
は一つのマスタスライスで形成されるためそのバンドは
皆同−に配設されているので、これをパッケージのビン
に合せてどう接続するかの、リード線の接続パターンを
定めなければならない。このためチップのパッドの接続
が、種々のパッケージに合せて最も合理的に行われるよ
う、接続の自由度が大であることが望まれるに至ってい
る。
第１図はかかる一従来例のＩＣのチップのパッドとパッ
ケージのビンとの接続金示すパターン図である。ＩＣの
チップ５０には１〜４４番の４４個のパッド５１がその
周辺に配設式れている。これに対しパッケージは１〜４
０番の４０個のピン５２を有しており、それぞれリード
線５３によりこれらのパッド５１とビン５２は接続され
ている。
この図でも分るように、パッド５１の１と２番。
１２と１３番、２３と２４番および３４と３５番とはそ
れぞれお互に短絡状態に固定的に配線されており、それ
ぞれパッケージのピン５２の１．１１゜２１　、３１　
　番に２点接続の形で接続されている。
これらの２点接続は、通常リード線５３の抵抗による電
位変動を少くするために、電源端子（Ｖｃｃ。
ＧＮＤ端子など）などに用いられる。これはチップのパ
ッド５１の面積は非常に小さいためＫ　ＩＪ　−ド線５
３を２本−緒に接続することができないためである。
ところで、第１図に示したパターンによると、１．２番
のパッドから１番のピンに対する２点接続金、都合によ
り４０番のピンに変えようとしても、２番のパッドから
は先に接続された１番からのリード線が邪魔して接続す
ることができない。
すなわちこのパターンでは、２点接続点が固定されてし
まい種々のパッケージに対応して合理的に接続パターン
を設定できないという欠点を有している。
本発明の目的は、上述の欠点を除去することにより、チ
ップのパッドとパッケージのピンとの接続の自由度を増
し、ピン数の異なる複数のパッケージに対してもそれぞ
れ合理的な接続パターンを得ることのできるチップから
なるモノリシック集積回路を提供することにおる。
本発明のＩＣは、チップの角部全才央んで相隣る二つの
辺に設けられたパッドの中、少くとも一つの前記角部を
１史んで相隣接する２個以上の前記パッドが短絡されて
なることからなっている。
以下、本発明について図面を参照して詳細に説明する。
第２図は、本発明の第１の実施例のＩＣの第１図と同様
にチップ５０のパッド５１とパッケージのビン５２との
リード線５３による接続を示すパターン図である。この
実施例は本発明を第１図に示した従来例のＩＣに適用し
たもので、参照数字も同じものについては同一にしであ
る。なお簡略化のためパッド５１とピン５２の番号は一
部省略しである。
この実施例が第１図の従来例と異なる点は、２点接続用
として相互に短絡しであるパッド５１が、この実施例で
は４４と１番、１１と１２番、２２と２３番、および３
３と３４番と、チップ５０の角部を１夾んで相隣る二つ
の辺に設けられたパッド５１の中、前記角部ヲ挟んで相
隣接した２個の端子がそれぞれ短絡乎瞳されていること
である。七　５− してピンへの接続は第１図に示したと同じくなるようそ
れぞれ１，１１．２１番および３１番のビンに対して行
われている。
第３図は、本発明の第２の実施例のＩＣのこれまでと同
様な接続のパターン図である。この実施例は第２図に示
した第１の実施例において、２点接続される相手のビン
の番号を、１→４０番、１１→１０番、２１→２０番お
よび３１→３０番へ変えたものである。既に説明したよ
うに第１図に示した従来例では、２点接続される相手の
ビン番号は固定されていたけれども、本発明の実施例に
よると、従来のように先に接続されたリード線の邪魔が
無くなるので、チップの角ｔ−快むいずれの側のビンに
も接続することができる。
第４図は、本発明の第３の実施例のＩＣのこれまでと同
様な接続のパターン図である。この実施例では、２点接
続用として短絡しであるパッド５１は、これまでの実施
例とは異なυ角部をスえんでは１と４４番および１１と
１２番にとどめ、他は従来のやり方により２１と２２番
および３２と３３６− 番に選んである。この実施例においては、パッド１，１
１の接続の自由度金持たものである。すなわちパッド１
をピン１，４０のいずれにも、パッド１１をピン１０．
１１のいずれにも接続することが可能になっている。
第５図は、本発明の第４の実施例のＩＣのこれまでと同
様な接続のパターン図である。この実施例は本発明全３
点接続がある場合に適用したものである。すなわち（４
４、１、２）番、（１０゜１１．１２．１３）番、（２
２，２３，２４）番および（３２，３３，３４，３５）
番のパッド５１がそれぞれ、短絡されて、１，１１．２
１および３１番のピン５２にリード線５３を用いて接続
されている。この実施例においても前述の２点接続の場
合と同様に接続の自由度が増し合理的な接続パターンが
得られることは明らかでおる。
以上の説明は、ＩＣのチップとしてパッドが４４個、パ
ンケージとしてビン数が４０個のものについて行なった
けれども、本発明はこれらの実施例に限定されることな
く、一般に任意の複数のパン７− ドを有するＩＣに適用されることは言う壕でもない。
以上詳細に説明したとおり、本発明のモノリシック集積
回路は、チップの少くとも一つの角部を挟んで相隣接し
て２個以上の短絡弁された外部接続端子を有しているの
で、チップの外部接続端子とパッケージの外部リード端
子との接続の自由度が増し、外部リード端子の異るパッ
ケージに対してもそれぞれ合理的な接続パターンを得る
ことができると言う効果を有している。
【図面の簡単な説明】

Claims (1)

    【特許請求の範囲】
  1. チップの角部全快んで相隣る二つの辺に設けられた外部
    接続端子の中、少くとも一つの前記角部全快んで相隣接
    する２個以上の前記外部接続端子が短絡されてなること
    を特徴とするモノリシック集積回路。
JP57066823A 1982-04-21 1982-04-21 モノリシツク集積回路 Granted JPS58182841A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57066823A JPS58182841A (ja) 1982-04-21 1982-04-21 モノリシツク集積回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57066823A JPS58182841A (ja) 1982-04-21 1982-04-21 モノリシツク集積回路

Publications (2)

Publication Number Publication Date
JPS58182841A true JPS58182841A (ja) 1983-10-25
JPS6364054B2 JPS6364054B2 (ja) 1988-12-09

Family

ID=13326943

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57066823A Granted JPS58182841A (ja) 1982-04-21 1982-04-21 モノリシツク集積回路

Country Status (1)

Country Link
JP (1) JPS58182841A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6098645A (ja) * 1983-11-02 1985-06-01 Mitsubishi Electric Corp 集積回路パツケ−ジの製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6098645A (ja) * 1983-11-02 1985-06-01 Mitsubishi Electric Corp 集積回路パツケ−ジの製造方法

Also Published As

Publication number Publication date
JPS6364054B2 (ja) 1988-12-09

Similar Documents

Publication Publication Date Title
US6674177B2 (en) Apparatus for implementing selected functionality on an integrated circuit device
US6278616B1 (en) Modifying memory device organization in high density packages
JP2560805B2 (ja) 半導体装置
JPS61222148A (ja) １チツプマイクロコンピユ−タの製造方法
JPH1187400A (ja) 半導体装置
JPS58182841A (ja) モノリシツク集積回路
JPH02244755A (ja) Ｌｓｉ
JPH02267947A (ja) 半導体装置
US6465891B2 (en) Integrated-circuit package with a quick-to-count finger layout design on substrate
JPH04361538A (ja) 大規模集積回路
JPS61225845A (ja) 半導体装置
JPH023259A (ja) マスタスライス型半導体装置の製造方法
JP2533810B2 (ja) 半導体装置
JPS59145542A (ja) 大規模集積回路
JPH0661297A (ja) 半導体装置
JPH02306650A (ja) 半導体装置
JP4229086B2 (ja) 半導体装置
JPH01290242A (ja) 半導体集積回路装置
JPH04171844A (ja) 半導体集積回路
JPS6081852A (ja) 半導体装置
JPS6278848A (ja) 大規模半導体集積回路
JPH04368175A (ja) マスタスライスｌｓｉ
JPH06151592A (ja) スタンダードセル方式の半導体集積回路
JPH02267946A (ja) 半導体装置用パッケージ
JPS59124151A (ja) 半導体集積回路装置