JPH0661297A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH0661297A
JPH0661297A JP21190692A JP21190692A JPH0661297A JP H0661297 A JPH0661297 A JP H0661297A JP 21190692 A JP21190692 A JP 21190692A JP 21190692 A JP21190692 A JP 21190692A JP H0661297 A JPH0661297 A JP H0661297A
Authority
JP
Japan
Prior art keywords
package
pads
pad
chip
shape
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP21190692A
Other languages
English (en)
Inventor
Hiroyasu Kawahara
弘靖金野 康己 川原
Yasumi Konno
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC IC Microcomputer Systems Co Ltd
Original Assignee
NEC IC Microcomputer Systems Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC IC Microcomputer Systems Co Ltd filed Critical NEC IC Microcomputer Systems Co Ltd
Priority to JP21190692A priority Critical patent/JPH0661297A/ja
Publication of JPH0661297A publication Critical patent/JPH0661297A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【目的】多種類のパッケージに対し、搭載するチップの
パッド形状を変えることによって、パッドから外部端子
への誤接続を防止することができ、さらに誤接続確認を
容易に行うことができる。 【構成】（Ａ）は、搭載するチップが有する最多のピン
数を有しているパッケージで、搭載しているチップに設
けられた各パッド４および５と外部端子１とを接続して
いる。（Ｂ）は、チップサイズが（Ａ）と同一のチップ
を（Ａ）のパッケージが有するピン数以下のパッケージ
に搭載し、（Ａ）のパッケーシと共通に使用できるパッ
ドをパッド４の形状にし、（Ｂ）のパッケージには接続
できないパッドはパッド５の形状に区別して外部端子１
に接続している。このように形状を変えたパッドを配置
することで外部端子との誤接続を防止することができ、
さらに誤接続確認を容易に行うことも可能である。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、ゲートアレイ半導体装
置に関し、特に電極引出しパッドの配置に関する。
【０００２】
【従来の技術】従来、ピン数の異なる複数のパッケージ
に搭載する半導体装置は、１ゲートアレイ品種が有する
最多のパッケージピン数のパッケージに合わせて、パッ
ド、Ｉ／Ｏブロックを配置していた。そして、それ以下
のパッケージピン数を有するパッケージに搭載する場合
には、任意のパッドを選んで外部端子に接続していた。
【０００３】図３は従来の半導体装置の例の平面図であ
る。図３において、１は外部端子、２は導線、３はチッ
プ内に配置された外部ブロック、１０は電極引出し用パ
ッドである。図３に示す例は、外部端子１から導線２を
介して任意の電極引出し用パッド１０に接続している。
この場合、パッケージピン数の異なるパッケージに搭載
した場合、任意のパッド以外のものに接続を誤って接続
することがあった。
【０００４】図４に示すように、任意のパッドの近傍に
認識マーク１１を配置することで導線の誤接続を防止す
るという例がある（特開昭６３−４２１３６号公報）。
【０００５】
【発明が解決しようとする課題】上述した従来の半導体
装置は、多種のパッケージに対し、同一配置の同一形状
をした複数のパッドから任意のパッドを選んで外部端子
に接続するので、配線を誤接続し、さらに誤接続の確認
が困難であるという欠点があった。
【０００６】図４の例では、認識マーク１１を配置する
領域が必要となり、チップサイズが大きくなってしま
う。また、３種類以上のパッケージに対応することがで
きないという欠点がある。本発明の目的は、多種のパッ
ケージにおいても配線の誤接属の発生を防止でき、さら
に誤接続確認を容易に行なえる半導体装置を提供するこ
とである。
【０００７】
【課題を解決するための手段】本発明の半導体装置は、
ピン数の異なる多種のパッケージに対応して、形状の異
なる複数の種類のパッドが配列されていることで構成さ
れる。
【０００８】
【実施例】次に本発明について図面を参照して説明す
る。図１は本発明の第１の実施例の平面図である。図１
（Ａ）は、１ゲートアレイチップが有する最多ピン数２
８０ピンのパッケージにそのチップを搭載し、外部端子
１と電極引出し用パッド４，５とを導線２を介して接続
している。図１（Ｂ）は、最多ピン数以下の１３２ピン
のパッケージに使用されるパッド数の違う同一サイズの
チップを搭載し、任意の電極引出し用パッド４と接続し
ている。つまり、図１（Ｂ）のようにパッドの形状の異
なるパッド４と５を用意し、接続すべきパッドと接続し
ないパッドとを区別することで誤接続を防止することが
でき、さらに接続確認を容易に行うことができる。
【０００９】図２は本発明の第２の実施例を示す平面図
である。図２（Ａ）、（Ｂ）は、それぞれ１３２ピン、
１０８ピンのパッケージでそれらにそれぞれ使用される
パッド数の異なるチップを搭載し、外部端子と接続して
いる場合を示している。６〜９は形状の違うパッドを示
す。図２（Ａ）と（Ｂ）で示すように、１３２ピンで使
用しているパッケージと１０８ピンでのパッケージとで
共通に導線２を介して外部端子１へ接続できるパッドを
パッド６のような形状にしている。また、１３２ピンの
パッケージでは接続できるが１０８ピンのパッケージで
は接続できないパッドをパッド７のような形状で反対に
１３２ピンのパッケージでは接続できないが１０８ピン
のパッケージでは接続できるパッドをパッド８のような
形状にしている。また、１３２ピン、１０８ピン両パッ
ケージで接続できないパッドをパッド９のようにしてい
る。
【００１０】このようにピン数の違うパッケージとそれ
に搭載するチップのパッド形状の違いで外部端子１と誤
接続を防止でき、さらに誤接続確認を容易にできるとい
う効果が得られ、本発明の目的を達成することができ
る。
【００１１】
【発明の効果】以上説明したように、本発明の半導体装
置は、搭載するピン数の違うパッケージ毎に対応するチ
ップに設けられる電極引出し用の複数の形状のパッドを
配置することでチップサイズを変えることなく、パッド
と外部端子の誤接続を防止することができ、さらに誤接
続確認を容易に行なえるという効果が得られる。
【図面の簡単な説明】
【図１】（Ａ）、（Ｂ）は本発明の第１の実施例の平面
図である。
【図２】（Ａ）、（Ｂ）は本発明の第２の実施例の平面
図である。
【図３】従来の半導体装置の平面図である。
【図４】誤接続防止する従来例を示す平面図である。
【符号の説明】
１ 外部端子 ２ 導線 ３ 外部ブロック ４〜１０ パッド １１ 認識マーク

Claims (1)

    【特許請求の範囲】
  1. 【請求項１】 ピン数の異なる数種のパッケージに対応
    して形状の異なる複数の種類のパッドが配列されている
    ことを特徴とする半導体装置。
JP21190692A 1992-08-10 1992-08-10 半導体装置 Pending JPH0661297A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP21190692A JPH0661297A (ja) 1992-08-10 1992-08-10 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP21190692A JPH0661297A (ja) 1992-08-10 1992-08-10 半導体装置

Publications (1)

Publication Number Publication Date
JPH0661297A true JPH0661297A (ja) 1994-03-04

Family

ID=16613615

Family Applications (1)

Application Number Title Priority Date Filing Date
JP21190692A Pending JPH0661297A (ja) 1992-08-10 1992-08-10 半導体装置

Country Status (1)

Country Link
JP (1) JPH0661297A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008192971A (ja) * 2007-02-07 2008-08-21 Renesas Technology Corp 半導体装置
JP2008211086A (ja) * 2007-02-27 2008-09-11 Renesas Technology Corp 半導体チップ
JP2010161320A (ja) * 2009-01-09 2010-07-22 Mitsui High Tec Inc 半導体装置及びその製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008192971A (ja) * 2007-02-07 2008-08-21 Renesas Technology Corp 半導体装置
JP2008211086A (ja) * 2007-02-27 2008-09-11 Renesas Technology Corp 半導体チップ
JP2010161320A (ja) * 2009-01-09 2010-07-22 Mitsui High Tec Inc 半導体装置及びその製造方法

Similar Documents

Publication Publication Date Title
US5545920A (en) Leadframe-over-chip having off-chip conducting leads for increased bond pad connectivity
US6674177B2 (en) Apparatus for implementing selected functionality on an integrated circuit device
JPH06224362A (ja) 電子素子用リードフレーム・パッケージ
JP2568748B2 (ja) 半導体装置
JPH04307943A (ja) 半導体装置
US6121690A (en) Semiconductor device having two pluralities of electrode pads, pads of different pluralities having different widths and respective pads of different pluralities having an aligned transverse edge
JPH057868B2 (ja)
JP2008501231A (ja) ２つのチップコンタクト群を備えるチップ
JP3138539B2 (ja) 半導体装置及びｃｏｂ基板
US6025733A (en) Semiconductor memory device
US5801927A (en) Ceramic package used for semiconductor chips different in layout of bonding pads
JPH0661297A (ja) 半導体装置
JPS59139660A (ja) 半導体装置
JPS5980957A (ja) 半導体装置
JPH01198051A (ja) 半導体集積回路
US20030183908A1 (en) Semiconductor device and method of manufacturing the same
JP2788196B2 (ja) Ｉｃカード用ｉｃ基板
JPS63308331A (ja) 半導体装置
US6159774A (en) Multi-layer interconnection layout between a chip core and peripheral devices
JPS6046041A (ja) 半導体装置
JPH04373131A (ja) 高密度実装用ｉｃペレット
JP2972473B2 (ja) 半導体装置
JPS6342136A (ja) 半導体装置
JPS63137439A (ja) 集積回路チツプ
JPH07193131A (ja) 半導体集積回路装置