JPS617657A - マルチチツプパツケ−ジ - Google Patents

マルチチツプパツケ−ジ

Info

Publication number
JPS617657A
JPS617657A JP12891984A JP12891984A JPS617657A JP S617657 A JPS617657 A JP S617657A JP 12891984 A JP12891984 A JP 12891984A JP 12891984 A JP12891984 A JP 12891984A JP S617657 A JPS617657 A JP S617657A
Authority
JP
Japan
Prior art keywords
wiring
pad
bonding
chip
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP12891984A
Other languages
English (en)
Other versions
JPH0367345B2 (ja
Inventor
Yoshitaka Fukuoka
義孝 福岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP12891984A priority Critical patent/JPS617657A/ja
Publication of JPS617657A publication Critical patent/JPS617657A/ja
Publication of JPH0367345B2 publication Critical patent/JPH0367345B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Wire Bonding (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の技術分野］ 本発明はハイブリッドＩ’　Ｃにおいて、チップ部品と
Ｉ／Ｏリードとの配線を容易に変更し得るマルチチップ
パッケージに関する。
［発明の技術的背景とその問題点］ 電子機器の小型化、軽量化が進むにつれ、電子部品の高
密度実装化が一段と強く要請されるようになってきてい
゛る。
このような背景のもとで、ハイブリッドＩＣは、モノリ
シックＩＣでは実現が困難な大電力・高電圧分野や、多
品種少量生産あるいは多機能化に好適するところから、
その応用分野は急速に拡大してきている。
第２図はハイブリッドＩＣの一例を示すもので、埋込配
線１を多層埋設したセラミック多層基板２上に、埋込配
線１に導通するボンディングパッド３８〜３ｆが形成さ
れており、セラミック多層基板２上に配置したＩＣチッ
プその他のチップ部品４８〜４Ｃの端子はボンド線５ａ
〜５ｆを介して所定のボンディングパッド３８〜３ｆに
接続されている。
このようなハイブリッドＩＣは、客先ニーズに応じて開
発設計され、試作品を評価して必要な修正を行ない、所
期の機能が発揮されることを確認した後、製品生産に入
るのが一般的であるが、最近では開発設計から生産まで
の時間的余裕が少ないことが多いため、特に少量製品で
は、試作品の試作評価と製品の生産とを平行して進行さ
せ截必要を生ずる場合が少なくない。
このような場合、ＩＣチップ４ａ〜４Ｃ間、あるいはＩ
Ｃチップと入出力回路間の埋込配線１を追加、削除する
必要が生じた際には、従来はセラミツク多層基板２自体
を作り直していたが、これに要する工数と時間およびパ
ターンマスクや金型等の開発設計費を節減するため、第
３図に示すハイブリッドＩＣの変更方法が考えられてい
る。
即ち、第２図の構成のハイブリッドＩＣを評価し、た結
果、例えば、ＩＣチップ４ａと埋込配線１との導通を解
き、代りにＩＣチップ４ａと４ｂの端子間を導通させる
必要があることが判明した場合には、第３図に示すよう
に、セラミック多層基板２上の配線替えを行なうＩＣチ
ップ４ａの端子近傍位置に追加パッド６を取付け、ボン
ド線５ｂの一端をボンディングパッド３ｂから取外して
追加パッド６上に接続した後、追加パッド６とボンディ
ングパッド３ｄの間に追加配線７を配線する。
このようにすれば、原設計のセラミック多層基板を用い
ながら、ＩＣチップ間の接続を容易に変更することがで
き、セラミック多層基板やそれに取付けたＩＣチップを
そのまま利用することができるので、ロスや時間を大幅
に減少させることが可能となる。
また、ボンド線と追加配線の接続は追加パッドを中継し
て行なわれるので、ボンディングは確実に行なわれ、信
頼性が低下することはない。
しかしながら、上述したハイブリッドＩＣの変更方法に
は次のような問題がある。
即ち、埋込配線が例えばＣＰＵモジュールのアドレスバ
スやデータバスのように多数の箇所に接続される配線で
ある場合に、上述の方法で接続替えを行なおうとすると
、変更箇所が非常に多くなってしまい、作業が繁雑にな
ってしまう。
また、マルチチップパッケージにおいては、°通常、セ
ラミック多層基板上に金属キャップを固着してチップ部
品を気密に封止するが、この金属キャップの取付は用と
して基板上にシールリングパターンが設けられているた
め、このシールリングパターンをまたいで追加配線を設
けることはできない。
［発明の目的］ 本発明は背景技術における上述の如き問題点を解決すべ
くなされたもので、ハイブリッドＩＣの配線変更を更に
容易に行なえるようにしたマルチチップパッケージを提
供することを目的とするものである。
［発明の概要］ 本発明のマルチチップパッケージは、埋込配線を配設し
た基板上に複数個のチップ部品を搭載し、その近傍に前
記埋込配線に導通するボンディングパッドを形成し、さ
らにこれらを囲んでシールリングパターンを形成すると
ともに、前記チップ部品と前記ボンディングパッドとの
間をボンド線で連結し、かつ前記シールリングパターン
上にキャップを封着してなるハイブリッドＩＣにおいて
、前記埋込配線の途中のシールリングパターンの内側位
置に非導通部を形成し、この非導通部の両側における埋
込配線を前記基板上に形成した異なるボンディングパッ
ドに連結し、これらのボンディングパッド間を電気的に
接続したことを特徴とするものである。
［発明の実施例］ 次に、第１図を参照して本発明の詳細な説明する。
同図において、セラミック多層基板／Ｏ内には多数の埋
込配線１１が埋設されている。
埋込配線１１にはその用途に応じて多くの種類があるが
、これがデータバスであるとすると、その一端は基板の
周縁部に設けたＩ／Ｏパッド１２を介してＩ／Ｏリード
１３に連結されている。１４はＩ／Ｏパッド１２とＩ／
Ｏリード１３を接続する銀ろう層を示す。
セラミック多層基板／Ｏの表面上に設けた接地または電
源電位のダイパッド１５上には、ハンダまたは導電性接
着剤１６を介してＩＣチップその他のチップ部品１７が
固着されている。また、基板／Ｏ上にはその周縁部より
やや内側にシールリングパターン１８が枠状に形成され
ており、金属キャップ１９の下端はハンダ層２０により
シールリングパターン１８に気密に接続されている。
埋込配線１１はシールリングパターン１８よりやや内側
位置で分断されて非導通部２１を形成している。この非
導通部の両側における１／Ｏリード１３側配線１１ａと
、チップ部品１７側配線１１ｂはそれぞれ基板／Ｏ上に
配設したボンディングパッド２２ａ　、２２ｂに接続さ
れている。また、配線１．１　［１は適所に配置したボ
ンディングパッド２３に接続されている。
このボンディングパッド２３とチップ部品１７の端子の
間、およびボンディングパッド２２ａと２２ｂの間はそ
れぞれボンド線２４．２５でボンディングされている。
上述のように構成した本発明のマルチチップパッケージ
において、例えばチップ部品１７側配線１１ｂをＩ／Ｏ
リード１３とは異なるＩ／Ｏリードに接続することが適
当と判断されたような場合には、ボンディングパッド２
２ａ１２２ｂ間のボンド線２４を取外し、他のＩ／Ｏリ
ードに連なるボンディングパッド（図示せず）とボンデ
ィングパッド２２ｂとの間をボンド線または追加配線で
接続すればよい。
［発明の効果］ 上述の如く本発明のマルチチップパッケージでは基板内
に埋込配線されたパターン配線の途中を分断し、この分
断点の両側の埋込配線端部にそれぞれボンディングパッ
ドを設けたものであるから、これらのボンディングパッ
ド間を接続替えすることにより、チップ部品側配線に連
なる回路素子を一括して接続替えすることができる。
また、分断点接続用のボンディングパッド２２ａ１２２
ｂはシールリングパターン１８の内側に設けられている
ので、ボンド線や追加配線をシールリングパターンをま
たいで配設する必要がなく、金属キャップ内の気密性を
低下させるようなことはない。
【図面の簡単な説明】
第１図は本発明の実施例を示す縦断面図、第２図と第３
図は従来例を説明する斜視図である。 １．１１・・・埋込配線 ２．／Ｏ・・・セラミック多層基板　　３ａ　〜３ｆ　
、２２ａ　１２２ｂ　、２３・・・ボンディングパッド ４８〜４Ｃ１１７ ・・・チップ部品 ５ａ〜５ｆ、２４．２５ ・・・ボンド線

Claims (2)

    【特許請求の範囲】
  1. （１）埋込配線を配設した基板上に複数個のチップ部品
    を搭載し、その近傍に前記埋込配線に導通するボンディ
    ングパッドを形成し、さらにこれらを囲んでシールリン
    グパターンを形成するとともに、前記チップ部品と前記
    ボンディングパッドとの間をボンド線で連結し、かつ前
    記シールリングパターン上にキャップを封着してなるハ
    イブリッドＩＣにおいて、前記埋込配線の途中のシール
    リングパターンの内側位置に非導通部を形成し、この非
    導通部の両側における埋込配線を前記基板上に形成した
    異なるボンディングパッドに連結し、これらのボンディ
    ングパッド間を電気的に接続したことを特徴とするマル
    チチップパッケージ。
  2. （２）埋込配線がＩ／Ｏリードに接続されている特許請
    求の範囲第１項記載のマルチチップパッケージ。
JP12891984A 1984-06-22 1984-06-22 マルチチツプパツケ−ジ Granted JPS617657A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP12891984A JPS617657A (ja) 1984-06-22 1984-06-22 マルチチツプパツケ−ジ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP12891984A JPS617657A (ja) 1984-06-22 1984-06-22 マルチチツプパツケ−ジ

Publications (2)

Publication Number Publication Date
JPS617657A true JPS617657A (ja) 1986-01-14
JPH0367345B2 JPH0367345B2 (ja) 1991-10-22

Family

ID=14996614

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12891984A Granted JPS617657A (ja) 1984-06-22 1984-06-22 マルチチツプパツケ−ジ

Country Status (1)

Country Link
JP (1) JPS617657A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62179135A (ja) * 1986-01-31 1987-08-06 Mitsubishi Electric Corp マイクロ波装置モジユ−ル
US5315486A (en) * 1991-12-16 1994-05-24 General Electric Company Hermetically packaged HDI electronic system
US5359496A (en) * 1989-12-21 1994-10-25 General Electric Company Hermetic high density interconnected electronic system
JPH06302759A (ja) * 1991-01-07 1994-10-28 Internatl Business Mach Corp <Ibm> 集積回路キャリアおよびその回路構成変更方法
US5394011A (en) * 1991-06-20 1995-02-28 Iwaki Electronics Co. Ltd. Package structure for semiconductor devices and method of manufacturing the same

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62179135A (ja) * 1986-01-31 1987-08-06 Mitsubishi Electric Corp マイクロ波装置モジユ−ル
US5359496A (en) * 1989-12-21 1994-10-25 General Electric Company Hermetic high density interconnected electronic system
JPH06302759A (ja) * 1991-01-07 1994-10-28 Internatl Business Mach Corp <Ibm> 集積回路キャリアおよびその回路構成変更方法
JPH0770673B2 (ja) * 1991-01-07 1995-07-31 インターナショナル・ビジネス・マシーンズ・コーポレイション 集積回路キャリア
US5394011A (en) * 1991-06-20 1995-02-28 Iwaki Electronics Co. Ltd. Package structure for semiconductor devices and method of manufacturing the same
US5315486A (en) * 1991-12-16 1994-05-24 General Electric Company Hermetically packaged HDI electronic system

Also Published As

Publication number Publication date
JPH0367345B2 (ja) 1991-10-22

Similar Documents

Publication Publication Date Title
US5245215A (en) Multichip packaged semiconductor device and method for manufacturing the same
US5373188A (en) Packaged semiconductor device including multiple semiconductor chips and cross-over lead
US6331939B1 (en) Stackable ball grid array package
JPS6290953A (ja) 樹脂封止型半導体装置
US5606199A (en) Resin-molded type semiconductor device with tape carrier connection between chip electrodes and inner leads of lead frame
JPH09129670A (ja) フリップチップのための接点高密度型ボール・グリッド・アレー・パッケージ
JPH05109972A (ja) リードフレーム及び集積回路チツプのパツケージ・アセンブリ
US5371321A (en) Package structure and method for reducing bond wire inductance
JPH04273451A (ja) 半導体装置
JPS617657A (ja) マルチチツプパツケ−ジ
US20040152242A1 (en) Device package utilizing interconnect strips to make connections between package and die
JP3656861B2 (ja) 半導体集積回路装置及び半導体集積回路装置の製造方法
JPS617656A (ja) マルチチップパッケ−ジ
CN108511412B (zh) 一种引线框再分布结构及其制造方法
KR100207902B1 (ko) 리드 프레임을 이용한 멀티 칩 패키지
JPS58178544A (ja) リ−ドフレ−ム
JPS617646A (ja) ハイブリツドｉｃの変更方法
JPH06216492A (ja) 電子装置
JPH04216653A (ja) 半導体集積回路用パッケージおよびその実装方法
JP2643898B2 (ja) 樹脂封止型半導体装置およびその製造方法
JPH0287635A (ja) セラミック・パッケージ型半導体装置
JPH03255655A (ja) 半導体装置
JPH11111910A (ja) マルチチップマウント半導体装置及びその製造方法
KR100381844B1 (ko) 반도체패키지용써킷테이프
JPS617658A (ja) ハイブリツドｉｃの接続変更方法

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term