JPH05109972A - リードフレーム及び集積回路チツプのパツケージ・アセンブリ - Google Patents

リードフレーム及び集積回路チツプのパツケージ・アセンブリ

Info

Publication number
JPH05109972A
JPH05109972A JP9411692A JP9411692A JPH05109972A JP H05109972 A JPH05109972 A JP H05109972A JP 9411692 A JP9411692 A JP 9411692A JP 9411692 A JP9411692 A JP 9411692A JP H05109972 A JPH05109972 A JP H05109972A
Authority
JP
Japan
Prior art keywords
chip
interposer
pedestal
apron
lead frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9411692A
Other languages
English (en)
Inventor
Iii John Gow
ジヨン・ガウ、３世
Richard W Noth
リチヤード・ウイリアム・ノス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPH05109972A publication Critical patent/JPH05109972A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49534—Multi-layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49121—Beam lead frame or beam lead device

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 【目的】 改良されたチップとリードフレームのパッケ
ージ・アセンブリ及びその製造方法を提供する。 【構成】 パッケージ・アセンブリは、中央にチップ接
合ペデスタル１２と、ペデスタル１２を囲む複数の個別
リードを有する金属リードフレーム１０とより成る。ペ
デスタル１２にはＩＣ（集積回路）半導体チップ２０が
装着されている。チップの周囲には複数の結線と接合パ
ッド２２が配置される。チップ接合ペデスタル１２のエ
プロン１５には、チップ位置とリードフレーム内部の個
別リードとの間に、誘電物質層とこれに形成された個別
金属線を持つインタポーザ２４が装着される。チップの
接合パッド２２とインタポーザの金属線２６の間及びリ
ードフレーム１０のフィンガ１８とリード２６の間には
結線が置かれている。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、一般的にはリードフレ
ーム上の半導体チップのパッケージに関し、特にパッケ
ージの伝熱性を高めた、集積回路チップ用プラスチック
・フラット・パッケージ（ＰＦＰ）及び、チップ上の結
線の機能設計に幅をもたせるためにチップ上の接点パッ
ドの使用率を高める方法に関する。
【０００２】
【従来の技術】集積回路チップの設計・製造工程が改良
されるにつれて、回路と機能の点数が増えている。回路
や機能は、どのようなサイズのチップにも作り込めるた
め、信号入出力（Ｉ／Ｏ）、電圧、及び接地を目的に、
任意の大きさのチップの周囲で接合パッドを増やす必要
が生じている。パッドの個数が増え、パッドが小さくな
ると、チップ上の回路に供給すべき信号レベル、電圧レ
ベル、グランド・レベル等を得るために、個々のパッド
との結線の信頼性を保つのが次第に困難になる。
【０００３】従来のチップ・パッケージは、フィンガが
伸びたリードフレームを用いる。フィンガはリードフレ
ームの中央を取り囲み、その上にチップが装着される。
リードフレームのフィンガはチップ上の接合パッドに直
接接続できるが、その場合、パッド及びチップ上のパッ
ド間スペースが、使用可能な接合パッド数の増加に応じ
て小さくなるため、直接に接続することは難しくなる。
【０００４】そのため多くの場合、リード・フィンガを
チップから離して終端することによって、フィンガの終
端位置の面積を大きくし、様々なワイヤ・ボンディング
法によりチップ上のパッドに様々なフィンガを接続する
のが通例になっている。このような方法では、チップ上
の一定個数のパッド（電圧レベル）を、それらから直角
に伸びるフィンガに接続して必要な電圧が供給される。
そのため電圧レベルを与えるために、一定個数のフィン
ガを使用しなければならない。同様に、一定個数のパッ
ドをグランド・レベルの電圧に接続する必要があり、そ
のため、一定個数のフィンガを、グランド・レベルに接
続するリードフレーム上に配置しなければならない。従
来、電圧及びグランド・レベルに接続するこれらフィン
ガは、リードフレーム上の他のフィンガの間に重ね合わ
せるか、または突起状にされ、他のフィンガがチップ上
のパッドに必要な入出力信号を供給する。このように従
来の方法では、かなりの数のリードフレーム・フィンガ
を用意して、チップの様々な電圧レベルやグランド・レ
ベルを与えなければならない。
【０００５】Ｉ／Ｏ信号専用のフィンガ数を減らすほか
に、電圧と信号を与えるために突起状にしたフィンガを
使用すれば、信号線に不要な電流が生じ、信号誤りが生
じることがある。さらに、フィンガの端部をチップ端か
ら離したとしても、所要個数の接点フィンガを準備する
のは難しい。チップ間及びフィンガ間の結線の距離に限
度があり、よってフィンガ端は、結線の効果を得るため
には、チップ端から離し過ぎると終端できないからであ
る。この点は、フィンガの幅と離隔距離を最小限にしな
ければならないという点とともに、様々なチップ上のパ
ッドすべてに充分な結線を準備するという問題を大きく
している。
【０００６】パッケージやチップの設計に伴うもう１つ
の問題は、たとえ充分な個数のフィンガが、チップから
適正距離の範囲内に準備できるとしても、一般には各フ
ィンガをフィンガから直角の方向にあるチップ接合部に
接続する必要がある。すなわち、ワイヤを交差させなけ
ればならないために大きな問題が生じることから、パッ
ド及び、パッドと正反対の位置には置かれないフィンガ
との結線を準備するのは難しい。
【０００７】チップ設計者は、電圧やグランドのリード
配置が固定された所定のＰＦＰリードの配置を工夫しな
ければならない。リード配置はほとんど、電圧グランド
をプログラムできず（すなわち、グランドや電圧の結線
を選択できない）、チップを設計し直す必要がある。し
かしMallikらによる米国特許出願第４８３５１２０号
は、マルチレベル・テープを使用し、このテープが、チ
ップを装着する金属プレートに接合される。これには絶
縁体で分離した３つの金属プレートが必要である。
【０００８】特開昭第５６−７６８６４号は、配線パタ
ーンを形成したセラミックに固定された標準リードフレ
ームを示している。これによってフィンガがセラミック
でまとめられ、フィンガの破損が防止される。
【０００９】米国特許出願第４９１６５０６号は、従来
のＤＩＰによるチップとリードフレームのワイヤ・ボン
ディングを示している。チップ上のパッドは各々リード
フレーム上のフィンガに接続される。
【００１０】特開昭第５５−１６４５５９号は、チップ
・パッドとリードフレーム上のフィンガのワイヤ・ボン
ディングを示している。ワイヤの形状を良くするために
チップが４５°傾けられている。
【００１１】特開昭第６２−１２３７５０号は、標準Ｄ
ＩＰパッケージを示し、サルベージの削除に言及してい
る。
【００１２】特開昭第１−１０２９４５号は、素子装着
部分のメッキ方法を示している。
【００１３】特開昭第５９−１９１３６０号は、２段Ｄ
ＩＰパッケージを示している。
【００１４】Birglechner らによる米国特許出願第３９
６７３６６号は、サーマル・フィンに接続したリードフ
レームを示している。サーマル・フィンはリードフレー
ムの一部を成し、チップ上面の第１リードフレームに重
ねられた第２リードフレームを使用する。
【００１５】米国特許出願第４８００４１９号は、ダイ
・ペデスタルに装着されたリードフレームを示してい
る。
【００１６】Aghazadehらによる記事"Thermal Characte
ristics Of Single and Multi-layer High Performance
PQFP Packages"（第６回IEEE:THERMシンポジウム）
は、単層高性能パッケージと多層高性能パッケージの熱
特性を示している。
【００１７】Mallik らによる記事"High Performance P
QFP"（ＩＥＥＥ）は様々なリード配置を示している。こ
れは米国特許出願第４８３５１２０号の付加金属面を用
いることによって、電気特性と熱特性を改良しようとす
るものであるが、チップの小型化とワイヤ・ボンディン
グのピッチの微細化の問題は解決していない。
【００１８】このように、従来の技術は、チップの小型
化とワイヤ・ボンディング・ピッチの微細化の問題を解
決しようとする分野と、熱特性、電気特性を改良しよう
とする分野のあることを示しているが、このような問題
点を技術的に、経済的に解決するまでには至っていな
い。
【００１９】
【発明が解決しようとする課題】本発明は、これらの問
題を解決する方法を提供するとともに、サイズと信頼性
に関して、リードフレーム技術のメリットをさらに大き
くするものである。
【００２０】
【課題を解決するための手段】本発明により、改良され
たチップ／リードフレーム・パッケージ・アセンブリと
その製造方法が得られる。パッケージ・アセンブリは、
中央にチップ接合ペデスタルを持つ金属リードフレーム
と、ペデスタルを取り囲む複数のリードより成る。ＩＣ
（集積回路）半導体チップはペデスタルに装着され、複
数の接合パッドを持つチップは、ペデスタルの周囲に置
かれる。チップ位置と、リードフレームの内側の個別リ
ードとの間のチップ接合ペデスタルのエプロンには、誘
電物質層の上に個別金属線の形成されたインタポーザが
装着される。結線は、チップ上の接合パッドとインタポ
ーザ上の各線の間に、またフィンガとリードフレームの
各線の間に設けられる。またインタポーザには、少なく
とも１本の電圧バス線を加え、その一部はチップの少な
くとも一端に隣接させて、チップ接合パッドを接続でき
るようにするのが望ましい。さらにペデスタルには、電
気グランド結線と放熱路を設けるのに適した、放射状に
伸びる導電アームを加えるのがよい。
【００２１】
【実施例】各図（特に図１ないし図４）を参照する。こ
れらは、インタポーザを使用してＩＣ（集積回路）半導
体チップをリードフレームに装着するアセンブリ例を示
す。リードフレーム１０は、銅や銅合金等の導電物質で
形成される。形成方法は、スタンピング、サブトラクテ
ィブ・エッチング等、従来の方法である。リードフレー
ム１０の中央にはチップまたはダイ接合ペデスタル１２
が置かれる。ペデスタル１２は、隆起したエプロン１５
に囲まれた中央のチップ装着部を持つ。エプロンの４隅
から、端部に曲げフィート１７（図９）のあるレグ１６
が伸びる。フィート１７は、レグ１６、エプロン１５、
及びペデスタル１２のチップ装着部とともに、放熱器ま
たは導体となり、電気グランドともなる。リードフレー
ム１０にはこのほか、突起状になった複数のフィンガ１
８が含まれる。フィンガ１８も端部で曲げられ、回路カ
ード（図示なし）上の入出力信号パッドと電圧パッドに
接続するフィート１９を成す。
【００２２】集積回路チップ（ＩＣチップ）またはダイ
２０（図３、図４）は、ペデスタル１２のチップ装着部
１４に装着される。これは従来の伝導接合剤２１で装着
するのが望ましい。接合剤としては通常（重量比７０な
いし８０％の）銀を加えたエポキシ・ペーストまたはポ
リイミド・ペーストが良い。
【００２３】ＩＣチップは、外周にワイヤ接続パッド２
２を備える。このパッドは従来のタイプで、図１、図３
に示すように１列または複数の列にすることができる。
何れにしてもこのパッドは、パッド上のデバイスへの入
出力接点となり、チップを駆動するための電圧レベル、
及び必要な場合はグランド接点も与える。このようにチ
ップ上の様々なパッドにより、最終的にカードやボード
につながる各種の接点が得られる。
【００２４】先述したように、標準サイズのＰＦＰには
様々な種類がある。２８ｍｍ平方、３２ｍｍ平方、３６
ｍｍ平方、４０ｍｍ平方等である。もちろん他のサイズ
も可能であるが、これらは従来から用いられており入手
し易い。また上述の通り、チップを設計する際には、異
なる接続パッドを信号パッド、電圧パッド、グランド・
パッド等と指定することができる。そしてこれは、各種
のパッドと接続するようにリードフレーム上のフィンガ
を突起状とするための慣例となっている。また、これら
のフィンガのうち"専用"または"指定"のものを通常のＰ
ＦＰの信号線、電圧線、グランド線とするのも従来の方
法である。リードフレーム内のフィンガと直接には整合
していないパッドからクロスオーバ配線を行なうのは有
用だが、従来の技術ではこれができない。そのためリー
ドフレームの設計で特定のパッドをグランド・パッドや
電圧線とするためには、チップ上のパッドのいくつかを
電圧線やグランド線として整合させる必要がある。その
場合、どのようなサイズのチップでも、その設計自由度
がさらに制限される。この種のリードフレームのパッケ
ージ化をさらに制約するのが、所要電圧レベルがたとえ
数少ないのか、１レベルだけだとしても、このような電
圧レベルやグランド・レベルの必要なチップ上のパッド
各々に接続フィンガが必要になり、よって、リードフレ
ームに設けられたフィンガの多くが同一レベルの電圧を
供給するか、または配置上の理由からグランドに固定さ
れるということである。そのためＩ／Ｏ信号に使用でき
るフィンガの個数が少なくなる。
【００２５】また、スタンピング技術の場合、リード・
フィンガは、チップに充分に近接できるほど小さく、し
かもそれらの間に充分なスペースを設けて形成するのは
非常に困難である。したがって、パッドの各々に接続す
るのに必要な個数のリードフレーム・フィンガを保つに
は、フィンガとチップの距離を比較的長くして終端する
必要があり、チップとリード・フィンガのこの距離を埋
める結線が必要になる。これは、上述のように、ワイヤ
・ボンディングで可能であるが、距離が長ければ、こう
した結線を適宜に用意するのは難しい。
【００２６】そこで本発明では、ペデスタル１２のエプ
ロン１５上、チップ２０とフィンガ１８の間にインタポ
ーザ２４が装着される。インタポーザは、ポリイミド等
の直線で囲まれた誘電物質２５より成り、その上にエッ
チング等で信号線２６が形成される。信号線は、銅等の
導電物質より成る。インタポーザ２４の中央には窓また
は開口２７があり、"窓枠"の形を成す。
【００２７】信号線２６は、突起状に形成され、チップ
２０上のＩ／Ｏ信号パッドと接続するように配置され
る。これらの信号線は、誘電物質２５上にまとめられ、
その内縁と外縁の両方から離隔される。
【００２８】誘電物質２５上には内部電圧バス２８と外
部電圧バス３０も形成される。内部電圧バスは、誘電物
質２５上に配置され、その内縁と信号リード線２６の内
端の間に挟まれた四角形のリングを成す。外部電圧バス
３０も四角形で、信号リード線２６の内端と誘電物質２
５の外縁の間に挟まれる。誘電物質２５の周囲には４つ
のバス・コネクタ３２が置かれ、これが内部電圧バス２
８と外部電圧バス３０の結線となる。
【００２９】インタポーザ２４はエプロン１５に固定さ
れる。これは接合剤で固定するのが望ましい。内部と外
部の電圧バスをインタポーザ上でこのように配線する
と、チップ上のどのパッドも内部電圧バス３０に直結で
き、よって特定のフィンガを特定の電圧"専用"とする必
要はない。さらに、フィンガ１８は何れも外部電圧バス
３０に配線でき、特定のフィンガを電圧供給用とする必
要はない。そこでリード線２６または関連するフィンガ
１８は、信号Ｉ／Ｏ線として使用でき、電圧を異なるパ
ッドへ供給するという冗長な機能のために必要なものは
無くなる。このような結線を図３、図４に示している。
【００３０】ワイヤ３４は、図３、図４に示すとおり、
チップ２０上の各種の信号パッド２２を、対応する信号
リード線２６に接続し、内部電圧バス２８上で円弧状あ
るいはブリッジになる。電圧パッドとなるＩＣチップ２
０上のワイヤ接続パッドは、ワイヤ３５で電圧バス２８
に配線される。さらにグランド・レベルにされるチップ
２０の接続パッド２２は、コネクタ・ワイヤ３６によっ
てペデスタルのエプロン１５に直結する。ペデスタルは
チップも取り囲み、インタポーザ２４の中央の開口２７
とチップ２０の間に露出する。これにグランドを直結す
ることができる。これに対して外部ワイヤ３７は、各フ
ィンガを各信号リード線２６に接続し、ワイヤ３８は外
部電圧バス３０をフィンガ８２に接続する。レグ１６の
フィート１７は、フィート１７の位置のカード上で接続
ができるなら、グランドに直結することができる。この
ようなグランドが、フィンガ１８のフィート１９の位置
でしか使用できない場合、エプロン１５の外部をワイヤ
３９によって、必要なフィンガに接続するか、またはフ
ィンガ１８をエプロン１５に直結することができる。
【００３１】次にパッケージ全体が、エポキシ４０等の
プラスチックで従来の方法により封止される。封止には
従来の成形機を使用できる。例えば、ＦＩＣＯ社の成形
機１４０、２８０、４８０（特に１００）等が使用で
き、適切なモールドを選べば所望の製品が得られる。本
発明に適用できるトランスファ成形法についてはＡＳＭ
電子材料ハンドブック第１巻（１９８９年発行）４７２
頁、４７３頁を参照されたい。上述のようにワイヤ長が
短いため、成形プラスチックによる"ワイヤ・ウォッシ
ュ"または "ワイヤ・スイープ"が大きな問題になること
はない。封止後の最終製品を図９に示している。
【００３２】プロファイルを浅くするためには、レグ１
６、フィンガ１８、及び封止方法に変更を加えればよ
い。これは図８（ＡないしＦ）に示した。インタポーザ
は、図８Ａに示すとおりリードフレームのエプロンに接
続される。リードフレームと各種フィンガとの間のワイ
ヤ３７、３８の接合は、図８Ｂのようになる。この配置
では、レグ１６のフィート１７とフィンガ１８のフィー
ト１９は図１、図４のように反対方向に曲げられ、チッ
プが"逆さま"の状態になる。このワイヤ接合部分は次
に、図８Ｃに示すように封止物質４２で封止される。こ
の後チップ２０はペデスタル１２に接続され（図８
Ｄ）、異なるワイヤ３４、３５、３６がチップ・パッド
２２から信号線２６に接続される（図８Ｅ）。次に、"
グロップ・トッピング" と呼ばれる方法で、チップ・ペ
デスタル１２の上面、ＩＣチップ２０、及びチップをリ
ード線２６に接合するワイヤ３４、３５、３６が、プラ
スチック４４で封止される。この"グロップ・トッピン
グ"は、テープ・ボンディング（ＴＡＢ）に用いられる
低粘度エポキシ、シリカ・エポキシ、及びシリコンを様
々な整合膜とすることによって可能である。
【００３３】"グロップ・トッピング"は特に、最終パッ
ケージ・アセンブリを浅くするためだけでなく、放熱度
を上げるヒート・シンクを設けるうえでも有効である。
また、プラスチックとシリコン・チップの熱膨張率を合
わせることが疲労割れを防ぐ第１の要件である射出成形
のように信頼性を損なうことなく、パッケージ本体を大
きくできるというメリットもある。整合膜には、ワイヤ
・ウォッシュが最小限度になるというメリットもある。
【００３４】上述のようにエプロン１５からのレグ１６
は、カードまたはボードに接続されると放熱手段とな
る。但し、チップ上に形成できるデバイス数が増え、よ
って熱量が増加すると、エプロン１５に接続されたレグ
１６だけで可能な程度よりも放熱性を高めなければなら
ないことがある。そのためには、ヒート・シンク５０
（図５）を接合剤５１で最終製品に接合するか、または
図６に示すように、リードフレームのペデスタル部に変
更を加えてそれとヒート・シンクを一体化すればよい。
【００３５】チップへの電圧レベルは２つ以上にするの
が望ましいケースがある。その方法として、例えば、内
部と外部の電圧バス２８、３０を２つ以上の部分に分け
て、異なる電圧レベルを各部に供給することができる。
したがって、２つの電圧が必要なら、電圧バスの一部分
で１つの電圧レベルをチップの２面に供給し、もう１つ
の部分で別の電圧レベルをチップの他の２面に供給する
ことができる。その場合、チップ設計者は、必要な電圧
パッドを、チップの、その電圧が得られる端部に用意し
なければならず、よって設計自由度が多少とも制限され
る。
【００３６】複数の電圧を供給するもう１つの方法を図
７に示した。この例では、インタポーザ５４が誘電物質
５６の独立層となり、メタライゼーション層を持つ。先
に説明したインタポーザ２４上に物質５６が接合剤で接
合されると、内部バス２８と外部バス３０、及び信号線
２６の一部は、インタポーザ５４を超えて伸び、接合領
域が得られる。これにより電圧をフィンガ１８からチッ
プに供給する第２接点が得られる。１つの電圧を要する
パッド２２はワイヤ３５ａによってこのメタライゼーシ
ョン層５８に、別の電圧層を要するパッド２２はワイヤ
３５ｂによって内部電圧バス２８に接続される。もちろ
ん必要な電圧レベルの増加に応じて層を追加することが
できる。同様にメタライゼーション層５８は、ある電圧
を対象に、ワイヤ３８ａによってフィンガまたはフィン
ガ群１８に接続され、外部バス３０は、別の電圧レベル
を対象にワイヤ３８ｂによって別のフィンガまたはフィ
ンガ群１８に接続される。
【００３７】上記の実施例には変更を加えることができ
る。例えば、ワイヤ・ボンディングをなくそうとする場
合には、フィンガ１８を、チップ２０、フィンガ１８、
またはその両方に伸びる部分を持つインタポーザ上に形
成し、信号線２６、パッド２２、フィンガ１８の間に接
点を直接、設けることができる。
【００３８】
【発明の効果】本発明は、チップの小型化、ワイヤ・ボ
ンディングのピッチの微細化及び熱特性の改良を提供す
ることができる。
【図面の簡単な説明】
【図１】本発明に従ったリードフレーム、インタポー
ザ、及びＩＣチップ・パッケージの分解斜視図である。
【図２】本発明に従ったＩＣチップのパッケージ化に用
いられるリードフレームとインタポーザの平面図であ
る。
【図３】図２に示したリードフレームの一部で、チップ
を装着した状態の拡大平面図である。
【図４】図３の線４−４に沿った面の断面図である。
【図５】本発明の別の実施例に従った図４と同様の断面
図である。
【図６】本発明の別の実施例に従った図４と同様の断面
図である。
【図７】本発明の別の実施例に従った図４と同様の断面
図である。
【図８Ａ】本発明の実施例を成すステップを示す断面図
である。
【図８Ｂ】本発明の実施例を成すステップを示す断面図
である。
【図８Ｃ】本発明の実施例を成すステップを示す断面図
である。
【図８Ｄ】本発明の実施例を成すステップを示す断面図
である。
【図８Ｅ】本発明の実施例を成すステップを示す断面図
である。
【図８Ｆ】本発明の実施例を成すステップを示す断面図
である。
【図８Ｇ】本発明の実施例を成すステップを示す断面図
である。
【図９】本発明に従って形成された封止アセンブリの斜
視図である。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 リチヤード・ウイリアム・ノス アメリカ合衆国バーモント州、フエアフア ツクス、3052シイー、アールアール ２ （番地なし）

Claims (11)

    【特許請求の範囲】
  1. 【請求項１】ａ）周囲のエプロンを含むチップ装着部を
    有するペデスタルが中央に位置付けられており、突起状
    の複数の導電フィンガが周囲に離隔して配置されている
    リードフレームと、 ｂ）周囲に配置された複数の接続パッドを有し、前記チ
    ップ装着部に取付けられる集積回路チップと、 ｃ）前記チップ及び前記フィンガの間の前記エプロン上
    に取付けられる誘電物質層、及び表面に形成される突起
    状の複数の導電線を有するインタポーザと、 ｄ）前記インタポーザ上の各導電線と前記チップ上の前
    記パッドを相互接続する第１接続手段と、 ｅ）前記インタポーザ上の各導電線と前記フィンガを接
    続する第２接続手段と、 を含む、リードフレーム及び集積回路チップのパッケー
    ジ・アセンブリ。
  2. 【請求項２】さらに前記インタポーザ上に形成され、一
    部が該インタポーザ上の導電線に対して直角に伸び、少
    なくとも一部は前記チップを囲む電圧バス手段を含むこ
    とを特徴とする請求項１記載のパッケージ・アセンブ
    リ。
  3. 【請求項３】前記エプロンがグランド面であり、前記チ
    ップ上の前記パッドが、該エプロンに接続されたグラン
    ド・パッドを含むことを特徴とする請求項１記載のパッ
    ケージ・アセンブリ。
  4. 【請求項４】前記ペデスタルに関連する放熱手段を含む
    ことを特徴とする請求項１記載のパッケージ・アセンブ
    リ。
  5. 【請求項５】前記ペデスタルと動作可能に関連づけられ
    たヒート・シンク手段を含むことを特徴とする請求項１
    記載のパッケージ・アセンブリ。
  6. 【請求項６】ａ）周囲のエプロンを含むチップ装着部を
    有するペデスタルが中央に位置付けられており、突起状
    の複数の導電フィンガが周囲に離隔して配置されている
    リードフレームを形成するステップと、 ｂ）周囲に配置された複数の接続パッドを有する集積回
    路チップを前記チップ装着部に取付けるステップと、 ｃ）表面に形成される突起状の複数の導電線及び誘電物
    質層を有するインタポーザを形成するステップと、 ｄ）前記チップと前記フィンガの間の前記エプロン上に
    前記インタポーザを取付けるステップと、 ｅ）前記インタポーザ上の各導電線と前記チップ上の前
    記パッドの間に第１結線を形成するステップと、 ｆ）前記インタポーザ上の各導電線と前記フィンガの間
    に第２結線を形成するステップと、 を含む、リードフレーム及び集積回路チップのパッケー
    ジ・アセンブリを形成する方法。
  7. 【請求項７】さらに前記インタポーザ上の導電線に対し
    て直角に伸び、少なくとも一部は前記チップを取り囲む
    部分を有する電圧バス手段を前記インタポーザ上に形成
    することを特徴とする請求項６記載の方法。
  8. 【請求項８】前記エプロンがグランド面であり、前記チ
    ップ上のパッドが、該エプロンに接続されたグランド・
    パッドを含むことを特徴とする請求項６記載の方法。
  9. 【請求項９】前記ペデスタルに関連する放熱手段を設け
    ることを特徴とする請求項６記載の方法。
  10. 【請求項１０】前記放熱手段が、前記ペデスタルと動作
    可能に関連づけられたヒート・シンク手段を含むことを
    特徴とする請求項６記載の方法。
  11. 【請求項１１】前記チップと前記結線を封止することを
    特徴とする請求項６記載の方法。
JP9411692A 1991-06-06 1992-04-14 リードフレーム及び集積回路チツプのパツケージ・アセンブリ Pending JPH05109972A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US07/711,679 US5138430A (en) 1991-06-06 1991-06-06 High performance versatile thermally enhanced IC chip mounting
US711679 1991-06-06

Publications (1)

Publication Number Publication Date
JPH05109972A true JPH05109972A (ja) 1993-04-30

Family

ID=24859064

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9411692A Pending JPH05109972A (ja) 1991-06-06 1992-04-14 リードフレーム及び集積回路チツプのパツケージ・アセンブリ

Country Status (2)

Country Link
US (1) US5138430A (ja)
JP (1) JPH05109972A (ja)

Families Citing this family (101)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1992003035A1 (en) * 1990-08-01 1992-02-20 Staktek Corporation Ultra high density integrated circuit packages, method and apparatus
US5475920A (en) * 1990-08-01 1995-12-19 Burns; Carmen D. Method of assembling ultra high density integrated circuit packages
US5446620A (en) * 1990-08-01 1995-08-29 Staktek Corporation Ultra high density integrated circuit packages
US5377077A (en) * 1990-08-01 1994-12-27 Staktek Corporation Ultra high density integrated circuit packages method and apparatus
US5367766A (en) * 1990-08-01 1994-11-29 Staktek Corporation Ultra high density integrated circuit packages method
JPH04280462A (ja) * 1991-03-08 1992-10-06 Mitsubishi Electric Corp リードフレームおよびこのリードフレームを使用した半導体装置
JP2661442B2 (ja) * 1991-12-03 1997-10-08 日本電気株式会社 樹脂封止型半導体装置及びその製造方法
JPH05190721A (ja) * 1992-01-08 1993-07-30 Fujitsu Ltd 半導体装置及びその製造方法
US5220487A (en) * 1992-01-27 1993-06-15 International Business Machines Corporation Electronic package with enhanced heat sinking
US5278446A (en) * 1992-07-06 1994-01-11 Motorola, Inc. Reduced stress plastic package
DE69325216T2 (de) * 1992-09-08 1999-12-09 Seiko Epson Corp Flüssigkristallanzeigevorrichtung, Vorrichtung und Verfahren zum Montieren von Halbleiterelementen und elektronisches Druckgerät
US5468994A (en) * 1992-12-10 1995-11-21 Hewlett-Packard Company High pin count package for semiconductor device
US5700697A (en) * 1993-02-01 1997-12-23 Silicon Packaging Technology Method for packaging an integrated circuit using a reconstructed package
US5318926A (en) * 1993-02-01 1994-06-07 Dlugokecki Joseph J Method for packaging an integrated circuit using a reconstructed plastic package
US5399902A (en) * 1993-03-04 1995-03-21 International Business Machines Corporation Semiconductor chip packaging structure including a ground plane
US5801437A (en) * 1993-03-29 1998-09-01 Staktek Corporation Three-dimensional warp-resistant integrated circuit module method and apparatus
US5644161A (en) * 1993-03-29 1997-07-01 Staktek Corporation Ultra-high density warp-resistant memory module
US5369056A (en) 1993-03-29 1994-11-29 Staktek Corporation Warp-resistent ultra-thin integrated circuit package fabrication method
WO1994025979A1 (en) * 1993-04-30 1994-11-10 Lsi Logic Corporation Integrated circuit with lead frame package having internal power and ground busses
US5880403A (en) 1994-04-01 1999-03-09 Space Electronics, Inc. Radiation shielding of three dimensional multi-chip modules
US6613978B2 (en) * 1993-06-18 2003-09-02 Maxwell Technologies, Inc. Radiation shielding of three dimensional multi-chip modules
US6552417B2 (en) 1993-09-03 2003-04-22 Asat, Limited Molded plastic package with heat sink and enhanced electrical performance
US6326678B1 (en) 1993-09-03 2001-12-04 Asat, Limited Molded plastic package with heat sink and enhanced electrical performance
US5406117A (en) * 1993-12-09 1995-04-11 Dlugokecki; Joseph J. Radiation shielding for integrated circuit devices using reconstructed plastic packages
TW381328B (en) * 1994-03-07 2000-02-01 Ibm Dual substrate package assembly for being electrically coupled to a conducting member
US6455864B1 (en) 1994-04-01 2002-09-24 Maxwell Electronic Components Group, Inc. Methods and compositions for ionizing radiation shielding
US6261508B1 (en) 1994-04-01 2001-07-17 Maxwell Electronic Components Group, Inc. Method for making a shielding composition
US6720493B1 (en) 1994-04-01 2004-04-13 Space Electronics, Inc. Radiation shielding of integrated circuits and multi-chip modules in ceramic and metal packages
KR0145768B1 (ko) * 1994-08-16 1998-08-01 김광호 리드 프레임과 그를 이용한 반도체 패키지 제조방법
JP2844316B2 (ja) * 1994-10-28 1999-01-06 株式会社日立製作所 半導体装置およびその実装構造
US6025642A (en) * 1995-08-17 2000-02-15 Staktek Corporation Ultra high density integrated circuit packages
US5742009A (en) * 1995-10-12 1998-04-21 Vlsi Technology Corporation Printed circuit board layout to minimize the clock delay caused by mismatch in length of metal lines and enhance the thermal performance of microeletronics packages via condution through the package leads
US5818102A (en) * 1995-12-29 1998-10-06 Lsi Logic Corporation System having integrated circuit package with lead frame having internal power and ground busses
US5945732A (en) 1997-03-12 1999-08-31 Staktek Corporation Apparatus and method of manufacturing a warp resistant thermally conductive integrated circuit package
US6362426B1 (en) * 1998-01-09 2002-03-26 Micron Technology, Inc. Radiused leadframe
US6505665B1 (en) 1998-09-17 2003-01-14 Intermedics, Inc. Method and apparatus for use in assembling electronic devices
US6251219B1 (en) 1998-09-17 2001-06-26 Intermedics Inc. Method and apparatus for use in assembling electronic devices
CA2358463A1 (en) * 1999-01-08 2000-07-13 Virginia Commonwealth University Polymeric delivery agents and delivery agent compounds
US6323060B1 (en) 1999-05-05 2001-11-27 Dense-Pac Microsystems, Inc. Stackable flex circuit IC package and method of making same
US6572387B2 (en) 1999-09-24 2003-06-03 Staktek Group, L.P. Flexible circuit connector for stacked chip module
US6429534B1 (en) * 2000-01-06 2002-08-06 Lsi Logic Corporation Interposer tape for semiconductor package
US6262895B1 (en) 2000-01-13 2001-07-17 John A. Forthun Stackable chip package with flex carrier
US6368899B1 (en) 2000-03-08 2002-04-09 Maxwell Electronic Components Group, Inc. Electronic device packaging
DE10019431A1 (de) * 2000-04-19 2001-10-25 Power Digital Card Co Verfahren zur Herstellung einer Multimediakarte
US6608763B1 (en) 2000-09-15 2003-08-19 Staktek Group L.P. Stacking system and method
US6462408B1 (en) 2001-03-27 2002-10-08 Staktek Group, L.P. Contact member stacking system and method
US6576992B1 (en) 2001-10-26 2003-06-10 Staktek Group L.P. Chip scale stacking system and method
US6940729B2 (en) * 2001-10-26 2005-09-06 Staktek Group L.P. Integrated circuit stacking system and method
US20030234443A1 (en) 2001-10-26 2003-12-25 Staktek Group, L.P. Low profile stacking system and method
US7202555B2 (en) 2001-10-26 2007-04-10 Staktek Group L.P. Pitch change and chip scale stacking system and method
US7656678B2 (en) 2001-10-26 2010-02-02 Entorian Technologies, Lp Stacked module systems
US7053478B2 (en) 2001-10-26 2006-05-30 Staktek Group L.P. Pitch change and chip scale stacking system
US7371609B2 (en) 2001-10-26 2008-05-13 Staktek Group L.P. Stacked module systems and methods
US20060255446A1 (en) 2001-10-26 2006-11-16 Staktek Group, L.P. Stacked modules and method
US6914324B2 (en) 2001-10-26 2005-07-05 Staktek Group L.P. Memory expansion and chip scale stacking system and method
US7485951B2 (en) 2001-10-26 2009-02-03 Entorian Technologies, Lp Modularized die stacking system and method
US6956284B2 (en) 2001-10-26 2005-10-18 Staktek Group L.P. Integrated circuit stacking system and method
US7026708B2 (en) * 2001-10-26 2006-04-11 Staktek Group L.P. Low profile chip scale stacking system and method
US7310458B2 (en) 2001-10-26 2007-12-18 Staktek Group L.P. Stacked module systems and methods
JP3715229B2 (ja) * 2001-10-29 2005-11-09 沖電気工業株式会社 半導体装置及びその製造方法
US7081373B2 (en) 2001-12-14 2006-07-25 Staktek Group, L.P. CSP chip stack with flex circuit
US6884663B2 (en) * 2002-01-07 2005-04-26 Delphon Industries, Llc Method for reconstructing an integrated circuit package using lapping
US6813828B2 (en) 2002-01-07 2004-11-09 Gel Pak L.L.C. Method for deconstructing an integrated circuit package using lapping
US7382043B2 (en) * 2002-09-25 2008-06-03 Maxwell Technologies, Inc. Method and apparatus for shielding an integrated circuit from radiation
US6841029B2 (en) * 2003-03-27 2005-01-11 Advanced Cardiovascular Systems, Inc. Surface modification of expanded ultra high molecular weight polyethylene (eUHMWPE) for improved bondability
CN100490140C (zh) * 2003-07-15 2009-05-20 飞思卡尔半导体公司 双规引线框
US7191516B2 (en) * 2003-07-16 2007-03-20 Maxwell Technologies, Inc. Method for shielding integrated circuit devices
US7542304B2 (en) 2003-09-15 2009-06-02 Entorian Technologies, Lp Memory expansion and integrated circuit stacking system and method
WO2006016198A1 (en) * 2004-08-02 2006-02-16 Infineon Technologies Ag Electronic component with stacked semiconductor chips and heat dissipating means
US7616452B2 (en) 2004-09-03 2009-11-10 Entorian Technologies, Lp Flex circuit constructions for high capacity circuit module systems and methods
US7606040B2 (en) 2004-09-03 2009-10-20 Entorian Technologies, Lp Memory module system and method
US7423885B2 (en) 2004-09-03 2008-09-09 Entorian Technologies, Lp Die module system
US7579687B2 (en) 2004-09-03 2009-08-25 Entorian Technologies, Lp Circuit module turbulence enhancement systems and methods
US7468893B2 (en) 2004-09-03 2008-12-23 Entorian Technologies, Lp Thin module system and method
US7760513B2 (en) 2004-09-03 2010-07-20 Entorian Technologies Lp Modified core for circuit module system and method
US7446410B2 (en) 2004-09-03 2008-11-04 Entorian Technologies, Lp Circuit module with thermal casing systems
US7606050B2 (en) 2004-09-03 2009-10-20 Entorian Technologies, Lp Compact module system and method
US7511968B2 (en) 2004-09-03 2009-03-31 Entorian Technologies, Lp Buffered thin module system and method
US7606049B2 (en) 2004-09-03 2009-10-20 Entorian Technologies, Lp Module thermal management system and method
US7542297B2 (en) 2004-09-03 2009-06-02 Entorian Technologies, Lp Optimized mounting area circuit module system and method
US7289327B2 (en) 2006-02-27 2007-10-30 Stakick Group L.P. Active cooling methods and apparatus for modules
US7324352B2 (en) 2004-09-03 2008-01-29 Staktek Group L.P. High capacity thin module system and method
US7443023B2 (en) 2004-09-03 2008-10-28 Entorian Technologies, Lp High capacity thin module system
US7522421B2 (en) 2004-09-03 2009-04-21 Entorian Technologies, Lp Split core circuit module
US20060050492A1 (en) 2004-09-03 2006-03-09 Staktek Group, L.P. Thin module system and method
US7309914B2 (en) 2005-01-20 2007-12-18 Staktek Group L.P. Inverted CSP stacking system and method
US7033861B1 (en) 2005-05-18 2006-04-25 Staktek Group L.P. Stacked module systems and method
US7429790B2 (en) * 2005-10-24 2008-09-30 Freescale Semiconductor, Inc. Semiconductor structure and method of manufacture
US7576995B2 (en) 2005-11-04 2009-08-18 Entorian Technologies, Lp Flex circuit apparatus and method for adding capacitance while conserving circuit board surface area
US7605454B2 (en) 2006-01-11 2009-10-20 Entorian Technologies, Lp Memory card and method for devising
US7304382B2 (en) 2006-01-11 2007-12-04 Staktek Group L.P. Managed memory component
US7508069B2 (en) 2006-01-11 2009-03-24 Entorian Technologies, Lp Managed memory component
US7508058B2 (en) 2006-01-11 2009-03-24 Entorian Technologies, Lp Stacked integrated circuit module
US7608920B2 (en) 2006-01-11 2009-10-27 Entorian Technologies, Lp Memory card and method for devising
US7511969B2 (en) 2006-02-02 2009-03-31 Entorian Technologies, Lp Composite core circuit module system and method
US7468553B2 (en) 2006-10-20 2008-12-23 Entorian Technologies, Lp Stackable micropackages and stacked modules
US7417310B2 (en) 2006-11-02 2008-08-26 Entorian Technologies, Lp Circuit module having force resistant construction
US8159052B2 (en) 2008-04-10 2012-04-17 Semtech Corporation Apparatus and method for a chip assembly including a frequency extending device
US9227835B2 (en) * 2010-11-23 2016-01-05 Honeywell International Inc. Vibration isolation interposer die
DE102012206362B4 (de) 2012-04-18 2021-02-25 Rohde & Schwarz GmbH & Co. Kommanditgesellschaft Schaltungsanordnung zur thermisch leitfähigen Chipmontage und Herstellungsverfahren
JP6695156B2 (ja) * 2016-02-02 2020-05-20 エイブリック株式会社 樹脂封止型半導体装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03132063A (ja) * 1989-10-18 1991-06-05 Dainippon Printing Co Ltd リードフレーム

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2315711B2 (de) * 1973-03-29 1980-07-17 Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt Verfahren zum Kontaktieren einer integrierten Schaltungsanordnung
JPS6290953A (ja) * 1985-10-01 1987-04-25 Fujitsu Ltd 樹脂封止型半導体装置
US4899207A (en) * 1986-08-27 1990-02-06 Digital Equipment Corporation Outer lead tape automated bonding
US4835120A (en) * 1987-01-12 1989-05-30 Debendra Mallik Method of making a multilayer molded plastic IC package
US4800419A (en) * 1987-01-28 1989-01-24 Lsi Logic Corporation Support assembly for integrated circuits
US4916506A (en) * 1988-11-18 1990-04-10 Sprague Electric Company Integrated-circuit lead-frame package with low-resistance ground-lead and heat-sink means

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03132063A (ja) * 1989-10-18 1991-06-05 Dainippon Printing Co Ltd リードフレーム

Also Published As

Publication number Publication date
US5138430A (en) 1992-08-11

Similar Documents

Publication Publication Date Title
JPH05109972A (ja) リードフレーム及び集積回路チツプのパツケージ・アセンブリ
US5373188A (en) Packaged semiconductor device including multiple semiconductor chips and cross-over lead
EP0498446B1 (en) Multichip packaged semiconductor device and method for manufacturing the same
KR960004562B1 (ko) 반도체 장치 패키지
US6380048B1 (en) Die paddle enhancement for exposed pad in semiconductor packaging
EP1374305B1 (en) Enhanced die-down ball grid array and method for making the same
US5384488A (en) Configuration and method for positioning semiconductor device bond pads using additional process layers
US6781242B1 (en) Thin ball grid array package
US5800958A (en) Electrically enhanced power quad flat pack arrangement
US5598031A (en) Electrically and thermally enhanced package using a separate silicon substrate
US6563217B2 (en) Module assembly for stacked BGA packages
US7045883B1 (en) Thermally enhanced chip scale lead on chip semiconductor package and method of making same
US20030113954A1 (en) Method of making a semiconductor package having exposed metal strap
JPH11251355A (ja) 集積回路用のワイヤーボンドされたパッケージの方法と装置
US6791166B1 (en) Stackable lead frame package using exposed internal lead traces
US5719748A (en) Semiconductor package with a bridge for chip area connection
TW200847378A (en) Packaged IC device comprising an embedded flex circuit, and methods of making same
USRE36894E (en) Semiconductor package with high density I/O lead connection
TWM615149U (zh) 四方扁平無引腳封裝結構
US20030080418A1 (en) Semiconductor device having power supply pads arranged between signal pads and substrate edge
WO2007143730A2 (en) Semiconductor device with high current performance packaging
JP2002110889A (ja) 半導体装置及びその製造方法
JP2990645B2 (ja) 半導体集積回路用リードフレームおよび半導体集積回路
KR19980063740A (ko) 몰딩된 패키지용 다층 리드프레임
KR19990015823A (ko) 비지에이패키지 및 그 제조방법