JP6695156B2 - 樹脂封止型半導体装置 - Google Patents

樹脂封止型半導体装置 Download PDF

Info

Publication number
JP6695156B2
JP6695156B2 JP2016018091A JP2016018091A JP6695156B2 JP 6695156 B2 JP6695156 B2 JP 6695156B2 JP 2016018091 A JP2016018091 A JP 2016018091A JP 2016018091 A JP2016018091 A JP 2016018091A JP 6695156 B2 JP6695156 B2 JP 6695156B2
Authority
JP
Japan
Prior art keywords
resin
heat dissipation
leads
semiconductor device
die pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2016018091A
Other languages
English (en)
Other versions
JP2017139290A (ja
Inventor
康祐 田口
康祐 田口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ablic Inc
Original Assignee
Ablic Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ablic Inc filed Critical Ablic Inc
Priority to JP2016018091A priority Critical patent/JP6695156B2/ja
Priority to TW106102590A priority patent/TWI716532B/zh
Priority to CN201710057325.7A priority patent/CN107039368B/zh
Priority to US15/420,642 priority patent/US10658275B2/en
Priority to KR1020170013850A priority patent/KR20170092112A/ko
Publication of JP2017139290A publication Critical patent/JP2017139290A/ja
Application granted granted Critical
Publication of JP6695156B2 publication Critical patent/JP6695156B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49531—Additional leads the additional leads being a wiring board
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Description

本発明は、放熱特性および基板実装強度を向上させた樹脂封止方半導体装置及びその製造方法に関する。
パワー半導体に代表される放熱特性を必要とする樹脂封止型半導体装置は、半導体チップで発熱した熱を効率よく実装基板に逃がすためダイパッド裏面を封止樹脂から露出させる構造が一般的である。例えばＨＳＯＰと呼ばれる樹脂封止型半導体装置が国際標準規格（ＪＥＤＥＣ：ＭＳ−０１２）に登録されている。このようなタイプの樹脂封止型半導体装置では、半導体チップから発熱された熱は封止樹脂から露出された放熱板から実装基板へと熱伝導され外部に放出される。これにより目的とする放熱特性を得ることが可能となる。さらに放熱特性向上方法としてダイパッドとインナーリードとを連結させて、インナーリードからつながるアウターリードから実装基板へ熱を逃がす技術が提案されている（例えば、特許文献１参照）。
図５（ａ）は従来の樹脂封止型半導体装置の表面斜視図、図５（ｂ）は裏面斜視図、図５（ｃ）は図５（ｂ）に示す切断線Ａ−Ａに沿った断面図である。図５に示す樹脂封止型半導体装置は、ダイパッド１の上にダイアタッチペースト６を介して半導体チップ７が載置され、ダイパッド１から延伸した放熱リード１９がダイパッドの両側に設けられている。また、ダイパッド１の角部にはインナーリード３およびアウターリード２からなる端子が放熱パッド９を挟むように設けられ、ワイヤー５を介して半導体チップ７と電気的に接続されている。
半導体チップ７、インナーリード３、ワイヤー５は封止樹脂８で被覆され、ダイパッド１の放熱面１０およびアウターリード２ならびに放熱リード１９が封止樹脂８から露出している。
特開平１１−２９７９１６号公報
特許文献１に記載された樹脂封止型半導体装置では、ダイパッド１の中央に半導体チップ７が載置され、その近傍に放熱リード１９が配置されているため良好な放熱特性を得ることができるが、インナーリード３は半導体装置の角部に設けられているため、半導体チップからの距離が遠く、電気的接続に用いるワイヤーが長くなる傾向がある。ワイヤーには金線などの高価なものが使用されており、パッケージコストへの寄与は大きいものである。また、電気抵抗が上昇し消費電力が上がってしまい、パッケージ内部に熱が蓄積されやすいという課題もある。
本発明は、上記課題に鑑みなされたもので、良好な放熱特性を維持しつつ、安価な半導体装置およびその製造方法の提供を目的とするものである。
上記課題解決のために、本発明では以下の手段を用いた。
まず、ダイパッドを封止樹脂から露出させ放熱板とした。さらにダイパッドに接続されるインナーリードから接続される放熱用アウターリードをダイパッドの四隅に配置し、放熱用アウターリード先端はリードフレーム加工段階で先端を切断されており、半導体装置の外装メッキ工程後には放熱用アウターリード先端全面に確実に外装メッキが付着した樹脂封止型半導体装置とした。
以上のように、本発明によって、ダイパッドの四隅に接続されるインナーリードにつながる放熱用アウターリードによる放熱面積が増大し樹脂封止型半導体装置の放熱特性を向上させることができる。半導体装置を大きくすることなく放熱特性を向上が実現できる。
また、放熱用アウターリード先端全面には外装メッキを付着させることが可能になる。これにより、基板実装時の実装強度を確実に向上させることが可能となる。
さらに、ダイパッドから接続されるインナーリードにつながる放熱用アウターリードをダイパッドの四隅に設けることにより、半導体チップと電気的に接続するためのダイパッドに接続されないインナーリードはダイパッド中央部に配置される。通常半導体チップはダイパッド中央に搭載されるが、インナーリードに電気的に接続するために使用されるワイヤー長を短くすることが可能となる。
本発明の実施例である樹脂封止型半導体装置を示す透視図である。 本発明の実施例である樹脂封止型半導体装置を示す斜視図である。 本発明の実施例である樹脂封止型半導体装置に用いるリードフレームの平面図である。 本発明の実施例である樹脂封止型半導体装置の製造方法を示す図である。 従来の樹脂封止型半導体装置を示す図である。
以下、本発明を実施するための形態について、図面に基づいて説明する。
図１は本発明の実施例の樹脂封止型半導体装置を示す透視図である。本図は内部構造の概略図であって、封止樹脂を透過して内部の半導体チップやインナーリード等を図示している。
矩形のダイパッド１の上に半導体チップ７がダイアタッチペースト６で固定され、ダイパッド１は対向する吊ピン４で固定されている。吊ピン４が設けられた１対の辺とは異なる１対の辺の両側には複数のインナーリード３とインナーリードに接続されたアウターリード２が設けられている。インナーリードが並ぶダイパッドの辺と平行に半導体チップ上にボンディングパッドが設けられ、ボンディングパッドとインナーリード３とがワイヤー５を介して電気的に接続されている。そして、ダイパッド１の四隅にはダイパッドにつながる放熱用インナーリード３ａを介して放熱用アウターリード９が設けられている。
放熱用アウターリード９は放熱用インナーリード３ａから延伸されており、放熱用インナーリード３ａに接続されている。放熱用アウターリード９はアウターリード２と同様に折り曲げられ、樹脂封止型半導体装置の裏面、放熱用アウターリード９の裏面およびアウターリード２の裏面が同一高さとなるように形成されている。なお、樹脂封止型半導体装置の裏面には後で説明するように、ダイパッドの裏面が露出している。四隅に設けられた放熱用アウターリード９はアウターリード２に比べ幅広に形成され、半導体チップからの熱を伝熱して半導体装置外へ逃がす役目を果たしている。
図５に示す半導体装置では半導体チップの両側にのみ放熱リードを設けているため、放熱リードが設けられていない箇所では蓄熱しやすく、半導体チップの動作に影響を及ぼすことがあるが、本発明の半導体装置の場合は４隅に放熱用インナーリード３ａおよび放熱用アウターリード９からなる放熱リードが設けられているためその影響は小さい。一般に、半導体チップは形成されている半導体素子によって発熱が異なるため、半導体チップ上の発熱は不均一である。発熱の多い箇所に近い放熱リードを他の放熱リードよりも幅広にすることで、より良好な放熱特性を得ることが可能となる。
図２は本発明の実施例の樹脂封止型半導体装置を示す斜視図である。図２（ａ）は上面斜視図、（ｂ）は裏面斜視図である。封止樹脂８の両側には対向する複数のアウターリード２が露出し、そのアウターリード２を挟むように一対の放熱用アウターリード９が設けられている。半導体装置の裏面には封止樹脂から露出する前記ダイパッド１で形成される放熱面１０が設けられ、インナーリード２の外周側には放熱用アウターリード９が設けられている。
ダイパッド裏面から露出する放熱面１０と、半導体チップ７で発生した熱をダイパッド１とダイパッド１から接続されるインナーリード３ａにつながる放熱用アウターリード９を介して熱を放熱することが可能な放熱特性の高い樹脂封止型半導体装置とした。
図３は本発明の実施例の樹脂封止型半導体装置に用いるリードフレーム１１の平面図である。図３は1つの樹脂封止型半導体装置に用いられるリードフレームの一部分のみを示しており、実際の製造工程においては、図３に示した部分が縦横に２次元的に多数配列されたリードフレームを使用する。
図３に示したリードフレーム１１においてはダイパッド１の四隅に放熱用インナーリード３ａが配置され、放熱用アウターリード９が放熱用インナーリード３ａから延伸されて出ており、放熱用アウターリード９及び他のアウターリード２はタイバー１２により連結されている。図３では放熱用インナーリード３ａはダイパッドの四隅の端となる角部に配置されており、ダイパッド１の一辺とおよび放熱用アウターリード９の一辺とが 直線となっている。ダイパッド１は放熱用アウターリード９及び他のアウターリード２よりも低くなるように放熱用アウターリード９及び他のアウターリード２には曲げ加工が施されている。さらに、放熱用アウターリード９は先端がリードフレームと接続されていないので露出している。これは後で説明するように、外装メッキ加工において放熱用アウターリード９の先端にまで外装メッキを付着させるためである。
次に、図面に沿って本発明の実施例の製造方法について説明する。
図４は本発明の実施例の製造方法を示す概略構成図である。
図４（ａ）は本発明の実施例の樹脂封止型半導体装置の製造方法の樹脂封止前の状態を示す表面概略斜視図である。
本発明の実施例である樹脂封止型半導体装置で使用するリードフレーム１１においては、封止樹脂から露出させるよう曲げ加工されたダイパッド１に半導体チップ７がダイアタッチ剤６でダイパッドに固定され、半導体チップ７の電極からインナーリード３に金属ワイヤー５を電気的に接続している。放熱用アウターリード９は放熱用インナーリード３ａを介してダイパッド１に接続されている。放熱用アウターリード９の先端は露出しており、どこにも接続されていない。
図４（ｂ）は本発明の実施例の樹脂封止型半導体装置の樹脂封止後に不要な封止樹脂を除去した状態を示す表面概略斜視図である。
封止樹脂は所定のサイズでリードフレーム１１に対して表裏面から封止される。リードフレーム１１とアウターリード２と放熱用アウターリード９はタイバー１２で連結されており、封止樹脂がアウターリード側へ流れ込まない。
図４（ｃ）は樹脂封止後に本発明の実施例の樹脂封止型半導体装置のタイバー１２を切断加工した状態を示す表面概略斜視図である。リードフレーム１１に連結されていたタイバー１２をアウターリード２と放熱用アウターリード９の所定の幅を残し全て切断する。切断後でもリードフレーム１１とダイパッド１は吊ピン４で接続されている。なお、ダイパッド１と接続される放熱用アウターリードもリードフレーム１１と封止樹脂内部において放熱用インナーリード３ａを介して接続されている。次に、電解加工による外装メッキの加工を行う。放熱用アウターリードはリードフレーム１１と電気的に接続されているので、先端９ａを含む放熱用アウターリードの全面に外装メッキが付着する。
図４（ｄ）はメッキ後の本発明の実施例の樹脂封止型半導体装置のアウターリード２を所定のサイズで先端を切断した状態を示す表面概略斜視図である。
図４（ｅ）は本発明の実施例の樹脂封止型半導体装置のアウターリード２と放熱用アウターリード９を基板実装可能に位置まで曲げ加工を行った状態を示す表面概略斜視図である。アウターリード２と放熱用アウターリード９を曲げ加工しても本発明の樹脂封止型半導体装置はリードフレーム１１に対して吊ピン４で保持される。この状態でアウターリード２と放熱用アウターリード９にテスト用コンタクトピンをあてることにより当発明の樹脂封止型半導体装置が問題なく動作するかテストを行うことが可能である。
図４（ｆ）は本発明の実施例の樹脂封止型半導体装置をリードフレーム１１と接続された吊りピン４を所定の位置で切断し個片化した完成品状態を示す表面概略斜視図である。
図４（ｇ）は図４（ｆ）の符号Ｂの矢示図である。封止樹脂８から露出された放熱用アウターリードの先端９a全面には外装メッキが付着する。
１ ダイパッド
２ アウターリード
３ インナーリード
３ａ 放熱用インナーリード
４ ダイパッド吊ピン
５ ワイヤー
６ ダイアタッチペースト
７ 半導体チップ
８ 封止樹脂
９ 放熱用アウターリード
１０ 放熱面
１１ リードフレーム
１２ タイバー

Claims (4)

  1. 半導体チップと、
    前記半導体チップがボンディングされているダイパッドと、
    前記ダイパッドの四隅に接続された放熱用インナーリードおよび前記放熱用インナーリードに接続された放熱用アウターリードからなる放熱リードと、
    前記半導体チップと金属ワイヤーでそれぞれ電気的に接続されたインナーリードおよび前記インナーリードにそれぞれ接続されたアウターリードと、
    前記ダイパッドと前記半導体チップと前記インナーリードと前記放熱用インナーリードとを封止する封止樹脂と、を備え、
    前記ダイパッドの裏面、前記アウターリード及び前記放熱用アウターリードは前記封止樹脂から露出しており、
    前記放熱リードの少なくとも一つは他の前記放熱リードよりも幅広であって、
    前記ダイパッドの前記裏面、前記アウターリードの裏面及び前記放熱用アウターリードの裏面は同一高さにあることを特徴とする樹脂封止型半導体装置。
  2. 前記放熱用インナーリードは前記ダイパッドの角部に接続されていることを特徴とする請求項１記載の樹脂封止型半導体装置。
  3. 前記放熱用アウターリードの先端を含む全面に外装メッキが付着していることを特徴とする請求項１又は２記載の樹脂封止型半導体装置。
  4. 前記樹脂封止型半導体装置の前記放熱用アウターリードの幅は前記アウターリードの幅より太いことを特徴とする請求項１乃至３のいずれか１項記載の樹脂封止型半導体装置。
JP2016018091A 2016-02-02 2016-02-02 樹脂封止型半導体装置 Expired - Fee Related JP6695156B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2016018091A JP6695156B2 (ja) 2016-02-02 2016-02-02 樹脂封止型半導体装置
TW106102590A TWI716532B (zh) 2016-02-02 2017-01-24 樹脂密封型半導體裝置
CN201710057325.7A CN107039368B (zh) 2016-02-02 2017-01-26 树脂密封型半导体装置
US15/420,642 US10658275B2 (en) 2016-02-02 2017-01-31 Resin-encapsulated semiconductor device
KR1020170013850A KR20170092112A (ko) 2016-02-02 2017-01-31 수지 봉지형 반도체 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016018091A JP6695156B2 (ja) 2016-02-02 2016-02-02 樹脂封止型半導体装置

Publications (2)

Publication Number Publication Date
JP2017139290A JP2017139290A (ja) 2017-08-10
JP6695156B2 true JP6695156B2 (ja) 2020-05-20

Family

ID=59386171

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016018091A Expired - Fee Related JP6695156B2 (ja) 2016-02-02 2016-02-02 樹脂封止型半導体装置

Country Status (5)

Country Link
US (1) US10658275B2 (ja)
JP (1) JP6695156B2 (ja)
KR (1) KR20170092112A (ja)
CN (1) CN107039368B (ja)
TW (1) TWI716532B (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6780635B2 (ja) * 2017-12-22 2020-11-04 三菱電機株式会社 半導体モジュール
CN108024392B (zh) * 2018-01-04 2024-01-12 承德福仁堂保健咨询服务有限公司 一种采用半导体芯片由内部加热石材的装置
DE102021129753A1 (de) * 2020-12-17 2022-06-23 Infineon Technologies Ag Halbleiter-Packages und Verfahren zum Herstellen derselben
US11664334B2 (en) * 2021-03-12 2023-05-30 Infineon Technologies Austria Ag Semiconductor package with temporary ESD protection element
US11817374B2 (en) * 2021-04-14 2023-11-14 Texas Instruments Incorporated Electronic device with exposed tie bar

Family Cites Families (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4684975A (en) * 1985-12-16 1987-08-04 National Semiconductor Corporation Molded semiconductor package having improved heat dissipation
US4916506A (en) * 1988-11-18 1990-04-10 Sprague Electric Company Integrated-circuit lead-frame package with low-resistance ground-lead and heat-sink means
US5028741A (en) * 1990-05-24 1991-07-02 Motorola, Inc. High frequency, power semiconductor device
EP0509065A1 (en) * 1990-08-01 1992-10-21 Staktek Corporation Ultra high density integrated circuit packages, method and apparatus
JPH04280462A (ja) * 1991-03-08 1992-10-06 Mitsubishi Electric Corp リードフレームおよびこのリードフレームを使用した半導体装置
US5172213A (en) * 1991-05-23 1992-12-15 At&T Bell Laboratories Molded circuit package having heat dissipating post
US5138430A (en) * 1991-06-06 1992-08-11 International Business Machines Corporation High performance versatile thermally enhanced IC chip mounting
JP3025093B2 (ja) * 1992-02-03 2000-03-27 株式会社日立製作所 半導体装置およびその実装構造体
US5666003A (en) * 1994-10-24 1997-09-09 Rohm Co. Ltd. Packaged semiconductor device incorporating heat sink plate
JP2844316B2 (ja) * 1994-10-28 1999-01-06 株式会社日立製作所 半導体装置およびその実装構造
US6242800B1 (en) * 1997-03-12 2001-06-05 International Rectifier Corp. Heat dissipating device package
JPH11297916A (ja) 1998-04-07 1999-10-29 Matsushita Electron Corp 半導体装置
JP3535760B2 (ja) * 1999-02-24 2004-06-07 松下電器産業株式会社 樹脂封止型半導体装置，その製造方法及びリードフレーム
JP3454192B2 (ja) * 1999-07-02 2003-10-06 松下電器産業株式会社 リードフレームとそれを用いた樹脂封止型半導体装置およびその製造方法
US6204553B1 (en) * 1999-08-10 2001-03-20 Walsin Advanced Electronics Ltd. Lead frame structure
US7057273B2 (en) * 2001-05-15 2006-06-06 Gem Services, Inc. Surface mount package
JP2003031736A (ja) * 2001-07-13 2003-01-31 Hitachi Ltd 半導体装置およびその製造方法
US6891256B2 (en) * 2001-10-22 2005-05-10 Fairchild Semiconductor Corporation Thin, thermally enhanced flip chip in a leaded molded package
JP2003204027A (ja) * 2002-01-09 2003-07-18 Matsushita Electric Ind Co Ltd リードフレーム及びその製造方法、樹脂封止型半導体装置及びその製造方法
US7511361B2 (en) * 2005-01-05 2009-03-31 Xiaotian Zhang DFN semiconductor package having reduced electrical resistance
US7262491B2 (en) * 2005-09-06 2007-08-28 Advanced Interconnect Technologies Limited Die pad for semiconductor packages and methods of making and using same
MY142210A (en) * 2006-06-05 2010-11-15 Carsem M Sdn Bhd Multiple row exposed leads for mlp high density packages
JP2008147267A (ja) * 2006-12-07 2008-06-26 Matsushita Electric Ind Co Ltd 半導体装置とその製造方法、および放熱板付きリードフレーム
JP2008294278A (ja) * 2007-05-25 2008-12-04 Fujitsu Microelectronics Ltd 半導体装置、リードフレーム、及び半導体装置の実装構造
KR101561934B1 (ko) * 2007-11-16 2015-10-21 페어차일드코리아반도체 주식회사 반도체 패키지 및 그의 제조방법
JP5001872B2 (ja) * 2008-02-13 2012-08-15 ルネサスエレクトロニクス株式会社 半導体装置
CN201274296Y (zh) * 2008-06-20 2009-07-15 深圳市成光兴实业发展有限公司 一种大功率食人鱼led封装结构
JP5119092B2 (ja) * 2008-08-28 2013-01-16 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US8058720B2 (en) * 2008-11-19 2011-11-15 Mediatek Inc. Semiconductor package
US20100171201A1 (en) * 2009-01-06 2010-07-08 Wyant M Todd Chip on lead with small power pad design
JP2010267728A (ja) * 2009-05-13 2010-11-25 Renesas Electronics Corp 半導体パッケージ、リードフレーム、及び半導体パッケージの製造方法
US9087850B2 (en) 2009-07-06 2015-07-21 Renesas Electronics Corporation Method for manufacturing semiconductor device
US9214417B2 (en) * 2010-06-18 2015-12-15 Alpha And Omega Semiconductor Incorporated Combined packaged power semiconductor device
JP5876669B2 (ja) * 2010-08-09 2016-03-02 ルネサスエレクトロニクス株式会社 半導体装置
GB2485998A (en) * 2010-11-30 2012-06-06 St Microelectronics Res & Dev A single-package optical proximity detector with an internal light baffle
JP2012227445A (ja) * 2011-04-21 2012-11-15 Renesas Electronics Corp 半導体装置及びその製造方法
JP5798021B2 (ja) * 2011-12-01 2015-10-21 ルネサスエレクトロニクス株式会社 半導体装置
US8759956B2 (en) * 2012-07-05 2014-06-24 Infineon Technologies Ag Chip package and method of manufacturing the same
US9035422B2 (en) * 2013-09-12 2015-05-19 Texas Instruments Incorporated Multilayer high voltage isolation barrier in an integrated circuit
US20150206829A1 (en) * 2014-01-17 2015-07-23 Yin Kheng Au Semiconductor package with interior leads
JP2015144217A (ja) * 2014-01-31 2015-08-06 株式会社東芝 コネクタフレーム及び半導体装置
EP3128539B1 (en) * 2014-03-27 2020-01-08 Renesas Electronics Corporation Semiconductor device manufacturing method and semiconductor device
US9978675B2 (en) * 2015-11-20 2018-05-22 Canon Kabushiki Kaisha Package, electronic component, and electronic apparatus
US10497506B2 (en) * 2015-12-18 2019-12-03 Texas Instruments Incorporated Methods and apparatus for isolation barrier with integrated magnetics for high power modules
JP7030481B2 (ja) * 2017-11-10 2022-03-07 エイブリック株式会社 樹脂封止金型および半導体装置の製造方法
JP2019212704A (ja) * 2018-06-01 2019-12-12 エイブリック株式会社 半導体装置およびその製造方法

Also Published As

Publication number Publication date
KR20170092112A (ko) 2017-08-10
JP2017139290A (ja) 2017-08-10
CN107039368A (zh) 2017-08-11
TWI716532B (zh) 2021-01-21
US10658275B2 (en) 2020-05-19
CN107039368B (zh) 2022-04-26
TW201740528A (zh) 2017-11-16
US20170221804A1 (en) 2017-08-03

Similar Documents

Publication Publication Date Title
JP6695156B2 (ja) 樹脂封止型半導体装置
US9905497B2 (en) Resin sealing type semiconductor device and method of manufacturing the same, and lead frame
US7834433B2 (en) Semiconductor power device
KR101388328B1 (ko) 통합 ｔｈｔ 히트 스프레더 핀을 구비한 리드 프레임 기반 오버-몰딩 반도체 패키지와 그 제조 방법
US7436049B2 (en) Lead frame, semiconductor chip package using the lead frame, and method of manufacturing the semiconductor chip package
JP2014007363A (ja) 半導体装置の製造方法および半導体装置
JPH0546045U (ja) 半導体パツケージ
US20140103505A1 (en) Die down integrated circuit package with integrated heat spreader and leads
JP2008532277A (ja) 改良したボンディングパッド接続部を備える集積回路パッケージ装置、リードフレームおよび電子装置
CN212182312U (zh) 半导体封装件
US7566967B2 (en) Semiconductor package structure for vertical mount and method
CN209896054U (zh) 引线框、引线框阵列及封装结构
US20060145312A1 (en) Dual flat non-leaded semiconductor package
US10840172B2 (en) Leadframe, semiconductor package including a leadframe and method for forming a semiconductor package
TWI792588B (zh) 半導體封裝
JP2004119610A (ja) リードフレーム、それを用いた樹脂封止型半導体装置及び樹脂封止型半導体装置の製造方法
JP4994883B2 (ja) 樹脂封止型半導体装置
US20170018487A1 (en) Thermal enhancement for quad flat no lead (qfn) packages
JPH05243326A (ja) 半導体装置
JP2017108191A (ja) 半導体装置
JP2001053212A (ja) Ｉｃパッケージおよびその製造方法
JP2000150761A (ja) 樹脂封止型半導体装置及びその製造方法
JP2002252319A (ja) 半導体装置及びその製造方法、並びにリードフレーム
JP2018014397A (ja) リードフレームおよび半導体装置
JPH06232314A (ja) 半導体装置用リードフレーム、それを用いた樹脂封止型半導体装置及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20181206

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190815

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190820

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191011

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200401

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200421

R150 Certificate of patent or registration of utility model

Ref document number: 6695156

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees