JP2018014397A - リードフレームおよび半導体装置 - Google Patents
リードフレームおよび半導体装置 Download PDFInfo
- Publication number
- JP2018014397A JP2018014397A JP2016142575A JP2016142575A JP2018014397A JP 2018014397 A JP2018014397 A JP 2018014397A JP 2016142575 A JP2016142575 A JP 2016142575A JP 2016142575 A JP2016142575 A JP 2016142575A JP 2018014397 A JP2018014397 A JP 2018014397A
- Authority
- JP
- Japan
- Prior art keywords
- lead
- lead portion
- back surface
- pair
- die pad
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Abstract
Description
まず、図1乃至図4により、本実施の形態によるリードフレームの概略について説明する。図1乃至図4は、本実施の形態によるリードフレームを示す図である。
次に、図5および図6により、本実施の形態による半導体装置について説明する。図5および図6は、本実施の形態による半導体装置(DR−QFN(Dual Row QFN)タイプ)を示す図である。
次に、図1乃至図4に示すリードフレーム10の製造方法について、図7(a)−(e)を用いて説明する。なお、図7(a)−(e)は、リードフレーム10の製造方法を示す断面図(図3に対応する図)である。
次に、図5および図6に示す半導体装置20の製造方法について、図9(a)−(e)を用いて説明する。
11 ダイパッド
12A 第1リード部
12B 第2リード部
15A、15B 内部端子
17A、17B 外部端子
20 半導体装置
21 半導体素子
22 ボンディングワイヤ(接続部材)
23 封止樹脂
41、44 表面
42、45 裏面
43、46 側面
47 突起部
48 第1側面
49 第2側面
Claims (9)
- リードフレームであって、
半導体素子が搭載されるダイパッドと、
前記ダイパッドの周囲に設けられたリード部とを備え、
前記リード部は、表面と、裏面と、前記表面と前記裏面との間に位置する一対の側面と、前記側面からそれぞれ突出する一対の突起部とを有し、
前記リード部の幅は、前記表面よりも前記裏面の方が広く、
前記一対の突起部は、前記リード部の厚み方向において、前記表面よりも前記裏面に近い位置に形成されていることを特徴とするリードフレーム。 - 前記一対の突起部における前記リード部の幅は、前記リード部の前記表面の幅の135%以上185%以下であることを特徴とする請求項1記載のリードフレーム。
- 前記リード部の前記表面の幅は、前記リード部の前記裏面の幅の25%以上65%以下であることを特徴とする請求項1又は2記載のリードフレーム。
- 前記突起部と前記裏面との距離は、前記リード部の厚みの10%以上60%以下であることを特徴とする、請求項1乃至3のいずれか一項記載のリードフレーム。
- 前記一対の突起部は、前記リード部の長手方向の全域にわたって設けられていることを特徴とする、請求項1乃至4のいずれか一項記載のリードフレーム。
- 前記ダイパッドの周囲に複数の前記リード部が設けられ、前記複数のリード部は、第1リード部と、前記第1リード部よりも短い第2リード部とを有し、前記第1リード部と前記第2リード部とが交互に配置され、前記一対の突起部は、前記第2リード部に形成されていることを特徴とする請求項1乃至5のいずれか一項記載のリードフレーム。
- 前記側面は、前記突起部よりも表面側に位置する第1側面と、前記突起部よりも裏面側に位置する第2側面とを有し、前記第1側面および前記第2側面が、それぞれ前記リード部の幅方向内側に向けて湾曲していることを特徴とする請求項1乃至6のいずれか一項記載のリードフレーム。
- 前記リード部の長手方向に垂直な断面において、前記突起部の先端と、前記リード部の前記裏面の側縁部とのなす角が、60°以上100°以下であることを特徴とする請求項1乃至7のいずれか一項記載のリードフレーム。
- 半導体装置であって、
ダイパッドと、
前記ダイパッドの周囲に設けられたリード部と、
前記ダイパッド上に搭載された半導体素子と、
前記半導体素子と前記リード部とを電気的に接続する接続部材と、
前記ダイパッドと、前記リード部と、前記半導体素子と、前記接続部材とを封止する封止樹脂とを備え、
前記リード部は、表面と、裏面と、前記表面と前記裏面との間に位置する一対の側面と、前記側面からそれぞれ突出する一対の突起部とを有し、
前記リード部の幅は、前記表面よりも前記裏面の方が広く、
前記一対の突起部は、前記リード部の厚み方向において、前記表面よりも前記裏面に近い位置に形成されていることを特徴とする半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016142575A JP6788825B2 (ja) | 2016-07-20 | 2016-07-20 | リードフレームおよび半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016142575A JP6788825B2 (ja) | 2016-07-20 | 2016-07-20 | リードフレームおよび半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2018014397A true JP2018014397A (ja) | 2018-01-25 |
JP6788825B2 JP6788825B2 (ja) | 2020-11-25 |
Family
ID=61019574
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016142575A Active JP6788825B2 (ja) | 2016-07-20 | 2016-07-20 | リードフレームおよび半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6788825B2 (ja) |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04306867A (ja) * | 1991-04-03 | 1992-10-29 | Seiko Epson Corp | リードフレーム及びその製造方法 |
JPH098206A (ja) * | 1995-06-19 | 1997-01-10 | Dainippon Printing Co Ltd | リードフレームおよびbgaタイプの樹脂封止型半導体装置 |
JP2002246529A (ja) * | 2001-02-14 | 2002-08-30 | Matsushita Electric Ind Co Ltd | 樹脂封止型半導体装置及びその製造方法 |
US20090230523A1 (en) * | 2008-03-14 | 2009-09-17 | Pao-Huei Chang Chien | Advanced quad flat no lead chip package having a cavity structure and manufacturing methods thereof |
US20120146203A1 (en) * | 2010-12-14 | 2012-06-14 | Zigmund Ramirez Camacho | Integrated circuit packaging system with multiple row leads and method of manufacture thereof |
JP2014212207A (ja) * | 2013-04-18 | 2014-11-13 | 大日本印刷株式会社 | リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法 |
-
2016
- 2016-07-20 JP JP2016142575A patent/JP6788825B2/ja active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04306867A (ja) * | 1991-04-03 | 1992-10-29 | Seiko Epson Corp | リードフレーム及びその製造方法 |
JPH098206A (ja) * | 1995-06-19 | 1997-01-10 | Dainippon Printing Co Ltd | リードフレームおよびbgaタイプの樹脂封止型半導体装置 |
JP2002246529A (ja) * | 2001-02-14 | 2002-08-30 | Matsushita Electric Ind Co Ltd | 樹脂封止型半導体装置及びその製造方法 |
US20090230523A1 (en) * | 2008-03-14 | 2009-09-17 | Pao-Huei Chang Chien | Advanced quad flat no lead chip package having a cavity structure and manufacturing methods thereof |
US20120146203A1 (en) * | 2010-12-14 | 2012-06-14 | Zigmund Ramirez Camacho | Integrated circuit packaging system with multiple row leads and method of manufacture thereof |
JP2014212207A (ja) * | 2013-04-18 | 2014-11-13 | 大日本印刷株式会社 | リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP6788825B2 (ja) | 2020-11-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4091050B2 (ja) | 半導体装置の製造方法 | |
JP2005057067A (ja) | 半導体装置およびその製造方法 | |
JP6319644B2 (ja) | リードフレームおよびその製造方法、ならびに半導体装置の製造方法 | |
JP6936963B2 (ja) | リードフレーム | |
JP7174363B2 (ja) | リードフレームおよび半導体装置 | |
JP6573157B2 (ja) | リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法 | |
JP6617955B2 (ja) | リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法 | |
JP6607441B2 (ja) | リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法 | |
JP6788825B2 (ja) | リードフレームおよび半導体装置 | |
JP6946870B2 (ja) | リードフレーム、半導体装置、および半導体装置の製造方法 | |
JP6911377B2 (ja) | リードフレームおよび半導体装置 | |
JP7380750B2 (ja) | リードフレームおよび半導体装置 | |
JP6807050B2 (ja) | リードフレームおよび半導体装置 | |
JP7081702B2 (ja) | リードフレームおよび半導体装置 | |
JP6807043B2 (ja) | リードフレームおよび半導体装置 | |
JP6465394B2 (ja) | リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法 | |
JP6842649B2 (ja) | リードフレームおよび半導体装置 | |
JP6967190B2 (ja) | リードフレーム | |
JP7365588B2 (ja) | リードフレームおよび半導体装置 | |
JP7064721B2 (ja) | リードフレームおよび半導体装置 | |
JP7215110B2 (ja) | リードフレームおよび半導体装置 | |
JP2015154042A (ja) | リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法 | |
JP6436202B2 (ja) | リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法 | |
JP6924411B2 (ja) | リードフレームおよび半導体装置の製造方法 | |
JP6428013B2 (ja) | リードフレーム部材およびその製造方法、ならびに半導体装置およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190530 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20200312 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200407 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200608 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20201002 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20201015 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6788825 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |