JP6607441B2 - リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法 - Google Patents
リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP6607441B2 JP6607441B2 JP2015166792A JP2015166792A JP6607441B2 JP 6607441 B2 JP6607441 B2 JP 6607441B2 JP 2015166792 A JP2015166792 A JP 2015166792A JP 2015166792 A JP2015166792 A JP 2015166792A JP 6607441 B2 JP6607441 B2 JP 6607441B2
- Authority
- JP
- Japan
- Prior art keywords
- lead
- terminal portion
- terminal
- lead portion
- die pad
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Description
まず、図1乃至図4により、本実施の形態によるリードフレームの概略について説明する。図1乃至図4は、本実施の形態によるリードフレームを示す図である。
この中央の第1リード部12Aから、支持リード13の長手方向両端部側に向けて、第3リード部12C、第2リード部12Bおよび第1リード部12Aがこの順に繰り返し配列されている。この場合、支持リード13に支持された複数の第1リード部12A、複数の第2リード部12Bおよび複数の第3リード部12Cが、支持リード13の長手方向中央部を中心として線対称に配置されている。具体的には、中央の第1リード部12Aを中心として、その両側のリード部12A、12B、12Cの形状及び配置関係の両方が線対称となっている。これにより、端子部53A、53B、53Cをバランス良く配置することができ、半導体装置20の設計や製造を容易にすることができる。
次に、図5および図6により、本実施の形態による半導体装置について説明する。図5および図6は、本実施の形態による半導体装置(DR−QFN(Dual Row QFN)タイプ)を示す図である。
次に、図1乃至図4に示すリードフレーム10の製造方法について、図7(a)−(f)を用いて説明する。なお、図7(a)−(f)は、リードフレーム10の製造方法を示す断面図(図2に対応する図)である。
次に、図5および図6に示す半導体装置20の製造方法について、図8(a)−(e)を用いて説明する。
このように、端子部53A、53B、53Cを3列に配置することにより、外部の実装基板(図示せず)に接続される外部端子17A、17B、17Cの数(ピン数)を増やすとともに、各外部端子17A、17B、17C間の距離を十分に確保することができる。
次に、図9乃至図17により、本実施の形態によるリードフレームの変形例について説明する。図9乃至図17において、図1乃至図8に示す実施の形態と同一部分には同一の符号を付して、詳細な説明は省略する。
図9は、本実施の形態の変形例(変形例1)を示す部分拡大平面図(図4に対応する図)である。図9において、図1乃至図8に示す実施の形態と異なり、第2端子部53Bの平面形状を楕円形(小判形)としている。この場合、第2端子部53Bの外周のうち、内部領域51B側(ダイパッド11側)と外部領域52B側(支持リード13側)との両方に円弧形状部分が設けられている。また、第3端子部53Cの平面形状は、半円と長方形とを合わせた形状であり、円弧形状部分は、外部領域52C側(支持リード13側)に設けられている。これにより、隣接する端子部53A、53B、53C間の間隔(ピッチ)dを更に拡げることができるので、外部端子17A、17B、17C上の半田が他の外部端子17A、17B、17C上の半田と短絡する不具合(半田ブリッジ)をより確実に防止することができる。
図10は、本実施の形態の変形例(変形例2)を示す部分拡大平面図(図4に対応する図)である。図10において、第2端子部53Bだけでなく、第3端子部53Cの平面形状を楕円形(小判形)とした点が、図9(変形例1)と異なっている。すなわち、第3端子部53Cの外周のうち、内部領域51C側(ダイパッド11側)と外部領域52C側(支持リード13側)との両方に円弧形状部分が設けられている。これにより、図9(変形例1)おける効果に加え、半導体装置20を実装する際、外部端子17Cに付着した溶融半田が内部領域51C側(ダイパッド11側)に流れにくくする効果も得られる。
図11は、本実施の形態の変形例(変形例3)を示す部分拡大平面図(図3に対応する図)である。図11において、ダイパッド11の裏面外周に沿って薄肉部11aが形成されている点が、図1乃至図8に示す実施の形態と異なっている。この場合、薄肉部11aは、ダイパッド11および複数のリード部12A、12B、12Cの外形を形成する際(図7(e)参照)、ハーフエッチングによって形成される。このように、ダイパッド11の裏面外周に沿って薄肉部11aを設けたことにより、ダイパッド11と封止樹脂23との密着性を更に高めることができる。
図12は、本実施の形態の変形例(変形例4)を示す部分拡大平面図(図3に対応する図)である。図12において、ダイパッド11の表面外周に沿って、めっき部26が形成されている(図12の斜線部)。このように、ダイパッド11にめっき部26を形成したことにより、半導体素子21をダイパッド11に固定する際(図8(b))、ダイボンディングペースト又はめっき等の接着剤24がダイパッド11から流れ出る不具合を防止することができる。また、このめっき部26をグランド端子等の端子として用いることもできる。さらに、ダイパッド11の周囲に沿って複数の貫通口11bが形成されている。この貫通口11b内に封止樹脂23(後述)が進入することにより、ダイパッド11と封止樹脂23とを確実に密着させることができる。
図13は、本実施の形態の変形例(変形例5)を示す部分拡大平面図(図3に対応する図)である。図13において、支持リード13の長手方向各端部に設けられた第2リード部12Bおよび第3リード部12Cは、それぞれ内部領域51B、51Cを有している。これらリード部12B、12Cの内部領域51B、51Cは、各単位リードフレーム10aでそれぞれ吊りリード14に直接連結されている。この場合、リード部12B、12Cを例えばグランド端子として用いることができる。なお、支持リード13の長手方向端部に第1リード部12Aを設け、この第1リード部12Aを吊りリード14に連結しても良い。
図14は、本実施の形態の変形例(変形例6)を示す部分拡大平面図(図3に対応する図)である。図14において、ダイパッド11の表面に、ダイボンディングペースト又はめっき等の接着剤24の流れを止める流れ止め凹部11cが形成されている。流れ止め凹部11cは、ダイパッド11の一辺に沿って複数個配置されている。この流れ止め凹部11cは、ハーフエッチングにより表面側から薄肉化されることによって形成されたものである。なお、流れ止め凹部11cの平面形状は、例えばX字状(十字状)のほか、L字状、T字状、円形状、環形状又は多角形状としても良い。このように流れ止め凹部11cを設けたことにより、半導体素子21をダイパッド11に固定する際(図8(b))、接着剤24がダイパッド11から流れ出る不具合を防止することができる。
図15は、本実施の形態の変形例(変形例7)を示す部分拡大平面図(図3に対応する図)である。図15において、図1乃至図8に示す実施の形態と異なり、ダイパッド11と、リード部12A、12B、12Cとの間に、接続バー41が配置されている。この接続バー41は、X方向又はY方向に沿って一直線状に延びており、その長手方向両端部は、それぞれ吊りリード14に連結されている。また接続バー41には、複数の第4端子部18が所定間隔を空けて連結されている。各第4端子部18の表面には、ボンディングワイヤ22が接続される内部端子15が形成され、各第4端子部18の裏面には、外部の実装基板(図示せず)に接続される外部端子17Dが形成されている。この場合、各第4端子部18は、接続バー41に対して外側(支持リード13側)に突出しているが、これに限らず接続バー41に対して内側(ダイパッド11側)に突出していても良い。なお、半導体装置20の製造時に封止樹脂23によって樹脂封止された後(図8(d))、接続バー41の一部又は全部は、裏面側から例えばエッチング又はダイシングにより除去される。これにより、複数の第4端子部18がそれぞれ個別に分離される。このように端子部53A、53B、53C、18を4列に配置することにより、外部端子17A、17B、17C、17Dの数(ピン数)を更に増やすことができる。また、第4端子部18(外部端子17D)を接続バー41とは別途設けるのではなく、接続バー41の一部を除去した後、接続バー41の残部を第4端子部18として用いてもよい。
図16(a)〜(c)は、本実施の形態の変形例(変形例8)を示す部分拡大底面図である。このうち図16(a)は、第1端子部53Aの裏面(外部端子17A)の周囲を示す図であり、図16(b)は、第2端子部53Bの裏面(外部端子17B)の周囲を示す図であり、図16(c)は、第3端子部53Cの裏面(外部端子17C)の周囲を示す図である。図16(a)〜(c)中、網掛けされた領域は、裏面側からハーフエッチングにより薄肉化されている領域を示している。
10a 単位リードフレーム
11 ダイパッド
12A 第1リード部
12B 第2リード部
12C 第3リード部
13 支持リード(支持部材)
14 吊りリード
15 内部端子
17A、17B、17C 外部端子
20 半導体装置
21 半導体素子
22 ボンディングワイヤ(導電部材)
23 封止樹脂
24 接着剤
25 めっき部
51A、51B、51C 内部領域
52B、52C 外部領域
53A 第1端子部
53B 第2端子部
53C 第3端子部
Claims (12)
- 半導体装置用のリードフレームであって、
半導体素子が搭載されるダイパッドと、
前記ダイパッド周囲に設けられ、それぞれ第1端子部を含む複数の第1リード部と、
前記ダイパッド周囲に設けられ、それぞれ第2端子部を含む複数の第2リード部と、
前記ダイパッド周囲に設けられ、それぞれ第3端子部を含む複数の第3リード部とを備え、
前記第1リード部、前記第2リード部および前記第3リード部は、それぞれ支持リードに支持され、
前記第1リード部の前記第1端子部は、前記第2リード部の前記第2端子部よりも外側に位置するとともに、当該第1リード部に隣接する第2リード部の前記第2端子部に対して前記支持リードの長手方向にずれて配置され、
前記第2リード部の前記第2端子部は、前記第3リード部の前記第3端子部よりも外側に位置するとともに、当該第2リード部に隣接する第3リード部の前記第3端子部に対して前記支持リードの長手方向にずれて配置され、
前記第1リード部、前記第2リード部および前記第3リード部は、前記支持リードに沿ってこの順番に繰り返し配置され、
前記第1リード部、前記第2リード部および前記第3リード部は、それぞれ前記第1端子部、前記第2端子部および前記第3端子部から前記ダイパッド側に延びる内部領域を有し、
前記第2リード部および前記第3リード部は、それぞれ前記第2端子部および前記第3端子部から前記支持リード側に延びる外部領域を有し、
前記第1リード部および前記第3リード部は、それぞれ平面から見て前記支持リードに対して垂直な方向に延びる垂直領域と、前記支持リードに対して傾斜して延びる傾斜領域とを有し、
前記第2リード部は、平面から見て前記支持リードに対して垂直な方向に延びる垂直領域を有し、
前記第1リード部、前記第2リード部および前記第3リード部の前記内部領域のうち、前記第1端子部、前記第2端子部または前記第3端子部との連結部分は、それぞれ前記垂直領域となっており、
前記第2リード部および前記第3リード部の前記外部領域のうち、少なくとも前記第2端子部または前記第3端子部との連結部分は、それぞれ前記垂直領域となっており、
前記第1リード部の前記内部領域が、前記支持リードに対して垂直な方向において、前記第2端子部と前記第3端子部との間に前記傾斜領域を有し、
前記第3リード部の前記外部領域が、前記支持リードに対して垂直な方向において、前記第1端子部と前記第2端子部との間に前記傾斜領域を有することを特徴とするリードフレーム。 - 前記第1リード部の前記第1端子部の中心と、当該第1リード部に隣接する第2リード部の前記第2端子部の中心と、当該第2リード部に隣接する第3リード部の前記第3端子部の中心とが一直線上に並んでいることを特徴とする請求項1記載のリードフレーム。
- 前記第1端子部、前記第2端子部および前記第3端子部の外周は、それぞれ平面円弧形状部分を有することを特徴とする請求項1又は2記載のリードフレーム。
- 前記複数の第1リード部、前記複数の第2リード部および前記複数の第3リード部は、前記支持リードの長手方向中央部を中心として線対称に配置されていることを特徴とする請求項1乃至3のいずれか一項記載のリードフレーム。
- 前記ダイパッドは、吊りリードを介して前記支持リードに連結支持されており、前記複数の第1リード部、前記複数の第2リード部および前記複数の第3リード部のうち、前記支持リードの長手方向端部近傍に位置するリード部は、前記吊りリードに連結されていることを特徴とする請求項1乃至4のいずれか一項記載のリードフレーム。
- 前記ダイパッドの表面外周に沿って、めっき部が形成されていることを特徴とする請求項1乃至5のいずれか一項記載のリードフレーム。
- 前記ダイパッドと、前記第1リード部、前記第2リード部および前記第3リード部との間に接続バーが配置され、前記接続バーに、複数の第4端子部が連結されていることを特徴とする請求項1記載のリードフレーム。
- 前記ダイパッドの裏面外周に沿って薄肉部が形成されていることを特徴とする請求項1乃至7のいずれか一項記載のリードフレーム。
- 前記ダイパッドの表面に、前記ダイパッドと前記半導体素子とを固定する接着剤の流れを止める流れ止め凹部が形成されていることを特徴とする請求項1乃至8のいずれか一項記載のリードフレーム。
- 半導体装置であって、
ダイパッドと、
前記ダイパッド周囲に設けられ、それぞれ第1端子部を含む複数の第1リード部と、
前記ダイパッド周囲に設けられ、それぞれ第2端子部を含む複数の第2リード部と、
前記ダイパッド周囲に設けられ、それぞれ第3端子部を含む複数の第3リード部と、
前記ダイパッド上に搭載された半導体素子と、
前記半導体素子と、前記第1リード部、前記第2リード部および前記第3リード部とをそれぞれ電気的に接続する導電部材と、
前記ダイパッドと、前記第1リード部と、前記第2リード部と、前記第3リード部と、前記半導体素子と、前記導電部材とを封止する封止樹脂とを備え、
前記第1リード部の前記第1端子部は、前記第2リード部の前記第2端子部よりも外側に位置するとともに、当該第1リード部に隣接する第2リード部の前記第2端子部に対して前記封止樹脂の周縁方向にずれて配置され、
前記第2リード部の前記第2端子部は、前記第3リード部の前記第3端子部よりも外側に位置するとともに、当該第2リード部に隣接する第3リード部の前記第3端子部に対して前記封止樹脂の周縁方向にずれて配置され、
前記第1リード部、前記第2リード部および前記第3リード部は、前記封止樹脂の周縁に沿ってこの順番に繰り返し配置され、
前記第1リード部、前記第2リード部および前記第3リード部は、それぞれ前記第1端子部、前記第2端子部および前記第3端子部から前記ダイパッド側に延びる内部領域を有し、
前記第2リード部および前記第3リード部は、それぞれ前記第2端子部および前記第3端子部から前記封止樹脂の周縁側に延びる外部領域を有し、
前記第1リード部および前記第3リード部は、それぞれ平面から見て前記封止樹脂の周縁に対して垂直な方向に延びる垂直領域と、前記封止樹脂の周縁に対して傾斜して延びる傾斜領域とを有し、
前記第2リード部は、平面から見て前記封止樹脂の周縁に対して垂直な方向に延びる垂直領域を有し、
前記第1リード部、前記第2リード部および前記第3リード部の前記内部領域のうち、前記第1端子部、前記第2端子部または前記第3端子部との連結部分は、それぞれ前記垂直領域となっており、
前記第2リード部および前記第3リード部の前記外部領域のうち、少なくとも前記第2端子部または前記第3端子部との連結部分は、それぞれ前記垂直領域となっており、
前記第1リード部の前記内部領域が、前記封止樹脂の周縁に対して垂直な方向において、前記第2端子部と前記第3端子部との間に前記傾斜領域を有し、
前記第3リード部の前記外部領域が、前記封止樹脂の周縁に対して垂直な方向において、前記第1端子部と前記第2端子部との間に前記傾斜領域を有することを特徴とする半導体装置。 - 請求項1乃至9のいずれか一項記載のリードフレームの製造方法であって、
金属基板を準備する工程と、
前記金属基板をエッチング加工することにより、前記金属基板に前記ダイパッド、前記複数の第1リード部、前記複数の第2リード部および前記複数の第3リード部を形成する工程とを備えたことを特徴とするリードフレームの製造方法。 - 半導体装置の製造方法であって、
請求項1乃至9のいずれか一項記載のリードフレームを準備する工程と、
前記リードフレームの前記ダイパッド上に前記半導体素子を搭載する工程と、
前記半導体素子と、前記第1リード部、前記第2リード部および前記第3リード部とを導電部材により電気的に接続する工程と、
前記ダイパッドと、前記複数の第1リード部と、前記複数の第2リード部と、前記複数の第3リード部と、前記半導体素子と、前記導電部材とを封止樹脂により封止する工程とを備えたことを特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015166792A JP6607441B2 (ja) | 2014-08-27 | 2015-08-26 | リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014172833 | 2014-08-27 | ||
JP2014172833 | 2014-08-27 | ||
JP2015166792A JP6607441B2 (ja) | 2014-08-27 | 2015-08-26 | リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016048784A JP2016048784A (ja) | 2016-04-07 |
JP6607441B2 true JP6607441B2 (ja) | 2019-11-20 |
Family
ID=55649511
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015166792A Active JP6607441B2 (ja) | 2014-08-27 | 2015-08-26 | リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6607441B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7073637B2 (ja) * | 2017-06-16 | 2022-05-24 | 大日本印刷株式会社 | リードフレームおよび半導体装置 |
JP7215110B2 (ja) * | 2018-11-27 | 2023-01-31 | 大日本印刷株式会社 | リードフレームおよび半導体装置 |
JP7468056B2 (ja) | 2020-03-26 | 2024-04-16 | 大日本印刷株式会社 | リードフレーム及びその製造方法、並びに半導体装置及びその製造方法 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09246447A (ja) * | 1996-03-12 | 1997-09-19 | Hitachi Ltd | 半導体装置及びその製造方法 |
JP3292082B2 (ja) * | 1997-03-10 | 2002-06-17 | 松下電器産業株式会社 | ターミナルランドフレームとそれを用いた樹脂封止型半導体装置の製造方法 |
JP3003653B2 (ja) * | 1997-11-27 | 2000-01-31 | 日本電気株式会社 | ボールグリッドアレイ型半導体装置 |
JP2004214233A (ja) * | 2002-12-26 | 2004-07-29 | Renesas Technology Corp | 半導体装置およびその製造方法 |
JP4533875B2 (ja) * | 2006-09-12 | 2010-09-01 | 株式会社三井ハイテック | 半導体装置およびこの半導体装置に使用するリードフレーム製品並びにこの半導体装置の製造方法 |
JP4531073B2 (ja) * | 2007-03-20 | 2010-08-25 | 三洋電機株式会社 | 半導体装置 |
JP2010010634A (ja) * | 2008-06-30 | 2010-01-14 | Shinko Electric Ind Co Ltd | リードフレーム及び半導体装置の製造方法 |
US20110140253A1 (en) * | 2009-12-14 | 2011-06-16 | National Semiconductor Corporation | Dap ground bond enhancement |
JP2013069741A (ja) * | 2011-09-21 | 2013-04-18 | Renesas Electronics Corp | リードフレーム、半導体装置、リードフレームの製造方法及び半導体装置の製造方法 |
-
2015
- 2015-08-26 JP JP2015166792A patent/JP6607441B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2016048784A (ja) | 2016-04-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4091050B2 (ja) | 半導体装置の製造方法 | |
JP6205816B2 (ja) | リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法 | |
JP6319644B2 (ja) | リードフレームおよびその製造方法、ならびに半導体装置の製造方法 | |
JP6607441B2 (ja) | リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法 | |
JP7174363B2 (ja) | リードフレームおよび半導体装置 | |
CN110943064A (zh) | 引线框架及其制造方法 | |
JP2018022772A (ja) | リードフレーム | |
JP6379448B2 (ja) | リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法 | |
JP6946870B2 (ja) | リードフレーム、半導体装置、および半導体装置の製造方法 | |
JP6465394B2 (ja) | リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法 | |
JP6807050B2 (ja) | リードフレームおよび半導体装置 | |
JP7380750B2 (ja) | リードフレームおよび半導体装置 | |
JP6436202B2 (ja) | リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法 | |
JP2015060876A (ja) | 半導体装置の製造方法 | |
JP2018137315A (ja) | リードフレームおよび半導体装置 | |
JP7064721B2 (ja) | リードフレームおよび半導体装置 | |
JP7061278B2 (ja) | リードフレームおよび半導体装置 | |
JP2018093093A (ja) | リードフレームおよび半導体装置 | |
JP2009231322A (ja) | 半導体装置の製造方法 | |
JP2015154042A (ja) | リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法 | |
JP6807043B2 (ja) | リードフレームおよび半導体装置 | |
JP6967190B2 (ja) | リードフレーム | |
JP2018088461A (ja) | 配線基板および半導体装置 | |
JP6788825B2 (ja) | リードフレームおよび半導体装置 | |
JP6428013B2 (ja) | リードフレーム部材およびその製造方法、ならびに半導体装置およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180625 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20190221 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190226 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190426 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190927 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20191010 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6607441 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |