JP4533875B2 - 半導体装置およびこの半導体装置に使用するリードフレーム製品並びにこの半導体装置の製造方法 - Google Patents
半導体装置およびこの半導体装置に使用するリードフレーム製品並びにこの半導体装置の製造方法 Download PDFInfo
- Publication number
- JP4533875B2 JP4533875B2 JP2006246990A JP2006246990A JP4533875B2 JP 4533875 B2 JP4533875 B2 JP 4533875B2 JP 2006246990 A JP2006246990 A JP 2006246990A JP 2006246990 A JP2006246990 A JP 2006246990A JP 4533875 B2 JP4533875 B2 JP 4533875B2
- Authority
- JP
- Japan
- Prior art keywords
- terminals
- terminal
- lead frame
- group
- semiconductor element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 348
- 238000004519 manufacturing process Methods 0.000 title claims description 57
- 238000000034 method Methods 0.000 title claims description 50
- 239000004020 conductor Substances 0.000 claims abstract description 102
- 229910000510 noble metal Inorganic materials 0.000 claims abstract description 78
- 238000007789 sealing Methods 0.000 claims abstract description 33
- 239000011347 resin Substances 0.000 claims abstract description 21
- 229920005989 resin Polymers 0.000 claims abstract description 21
- 239000000463 material Substances 0.000 claims description 98
- 238000007747 plating Methods 0.000 claims description 88
- 238000005530 etching Methods 0.000 claims description 53
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 claims description 12
- 238000005304 joining Methods 0.000 claims description 12
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 10
- 229910052737 gold Inorganic materials 0.000 claims description 10
- 239000010931 gold Substances 0.000 claims description 10
- 229910052709 silver Inorganic materials 0.000 claims description 9
- 239000004332 silver Substances 0.000 claims description 9
- 229910052763 palladium Inorganic materials 0.000 claims description 6
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 claims description 4
- 239000010970 precious metal Substances 0.000 claims description 4
- 238000009792 diffusion process Methods 0.000 claims description 3
- 230000008878 coupling Effects 0.000 abstract 1
- 238000010168 coupling process Methods 0.000 abstract 1
- 238000005859 coupling reaction Methods 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 61
- 239000012790 adhesive layer Substances 0.000 description 4
- 239000000758 substrate Substances 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 238000003491 array Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
- H01L21/4828—Etching
- H01L21/4832—Etching a temporary substrate after encapsulation process to form leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49537—Plurality of lead frames mounted in one device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49541—Geometry of the lead-frame
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
- H01L23/49582—Metallic layers on lead frames
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
- H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/68377—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support with parts of the auxiliary support remaining in the finished device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
- H01L2224/29199—Material of the matrix
- H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
- H01L2224/29298—Fillers
- H01L2224/29299—Base material
- H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/494—Connecting portions
- H01L2224/4943—Connecting portions the connecting portions being staggered
- H01L2224/49433—Connecting portions the connecting portions being staggered outside the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
- H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
- H01L2224/83851—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester being an anisotropic conductive adhesive
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/85001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector involving a temporary auxiliary member not forming part of the bonding apparatus, e.g. removable or sacrificial coating, film or substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
- H01L2224/85399—Material
- H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/85439—Silver (Ag) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
- H01L2224/85399—Material
- H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/85444—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
- H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
- H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
- H01L2225/1029—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being a lead frame
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01028—Nickel [Ni]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01046—Palladium [Pd]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01047—Silver [Ag]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/06—Polymers
- H01L2924/078—Adhesive characteristics other than chemical
- H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
- H01L2924/1815—Shape
- H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
- H01L2924/18165—Exposing the passive side of the semiconductor or solid-state body of a wire bonded chip
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19043—Component type being a resistor
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Lead Frames For Integrated Circuits (AREA)
Description
また、半導体装置の上下に設けられた外部端子を、インナーリード先端より離れた部分に突起部を形成し、その表面をモールド部の表面に露出させてモールド部の表面上に形成した導体パターンと導通させることにより、上に電子部品や抵抗、ピン数の異なる半導体装置等を自由に積み重ねて高密度実装化が実現できる樹脂封止型半導体装置(例えば、特許文献2参照)が知られている。
レジスト膜で表裏面が被覆されたリードフレーム材に、前記半導体素子が搭載される素子搭載部、前記裏内側端子の群、前記裏外側端子の群、およびこれらを囲む外枠を有するリードフレームパターンの露光処理を行い更に現像処理を行って、前記表裏のレジスト膜に前記リードフレームパターンを形成する第1工程と、
前記リードフレームパターンが形成された前記リードフレーム材の表裏に貴金属めっき層を形成する第2工程と、
前記レジスト膜を除去して前記リードフレーム材の裏面にカバーテープを貼り、表側に形成された前記貴金属めっき層を耐エッチング膜として表面側から該リードフレーム材に所定深さのエッチング処理を行い、前記外枠の一部または全部と、前記素子搭載部、前記裏内側端子の群および前記裏外側端子の群の上面側を突出させる第3工程と、
前記カバーテープを除去した前記リードフレーム材のそれぞれの前記裏外側端子の上に、第2の外枠にサポートリードを介して連結され、前記連結導体となる1枚または積層された2枚以上の導体板を載せ、更にその上に第3の外枠に別のサポートリードを介して連結された前記表外側端子を載置し、これをそれぞれ接合する第4工程と、
前記半導体素子を前記素子搭載部に搭載する第5工程と、
前記半導体素子の前記各電極パッドと対応する前記裏内側端子のワイヤボンディングを行う第6工程と、
前記半導体素子および前記ボンディングワイヤと、前記各裏内側端子、前記各裏外側端子および前記各表外側端子の外部接続端子部を除く部分とを樹脂封止する第7工程と、
前記リードフレーム材の裏面側に形成された前記貴金属めっき層を耐エッチング膜として第2のエッチング処理を行い、前記素子搭載部、前記裏内側端子、前記裏外側端子および前記外枠を連結している連結部材を除去し、これらを独立させる第8工程とを有する。
レジスト膜で表裏面が被覆されたリードフレーム材に、前記裏内側端子の群、前記裏外側端子の群、およびこれらを囲む外枠を有するリードフレームパターンの露光処理を行い更に現像処理を行って、前記表裏のレジスト膜に前記リードフレームパターンを形成する第1工程と、
前記リードフレームパターンが形成された前記リードフレーム材の表裏に貴金属めっき層を形成する第2工程と、
前記レジスト膜を除去して前記リードフレーム材の裏面にカバーテープを貼り、表側に形成された前記貴金属めっき層を耐エッチング膜として表面側から該リードフレーム材に所定深さのエッチング処理を行い、前記外枠の一部または全部と、前記裏内側端子の群および前記裏外側端子の群の上面側を突出させる第3工程と、
前記カバーテープを除去した前記リードフレーム材のそれぞれの前記裏外側端子の上に、第2の外枠にサポートリードを介して連結され、前記連結導体となる1枚または積層された2枚以上の導体板を載せ、更にその上に第3の外枠に別のサポートリードを介して連結された前記表外側端子を載置し、これをそれぞれ接合する第4工程と、
前記半導体素子を前記リードフレーム材の中央の素子搭載領域に搭載する第5工程と、
前記半導体素子の前記各電極パッドと対応する前記裏内側端子のワイヤボンディングを行う第6工程と、
前記半導体素子および前記ボンディングワイヤと、前記各裏内側端子、前記各裏外側端子および前記各表外側端子の外部接続端子部を除く部分とを樹脂封止する第7工程と、
前記リードフレーム材の裏面側に形成された前記貴金属めっき層を耐エッチング膜として第2のエッチング処理を行い、前記裏内側端子、前記裏外側端子および前記外枠を連結し、前記半導体素子の裏面側を覆っている連結部材を除去し、前記裏内側端子、前記裏外側端子および前記外枠を独立させる第8工程とを有する。
レジスト膜で表裏面が被覆されたリードフレーム材に、前記半導体素子が搭載される素子搭載部、前記裏内側端子の群、前記裏外側端子の群、およびこれらを囲む外枠を有するリードフレームパターンの露光処理を行い更に現像処理を行って、前記表裏のレジスト膜に前記リードフレームパターンを形成する第1工程と、
前記リードフレームパターンが形成された前記リードフレーム材の表裏に貴金属めっき層を形成する第2工程と、
前記レジスト膜を除去して前記リードフレーム材の裏面にカバーテープを貼り、表側に形成された前記貴金属めっき層を耐エッチング膜として表面側から該リードフレーム材に所定深さのエッチング処理を行い、前記外枠の一部または全部と、前記素子搭載部、前記裏内側端子の群および前記裏外側端子の群の上面側を突出させる第3工程と、
前記半導体素子を前記素子搭載部に搭載する第4工程と、
前記半導体素子の前記各電極パッドと対応する前記裏内側端子および前記裏外側端子とのワイヤボンディングを行う第5工程と、
前記第4工程、前記第5工程または本工程で、前記カバーテープを除去した前記リードフレーム材のそれぞれの前記裏外側端子の上に、第2の外枠にサポートリードを介して連結され、前記連結導体となる1枚または積層された2枚以上の導体板を載せ、更にその上に第3の外枠に別のサポートリードを介して連結された前記表外側端子を載置し、これをそれぞれ接合する第6工程と、
前記半導体素子および前記ボンディングワイヤと、前記各裏内側端子、前記各裏外側端子および前記各表外側端子の外部接続端子部を除く部分とを樹脂封止する第7工程と、
前記リードフレーム材の裏面側に形成された前記貴金属めっき層を耐エッチング膜として第2のエッチング処理を行い、前記素子搭載部、前記裏内側端子、前記裏外側端子および前記外枠を連結している連結部材を除去し、これらを独立させる第8工程とを有する。
レジスト膜で表裏面が被覆されたリードフレーム材に、前記裏内側端子の群、前記裏外側端子の群、およびこれらを囲む外枠を有するリードフレームパターンの露光処理を行い更に現像処理を行って、前記表裏のレジスト膜に前記リードフレームパターンを形成する第1工程と、
前記リードフレームパターンが形成された前記リードフレーム材の表裏に貴金属めっき層を形成する第2工程と、
前記レジスト膜を除去して前記リードフレーム材の裏面にカバーテープを貼り、表側に形成された前記貴金属めっき層を耐エッチング膜として表面側から該リードフレーム材に所定深さのエッチング処理を行い、前記外枠の一部または全部と、前記裏内側端子の群および前記裏外側端子の群の上面側を突出させる第3工程と、
前記半導体素子を前記リードフレーム材の中央の素子搭載領域に搭載する第4工程と、
前記半導体素子の前記各電極パッドと対応する前記裏内側端子および前記裏外側端子との間のワイヤボンディングを行う第5工程と、
前記第4工程、前記第5工程または本工程で前記カバーテープを除去した前記リードフレーム材のそれぞれの前記裏外側端子の上に、第2の外枠にサポートリードを介して連結され、前記連結導体となる1枚または積層された2枚以上の導体板を載せ、更にその上に第3の外枠に別のサポートリードを介して連結された前記表外側端子を載置し、これをそれぞれ接合する第6工程と、
前記半導体素子および前記ボンディングワイヤと、前記各裏内側端子、前記各裏外側端子および前記各表外側端子の外部接続端子部を除く部分とを樹脂封止する第7工程と、
前記リードフレーム材の裏面側に形成された前記貴金属めっき層を耐エッチング膜として第2のエッチング処理を行い、前記裏内側端子、前記裏外側端子および前記外枠を連結し、前記半導体素子の裏面側を覆っている連結部材を除去し、前記裏内側端子、前記裏外側端子および前記外枠を独立させる第8工程とを有する。
レジスト膜で表裏面が被覆されたリードフレーム材に、前記半導体素子が搭載される素子搭載部、前記裏内側端子の群、前記裏外側端子の群、およびこれらを囲む外枠を有するリードフレームパターンの露光処理を行い更に現像処理を行って、前記表裏のレジスト膜に前記リードフレームパターンを形成する第1工程と、
前記リードフレームパターンが形成された前記リードフレーム材の表裏に貴金属めっき層を形成する第2工程と、
前記レジスト膜を除去して前記リードフレーム材の裏面にカバーテープを貼り、表側に形成された前記貴金属めっき層を耐エッチング膜として表面側から該リードフレーム材に所定深さのエッチング処理を行い、前記外枠の一部または全部と、前記素子搭載部、前記裏内側端子の群および前記裏外側端子の群の上面側を突出させる第3工程と、
前記半導体素子を前記素子搭載部に搭載する第4工程と、
前記半導体素子の前記各電極パッドと対応する前記裏内側端子および前記裏外側端子のボンディングワイヤ接続領域との間のワイヤボンディングを行う第5工程と、
前記第4工程、前記第5工程または本工程で、前記カバーテープを除去した前記リードフレーム材のそれぞれの前記裏外側端子の前記ボンディングワイヤ接続領域を除く部分の上に、第2の外枠にサポートリードを介して連結され、前記連結導体となる1枚または積層された2枚以上の導体板を載せ、更にその上に第3の外枠に別のサポートリードを介して連結された前記表外側端子を載置し、これをそれぞれ接合する第6工程と、
前記半導体素子および全ての前記ボンディングワイヤと、前記各裏内側端子、前記各裏外側端子および前記各表外側端子の外部接続端子部を除く部分とを樹脂封止する第7工程と、
前記リードフレーム材の裏面側に形成された前記貴金属めっき層を耐エッチング膜として第2のエッチング処理を行い、前記素子搭載部、前記裏内側端子、前記裏外側端子および前記外枠を連結している連結部材を除去し、前記裏内側端子、前記裏外側端子および前記外枠を独立させる第8工程とを有する。
レジスト膜で表裏面が被覆されたリードフレーム材に、前記裏内側端子の群、前記裏外側端子の群、およびこれらを囲む外枠を有するリードフレームパターンの露光処理を行い更に現像処理を行って、前記表裏のレジスト膜に前記リードフレームパターンを形成する第1工程と、
前記リードフレームパターンが形成された前記リードフレーム材の表裏に貴金属めっき層を形成する第2工程と、
前記レジスト膜を除去して前記リードフレーム材の裏面にカバーテープを貼り、表側に形成された前記貴金属めっき層を耐エッチング膜として表面側から該リードフレーム材に所定深さのエッチング処理を行い、前記外枠の一部または全部と、前記裏内側端子の群および前記裏外側端子の群の上面側を突出させる第3工程と、
前記半導体素子を前記リードフレーム材の中央の素子搭載領域に搭載する第4工程と、
前記半導体素子の前記各電極パッドと対応する前記裏内側端子および前記裏外側端子のボンディングワイヤ接続領域との間のワイヤボンディングを行う第5工程と、
前記第4工程、前記第5工程または本工程で、前記カバーテープを除去した前記リードフレーム材のそれぞれの前記裏外側端子の前記ボンディングワイヤ接続領域を除く部分の上に、第2の外枠にサポートリードを介して連結され、前記連結導体となる1枚または積層された2枚以上の導体板を載せ、更にその上に第3の外枠に別のサポートリードを介して連結された前記表外側端子を載置し、これをそれぞれ接合する第6工程と、
前記半導体素子および全ての前記ボンディングワイヤと、前記各裏内側端子、前記各裏外側端子および前記各表外側端子の外部接続端子部を除く部分とを樹脂封止する第7工程と、
前記リードフレーム材の裏面側に形成された前記貴金属めっき層を耐エッチング膜として第2のエッチング処理を行い、前記裏内側端子、前記裏外側端子および前記外枠を連結し、前記半導体素子の裏面側を覆っている連結部材を除去し、前記裏内側端子、前記裏外側端子および前記外枠を独立させる第8工程とを有する。
第7および第8の発明に係る半導体装置の製造方法の第7工程において、全てのボンディングワイヤとは、半導体素子の電極パッドと裏内側端子を連結するボンディングワイヤの他、半導体素子の電極パッドと裏外側端子を連結する別のボンディングワイヤを含む。
そして、上下の半導体装置の端子間の配線の引回しがないため、端子間のファインピッチ化も容易に達成できる。また、例えば、メモリー、CPU等の複数の機能を有する半導体装置を用いて、三次元的な(高密度の)システム実装を容易に達成することが可能になる。更に、市販のパッケージ品も搭載可能なため、多くのアプリケーションに適用できる。
請求項2記載の半導体装置においては、上下に配置する半導体装置の半導体素子同士を電気的に接続することができ、半導体素子同士を直接連携させて機能させることができる。
請求項3、4記載の半導体装置、請求項9〜12記載のリードフレーム製品においては、裏外側端子および表外側端子の形態の多様化を図ることができ、モジュール形態および形状に対応して半導体装置の積層化が可能になる。
請求項5、6記載の半導体装置、請求項8記載のリードフレーム製品においては、半導体素子から熱を効率的に放熱することができる。
請求項11記載のリードフレーム製品においては、裏外側端子同士が形成時に連結され、請求項16記載の半導体装置の製造方法においては、裏外側端子と裏内側端子が形成時に連結されるので、リードフレームを積層することで高密度のシステム実装を達成できるとともに、システムの多様化にも対応できる。更に、リードフレーム形態のモジュール化も可能になる。
請求項13記載のリードフレーム製品においては、外枠を利用して同時に多数のリードフレーム製品を処理(搬送、貴金属めっき、積層)することができ、半導体装置を効率的に製造することができる。
請求項21記載の半導体装置の製造方法においては、リードフレーム材に形成した貴金属めっき層をそのまま裏内側端子、裏外側端子の外部接続端子部として利用することができる。
ここで、図1は本発明の第1の実施の形態に係る半導体装置の断面図、図2は同半導体装置の使用状態を示す断面図、図3(A)〜(H)は同半導体装置の製造方法の工程説明図、図4は同半導体装置に使用するリードフレーム製品に半導体素子を搭載してワイヤボンディングを行なった際の状態を示す部分平面図、図5は本発明の第2の実施の形態に係る半導体装置の断面図、図6(A)〜(H)は同半導体装置の製造方法の工程説明図、図7は本発明の第3の実施の形態に係る半導体装置の断面図、図8(A)〜(H)は同半導体装置の製造方法の工程説明図、図9は同半導体装置に使用するリードフレーム製品に半導体素子を搭載してワイヤボンディングを行なった際の状態を示す部分平面図、図10は本発明の第4の実施の形態に係る半導体装置の断面図、図11は本発明の第5の実施の形態に係る半導体装置の断面図、図12は同半導体装置に使用するリードフレーム製品に半導体素子を搭載してワイヤボンディングを行なった際の状態を示す部分平面図、図13は本発明の第6の実施の形態に係る半導体装置の断面図、図14は同半導体装置に使用するリードフレーム製品に半導体素子を搭載してワイヤボンディングを行なった際の状態を示す部分平面図である。
レジスト膜27で表裏面が被覆されたリードフレーム材28に、半導体素子12が搭載される素子搭載部11、裏内側端子14の群、裏外側端子15の群、およびこれらを囲む外枠(図示せず)、各裏内側端子14および各裏外側端子15と外枠を連結するリード(図示せず)を有するリードフレームパターンの露光処理を行い更に現像処理を行って、図3(A)に示すような、表裏のレジスト膜27にリードフレームパターンを形成する(第1工程)。そして、図3(B)に示すように、リードフレームパターンが形成されたリードフレーム材28の表裏に、所定の下地めっきを行って、銀または金から選択された一種類の貴金属めっき層19、19aを形成する(第2工程)。貴金属めっき層19、19aを形成することにより、リードフレーム材28に銅を使用する場合のボンダビリティの維持を図ることができる。
ここで、導体板16は、レジスト膜で表裏面が被覆されたリードフレーム材に、導体板16の群、およびこれらを囲む第2の外枠、各導体板16と第2の外枠を連結するサポートリード32を有するリードフレームパターンを形成し、リードフレームパターンが形成されたリードフレーム材の表裏に所定の下地めっきを行ってからエッチング処理を行ない、次いで、表裏面に銀、金、パラジウムから選択された一種類の貴金属からなる貴金属めっき層を形成することにより作製する。同様に、表外側端子17は、レジスト膜で表裏面が被覆されたリードフレーム材に、表外側端子17の群、およびこれらを囲む第3の外枠33、各表外側端子17と第3の外枠33を連結するサポートリード34を有するリードフレームパターンを形成し、リードフレームパターンが形成されたリードフレーム材の表裏に所定の下地めっきを行ってからエッチング処理を行ない、次いで、表裏面に銀、金、パラジウムから選択された一種類の貴金属からなる貴金属めっき層(表面の貴金属めっき層19bが端子面となる)を形成することにより作製する。また、裏外側端子15と導体板16の接合、導体板16と表外側端子17との接合は、それぞれの接触面に形成された貴金属めっき層を介して、表外側端子17の上面に荷重を加え所定の温度(例えば、200〜250℃)に加熱する拡散接合により行なう。
これによって、中央に予めエッチング除去されて配置される素子搭載領域部37と、その周囲にエリアアレイ状に配置された裏内側端子14の群と、裏内側端子14の群の周囲にエリアアレイ状に配列された裏外側端子15の群と、各裏外側端子15の直上に導体板16を介して載置される表外側端子17の群と、裏内側端子14の群および裏外側端子15の群の下部位に一体となって連結するとともに素子搭載領域37を構成する連結部材38とを有し、裏外側端子15のそれぞれが対応する表外側端子17に接続されている半導体装置36に使用するリードフレーム製品38aが形成される。そして、このリードフレーム製品38aでは、素子搭載領域37の裏面側は露出して連結部材38の第2のエッチング処理時に除去される。
図8(D)に示すように、第4工程では、半導体素子12を素子搭載部11に導電性接着剤層20を介して搭載する。図8(E)に示すように、第5工程では、半導体素子12の各電極パッドと対応する裏内側端子14とをボンディングワイヤ13で接続するとともに、半導体素子12の各電極パッドと対応する裏外側端子15のボンディングワイヤ接続領域42とをボンディングワイヤ40で接続する。
なお、カバーテープ29の除去は、第4工程で行なったが、第5工程または第6工程で行なってもよい。
なお、半導体装置44の製造方法の第1工程で形成するリードフレームパターンは、半導体素子12が搭載される素子搭載部11、裏内側端子14の群、裏外側端子15の群、対応する裏内側端子14と裏外側端子15を連結するリード45、およびこれらを囲む外枠、各裏内側端子14および各裏外側端子15と外枠を連結するリードを有するリードフレームパターンとなる。
例えば、第3〜第6の実施の形態では、半導体素子を素子搭載部に搭載したが、素子搭載部を設けず、半導体素子の底面を露出させるようにしてもよい。具体的には、第1工程で、リードフレーム材の表裏面をレジスト膜で被覆して、裏内側端子の群、裏外側端子の群、およびこれらを囲む外枠、各裏内側端子および各裏外側端子と外枠を連結するリードを有するリードフレームパターンを形成し、第3工程で、レジスト膜を除去してリードフレーム材の裏面にカバーテープを貼り、表側に形成された貴金属めっき層を耐エッチング膜として表面側からリードフレーム材に所定深さの第1のエッチング処理を行い、外枠の全部と、裏内側端子の群および裏外側端子の群の上面側を突出させるとともに、リードフレーム材の中央に素子搭載領域を形成する。これによって、中央に第2のエッチング処理時に除去される素子搭載領域を形成することができ、素子搭載領域に半導体素子を搭載して、第2のエッチング処理で連結部材を除去することにより、半導体素子の底面が露出し、半導体素子からの発熱を効率的に外部に放出することができる半導体装置を製造できる。
更に、第3、第4の実施に形態では、裏外側端子の個数を半導体素子とのワイヤボンディングに必要な個数だけ設けたが、ワイヤボンディングに必要な個数を超えて裏外側端子を形成することもできる。これによって、半導体装置内に搭載された半導体素子とは独立した配線を設けることができ、半導体装置を介して別の半導体装置同士を電気的に接続することができる。
なお、本実施の形態では、リードフレーム材の上に2枚の導体板を積層して3層構造としたが、リードフレーム材の上に導体板を3枚以上積層して4層構造以上とすることも、リードフレーム材の上に導体板を1枚積層して2層構造とすることもできる。
Claims (21)
- (1)内部に配置された半導体素子と、(2)該半導体素子の各電極パッドの一部または全部にそれぞれボンディングワイヤを介して連結され底面内側に露出してエリアアレイ状に配置された裏内側端子の群と、(3)該裏内側端子の群の外側に並んで形成された裏外側端子の群と、(4)前記裏外側端子の直上にあって表面から露出しそれぞれが直下の該裏外側端子に1枚または積層された2枚以上の導体板からなる連結導体を介して電気的に連結された表外側端子の群と、(5)前記半導体素子および前記ボンディングワイヤと、前記各裏内側端子、前記各裏外側端子および前記各表外側端子の非露出部分を封止する封止樹脂とを有し、前記裏内側端子の表裏面、前記裏外側端子の表裏面、前記表外側端子の表裏面、および前記連結導体の表裏面には貴金属めっき層がそれぞれ形成されて、前記表外側端子、前記連結導体および前記裏外側端子は拡散接合され、一層当たりの前記連結導体の数は、前記表外側端子の数と同じであることを特徴とする半導体装置。
- 請求項1記載の半導体装置において、前記電極パッドの一部が前記裏内側端子に接続され、残りの前記電極パッドは別のボンディングワイヤを介して、前記裏外側端子に連結されていることを特徴とする半導体装置。
- 請求項2記載の半導体装置において、前記別のボンディングワイヤが接続される前記裏外側端子は前記連結導体が接続される領域とは別に、前記別のボンディングワイヤが連結されるボンディングワイヤ接続領域を備えていることを特徴とする半導体装置。
- 請求項2記載の半導体装置において、前記別のボンディングワイヤが接続される前記裏外側端子には前記連結導体が接続される領域と同一の領域に前記別のボンディングワイヤが連結されることを特徴とする半導体装置。
- 請求項1〜4のいずれか1項に記載の半導体装置において、前記半導体素子の底部に素子搭載部を有し、その裏面側は貴金属めっき層が形成されていることを特徴とする半導体装置。
- 請求項1〜4のいずれか1に記載の半導体装置において、前記半導体素子の底部には素子搭載部が設けられておらず、該半導体素子の底面が露出していることを特徴とする半導体装置。
- 請求項1記載の半導体装置に使用するリードフレーム製品であって、素子搭載部と、その周囲にエリアアレイ状に配置された前記裏内側端子の群と、該裏内側端子の群の周囲に配列された前記裏外側端子の群と、該各裏外側端子の直上に前記連結導体を介して載置される前記表外側端子の群と、前記素子搭載部、前記裏内側端子の群、および前記裏外側端子の群の下部位に一体となって連結し、裏面側が露出して最終的にエッチング処理によって除去可能な連結部材とを有することを特徴とするリードフレーム製品。
- 請求項7記載のリードフレーム製品において、下部位を除く前記素子搭載部は予めエッチング除去されて、素子搭載領域を形成するとともに、該素子搭載領域の裏面側は露出して前記連結部材のエッチング処理時に除去されることを特徴とするリードフレーム製品。
- 請求項7または8記載のリードフレーム製品において、前記裏外側端子は複数列のエリアアレイ状に配置され、最外側の列の前記裏外側端子のみがそれぞれ対応する前記表外側端子に接続されていることを特徴とするリードフレーム製品。
- 請求項7または8記載のリードフレーム製品において、前記裏外側端子は複数列のエリアアレイ状に配置され、前記裏外側端子のそれぞれが対応する前記表外側端子に接続されていることを特徴とするリードフレーム製品。
- 請求項9記載のリードフレーム製品において、最外側の列を除く前記裏外側端子には別のボンディングワイヤが連結されるボンディングワイヤ接続領域が形成され、更に、該ボンディングワイヤ接続領域が形成された裏外側端子はそれぞれ対応する最外側の列にある前記裏外側端子とリードを介して連結されていることを特徴とするリードフレーム製品。
- 請求項7または8記載のリードフレーム製品において、前記裏外側端子の一部または全部には前記連結導体が接続される領域の他に、別のボンディングワイヤが連結されるボンディングワイヤ接続領域を備えていることを特徴とするリードフレーム製品。
- 請求項7〜12のいずれか1項に記載のリードフレーム製品において、外側には最終的には分離される外枠を有しているリードフレーム製品。
- (1)内部に配置された半導体素子と、(2)該半導体素子の各電極パッドの一部または全部にそれぞれボンディングワイヤを介して連結され底面内側に露出してエリアアレイ状に配置された裏内側端子の群と、(3)該裏内側端子の群の外側に並んで形成された裏外側端子の群と、(4)前記裏外側端子の直上にあって表面から露出しそれぞれが直下の該裏外側端子に連結導体を介して電気的に連結された表外側端子の群と、(5)前記半導体素子および前記ボンディングワイヤと、前記各裏内側端子、前記各裏外側端子および前記各表外側端子の非露出部分を封止する封止樹脂とを有し、少なくとも前記裏内側端子、前記裏外側端子および前記表外側端子のそれぞれの端子面には貴金属めっき層が形成されている半導体装置の製造方法であって、
レジスト膜で表裏面が被覆されたリードフレーム材に、前記半導体素子が搭載される素子搭載部、前記裏内側端子の群、前記裏外側端子の群、およびこれらを囲む外枠を有するリードフレームパターンの露光処理を行い更に現像処理を行って、前記表裏のレジスト膜に前記リードフレームパターンを形成する第1工程と、
前記リードフレームパターンが形成された前記リードフレーム材の表裏に貴金属めっき層を形成する第2工程と、
前記レジスト膜を除去して前記リードフレーム材の裏面にカバーテープを貼り、表側に形成された前記貴金属めっき層を耐エッチング膜として表面側から該リードフレーム材に所定深さのエッチング処理を行い、前記外枠の一部または全部と、前記素子搭載部、前記裏内側端子の群および前記裏外側端子の群の上面側を突出させる第3工程と、
前記カバーテープを除去した前記リードフレーム材のそれぞれの前記裏外側端子の上に、第2の外枠にサポートリードを介して連結され、前記連結導体となる1枚または積層された2枚以上の導体板を載せ、更にその上に第3の外枠に別のサポートリードを介して連結された前記表外側端子を載置し、これをそれぞれ接合する第4工程と、
前記半導体素子を前記素子搭載部に搭載する第5工程と、
前記半導体素子の前記各電極パッドと対応する前記裏内側端子のワイヤボンディングを行う第6工程と、
前記半導体素子および前記ボンディングワイヤと、前記各裏内側端子、前記各裏外側端子および前記各表外側端子の外部接続端子部を除く部分とを樹脂封止する第7工程と、
前記リードフレーム材の裏面側に形成された前記貴金属めっき層を耐エッチング膜として第2のエッチング処理を行い、前記素子搭載部、前記裏内側端子、前記裏外側端子および前記外枠を連結している連結部材を除去し、これらを独立させる第8工程とを有することを特徴とする半導体装置の製造方法。 - (1)内部に配置された半導体素子と、(2)該半導体素子の各電極パッドの一部または全部にそれぞれボンディングワイヤを介して連結され底面内側に露出してエリアアレイ状に配置された裏内側端子の群と、(3)該裏内側端子の群の外側に並んで形成された裏外側端子の群と、(4)前記裏外側端子の直上にあって表面から露出しそれぞれが直下の該裏外側端子に連結導体を介して電気的に連結された表外側端子の群と、(5)前記半導体素子および前記ボンディングワイヤと、前記各裏内側端子、前記各裏外側端子および前記各表外側端子の非露出部分を封止する封止樹脂とを有し、少なくとも前記裏内側端子、前記裏外側端子および前記表外側端子のそれぞれの端子面には貴金属めっき層が形成されている半導体装置の製造方法であって、
レジスト膜で表裏面が被覆されたリードフレーム材に、前記裏内側端子の群、前記裏外側端子の群、およびこれらを囲む外枠を有するリードフレームパターンの露光処理を行い更に現像処理を行って、前記表裏のレジスト膜に前記リードフレームパターンを形成する第1工程と、
前記リードフレームパターンが形成された前記リードフレーム材の表裏に貴金属めっき層を形成する第2工程と、
前記レジスト膜を除去して前記リードフレーム材の裏面にカバーテープを貼り、表側に形成された前記貴金属めっき層を耐エッチング膜として表面側から該リードフレーム材に所定深さのエッチング処理を行い、前記外枠の一部または全部と、前記裏内側端子の群および前記裏外側端子の群の上面側を突出させる第3工程と、
前記カバーテープを除去した前記リードフレーム材のそれぞれの前記裏外側端子の上に、第2の外枠にサポートリードを介して連結され、前記連結導体となる1枚または積層された2枚以上の導体板を載せ、更にその上に第3の外枠に別のサポートリードを介して連結された前記表外側端子を載置し、これをそれぞれ接合する第4工程と、
前記半導体素子を前記リードフレーム材の中央の素子搭載領域に搭載する第5工程と、
前記半導体素子の前記各電極パッドと対応する前記裏内側端子のワイヤボンディングを行う第6工程と、
前記半導体素子および前記ボンディングワイヤと、前記各裏内側端子、前記各裏外側端子および前記各表外側端子の外部接続端子部を除く部分とを樹脂封止する第7工程と、
前記リードフレーム材の裏面側に形成された前記貴金属めっき層を耐エッチング膜として第2のエッチング処理を行い、前記裏内側端子、前記裏外側端子および前記外枠を連結し、前記半導体素子の裏面側を覆っている連結部材を除去し、前記裏内側端子、前記裏外側端子および前記外枠を独立させる第8工程とを有することを特徴とする半導体装置の製造方法。 - 請求項14または15記載の半導体装置の製造方法において、前記裏外側端子は複数列並べて前記裏内側端子の外側に配置され、しかも、外側列に並べて配置された前記裏内側端子のそれぞれの一部または全部が、内側列に並べて配置されている前記裏外側端子とリードを介して連結されていることを特徴とする半導体装置の製造方法。
- (1)内部に配置された半導体素子と、(2)該半導体素子の各電極パッドの一部または全部にそれぞれボンディングワイヤを介して連結され底面内側に露出してエリアアレイ状に配置された裏内側端子の群と、(3)該裏内側端子の群の外側に並んで形成された裏外側端子の群と、(4)前記裏外側端子の直上にあって表面から露出しそれぞれが直下の該裏外側端子に連結導体を介して電気的に連結された表外側端子の群と、(5)前記半導体素子および前記ボンディングワイヤと、前記各裏内側端子、前記各裏外側端子および前記各表外側端子の非露出部分を封止する封止樹脂とを有し、少なくとも前記裏内側端子、前記裏外側端子および前記表外側端子のそれぞれの端子面には貴金属めっき層が形成されている半導体装置の製造方法であって、
レジスト膜で表裏面が被覆されたリードフレーム材に、前記半導体素子が搭載される素子搭載部、前記裏内側端子の群、前記裏外側端子の群、およびこれらを囲む外枠を有するリードフレームパターンの露光処理を行い更に現像処理を行って、前記表裏のレジスト膜に前記リードフレームパターンを形成する第1工程と、
前記リードフレームパターンが形成された前記リードフレーム材の表裏に貴金属めっき層を形成する第2工程と、
前記レジスト膜を除去して前記リードフレーム材の裏面にカバーテープを貼り、表側に形成された前記貴金属めっき層を耐エッチング膜として表面側から該リードフレーム材に所定深さのエッチング処理を行い、前記外枠の一部または全部と、前記素子搭載部、前記裏内側端子の群および前記裏外側端子の群の上面側を突出させる第3工程と、
前記半導体素子を前記素子搭載部に搭載する第4工程と、
前記半導体素子の前記各電極パッドと対応する前記裏内側端子および前記裏外側端子とのワイヤボンディングを行う第5工程と、
前記第4工程、前記第5工程または本工程で、前記カバーテープを除去した前記リードフレーム材のそれぞれの前記裏外側端子の上に、第2の外枠にサポートリードを介して連結され、前記連結導体となる1枚または積層された2枚以上の導体板を載せ、更にその上に第3の外枠に別のサポートリードを介して連結された前記表外側端子を載置し、これをそれぞれ接合する第6工程と、
前記半導体素子および前記ボンディングワイヤと、前記各裏内側端子、前記各裏外側端子および前記各表外側端子の外部接続端子部を除く部分とを樹脂封止する第7工程と、
前記リードフレーム材の裏面側に形成された前記貴金属めっき層を耐エッチング膜として第2のエッチング処理を行い、前記素子搭載部、前記裏内側端子、前記裏外側端子および前記外枠を連結している連結部材を除去し、これらを独立させる第8工程とを有することを特徴とする半導体装置の製造方法。 - (1)内部に配置された半導体素子と、(2)該半導体素子の各電極パッドの一部または全部にそれぞれボンディングワイヤを介して連結され底面内側に露出してエリアアレイ状に配置された裏内側端子の群と、(3)該裏内側端子の群の外側に並んで形成された裏外側端子の群と、(4)前記裏外側端子の直上にあって表面から露出しそれぞれが直下の該裏外側端子に連結導体を介して電気的に連結された表外側端子の群と、(5)前記半導体素子および前記ボンディングワイヤと、前記各裏内側端子、前記各裏外側端子および前記各表外側端子の非露出部分を封止する封止樹脂とを有し、少なくとも前記裏内側端子、前記裏外側端子および前記表外側端子のそれぞれの端子面には貴金属めっき層が形成されている半導体装置の製造方法であって、
レジスト膜で表裏面が被覆されたリードフレーム材に、前記裏内側端子の群、前記裏外側端子の群、およびこれらを囲む外枠を有するリードフレームパターンの露光処理を行い更に現像処理を行って、前記表裏のレジスト膜に前記リードフレームパターンを形成する第1工程と、
前記リードフレームパターンが形成された前記リードフレーム材の表裏に貴金属めっき層を形成する第2工程と、
前記レジスト膜を除去して前記リードフレーム材の裏面にカバーテープを貼り、表側に形成された前記貴金属めっき層を耐エッチング膜として表面側から該リードフレーム材に所定深さのエッチング処理を行い、前記外枠の一部または全部と、前記裏内側端子の群および前記裏外側端子の群の上面側を突出させる第3工程と、
前記半導体素子を前記リードフレーム材の中央の素子搭載領域に搭載する第4工程と、
前記半導体素子の前記各電極パッドと対応する前記裏内側端子および前記裏外側端子との間のワイヤボンディングを行う第5工程と、
前記第4工程、前記第5工程または本工程で前記カバーテープを除去した前記リードフレーム材のそれぞれの前記裏外側端子の上に、第2の外枠にサポートリードを介して連結され、前記連結導体となる1枚または積層された2枚以上の導体板を載せ、更にその上に第3の外枠に別のサポートリードを介して連結された前記表外側端子を載置し、これをそれぞれ接合する第6工程と、
前記半導体素子および前記ボンディングワイヤと、前記各裏内側端子、前記各裏外側端子および前記各表外側端子の外部接続端子部を除く部分とを樹脂封止する第7工程と、
前記リードフレーム材の裏面側に形成された前記貴金属めっき層を耐エッチング膜として第2のエッチング処理を行い、前記裏内側端子、前記裏外側端子および前記外枠を連結し、前記半導体素子の裏面側を覆っている連結部材を除去し、前記裏内側端子、前記裏外側端子および前記外枠を独立させる第8工程とを有することを特徴とする半導体装置の製造方法。 - (1)内部に配置された半導体素子と、(2)該半導体素子の各電極パッドの一部または全部にそれぞれボンディングワイヤを介して連結され底面内側に露出してエリアアレイ状に配置された裏内側端子の群と、(3)該裏内側端子の群の外側に並んで形成された裏外側端子の群と、(4)前記裏外側端子の直上にあって表面から露出しそれぞれが直下の該裏外側端子に連結導体を介して電気的に連結された表外側端子の群と、(5)前記半導体素子および前記ボンディングワイヤと、前記各裏内側端子、前記各裏外側端子および前記各表外側端子の非露出部分を封止する封止樹脂とを有し、少なくとも前記裏内側端子、前記裏外側端子および前記表外側端子のそれぞれの端子面には貴金属めっき層が形成されている半導体装置において、前記裏外側端子には前記連結導体が接続される領域とは別に、別のボンディングワイヤが連結されるボンディングワイヤ接続領域が形成されている半導体装置の製造方法であって、
レジスト膜で表裏面が被覆されたリードフレーム材に、前記半導体素子が搭載される素子搭載部、前記裏内側端子の群、前記裏外側端子の群、およびこれらを囲む外枠を有するリードフレームパターンの露光処理を行い更に現像処理を行って、前記表裏のレジスト膜に前記リードフレームパターンを形成する第1工程と、
前記リードフレームパターンが形成された前記リードフレーム材の表裏に貴金属めっき層を形成する第2工程と、
前記レジスト膜を除去して前記リードフレーム材の裏面にカバーテープを貼り、表側に形成された前記貴金属めっき層を耐エッチング膜として表面側から該リードフレーム材に所定深さのエッチング処理を行い、前記外枠の一部または全部と、前記素子搭載部、前記裏内側端子の群および前記裏外側端子の群の上面側を突出させる第3工程と、
前記半導体素子を前記素子搭載部に搭載する第4工程と、
前記半導体素子の前記各電極パッドと対応する前記裏内側端子および前記裏外側端子のボンディングワイヤ接続領域との間のワイヤボンディングを行う第5工程と、
前記第4工程、前記第5工程または本工程で、前記カバーテープを除去した前記リードフレーム材のそれぞれの前記裏外側端子の前記ボンディングワイヤ接続領域を除く部分の上に、第2の外枠にサポートリードを介して連結され、前記連結導体となる1枚または積層された2枚以上の導体板を載せ、更にその上に第3の外枠に別のサポートリードを介して連結された前記表外側端子を載置し、これをそれぞれ接合する第6工程と、
前記半導体素子および全ての前記ボンディングワイヤと、前記各裏内側端子、前記各裏外側端子および前記各表外側端子の外部接続端子部を除く部分とを樹脂封止する第7工程と、
前記リードフレーム材の裏面側に形成された前記貴金属めっき層を耐エッチング膜として第2のエッチング処理を行い、前記素子搭載部、前記裏内側端子、前記裏外側端子および前記外枠を連結している連結部材を除去し、前記裏内側端子、前記裏外側端子および前記外枠を独立させる第8工程とを有することを特徴とする半導体装置の製造方法。 - (1)内部に配置された半導体素子と、(2)該半導体素子の各電極パッドの一部または全部にそれぞれボンディングワイヤを介して連結され底面内側に露出してエリアアレイ状に配置された裏内側端子の群と、(3)該裏内側端子の群の外側に並んで形成された裏外側端子の群と、(4)前記裏外側端子の直上にあって表面から露出しそれぞれが直下の該裏外側端子に連結導体を介して電気的に連結された表外側端子の群と、(5)前記半導体素子および前記ボンディングワイヤと、前記各裏内側端子、前記各裏外側端子および前記各表外側端子の非露出部分を封止する封止樹脂とを有し、少なくとも前記裏内側端子、前記裏外側端子および前記表外側端子のそれぞれの端子面には貴金属めっき層が形成されている半導体装置において、前記裏外側端子には前記連結導体が接続される領域とは別に、別のボンディングワイヤが連結されるボンディングワイヤ接続領域が形成されている半導体装置の製造方法であって、
レジスト膜で表裏面が被覆されたリードフレーム材に、前記裏内側端子の群、前記裏外側端子の群、およびこれらを囲む外枠を有するリードフレームパターンの露光処理を行い更に現像処理を行って、前記表裏のレジスト膜に前記リードフレームパターンを形成する第1工程と、
前記リードフレームパターンが形成された前記リードフレーム材の表裏に貴金属めっき層を形成する第2工程と、
前記レジスト膜を除去して前記リードフレーム材の裏面にカバーテープを貼り、表側に形成された前記貴金属めっき層を耐エッチング膜として表面側から該リードフレーム材に所定深さのエッチング処理を行い、前記外枠の一部または全部と、前記裏内側端子の群および前記裏外側端子の群の上面側を突出させる第3工程と、
前記半導体素子を前記リードフレーム材の中央の素子搭載領域に搭載する第4工程と、
前記半導体素子の前記各電極パッドと対応する前記裏内側端子および前記裏外側端子のボンディングワイヤ接続領域との間のワイヤボンディングを行う第5工程と、
前記第4工程、前記第5工程または本工程で、前記カバーテープを除去した前記リードフレーム材のそれぞれの前記裏外側端子の前記ボンディングワイヤ接続領域を除く部分の上に、第2の外枠にサポートリードを介して連結され、前記連結導体となる1枚または積層された2枚以上の導体板を載せ、更にその上に第3の外枠に別のサポートリードを介して連結された前記表外側端子を載置し、これをそれぞれ接合する第6工程と、
前記半導体素子および全ての前記ボンディングワイヤと、前記各裏内側端子、前記各裏外側端子および前記各表外側端子の外部接続端子部を除く部分とを樹脂封止する第7工程と、
前記リードフレーム材の裏面側に形成された前記貴金属めっき層を耐エッチング膜として第2のエッチング処理を行い、前記裏内側端子、前記裏外側端子および前記外枠を連結し、前記半導体素子の裏面側を覆っている連結部材を除去し、前記裏内側端子、前記裏外側端子および前記外枠を独立させる第8工程とを有することを特徴とする半導体装置の製造方法。 - 請求項14〜20のいずれか1項に記載の半導体装置の製造方法において、前記リードフレーム材の表裏に形成された前記貴金属めっき層は、直接または下地めっき層を介して形成された銀または金から選択された一種類の貴金属からなり、更に、前記表外側端子の端子面には、直接または下地めっき層を介して銀、金、パラジウムから選択された一種類の貴金属めっき層を形成することを特徴とする半導体装置の製造方法。
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006246990A JP4533875B2 (ja) | 2006-09-12 | 2006-09-12 | 半導体装置およびこの半導体装置に使用するリードフレーム製品並びにこの半導体装置の製造方法 |
PCT/JP2007/060069 WO2008032470A1 (fr) | 2006-09-12 | 2007-05-16 | Dispositif semi-conducteur, produit de cadre de montage utilisé dans le dispositif semi-conducteur et procédé de fabrication du dispositif semi-conducteur |
KR1020097005082A KR20090050079A (ko) | 2006-09-12 | 2007-05-16 | 반도체 장치, 이 반도체 장치용으로 사용되는 리드 프레임 제품, 및 이 반도체 장치의 제조 방법 |
EP07743504A EP2061080B1 (en) | 2006-09-12 | 2007-05-16 | Semiconductor device, lead frame product used in the semiconductor device, and method for manufacturing the semiconductor device |
CN2007800339447A CN101517738B (zh) | 2006-09-12 | 2007-05-16 | 半导体装置,用于该半导体装置的引线框架产品以及用于制造该半导体装置的方法 |
US11/853,405 US8159055B2 (en) | 2006-09-12 | 2007-09-11 | Semiconductor device, lead-frame product used for the same and method for manufacturing the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006246990A JP4533875B2 (ja) | 2006-09-12 | 2006-09-12 | 半導体装置およびこの半導体装置に使用するリードフレーム製品並びにこの半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008071815A JP2008071815A (ja) | 2008-03-27 |
JP4533875B2 true JP4533875B2 (ja) | 2010-09-01 |
Family
ID=39183539
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006246990A Expired - Fee Related JP4533875B2 (ja) | 2006-09-12 | 2006-09-12 | 半導体装置およびこの半導体装置に使用するリードフレーム製品並びにこの半導体装置の製造方法 |
Country Status (6)
Country | Link |
---|---|
US (1) | US8159055B2 (ja) |
EP (1) | EP2061080B1 (ja) |
JP (1) | JP4533875B2 (ja) |
KR (1) | KR20090050079A (ja) |
CN (1) | CN101517738B (ja) |
WO (1) | WO2008032470A1 (ja) |
Families Citing this family (35)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8492883B2 (en) | 2008-03-14 | 2013-07-23 | Advanced Semiconductor Engineering, Inc. | Semiconductor package having a cavity structure |
US7847391B2 (en) * | 2008-07-01 | 2010-12-07 | Texas Instruments Incorporated | Manufacturing method for integrating a shunt resistor into a semiconductor package |
US20100044850A1 (en) * | 2008-08-21 | 2010-02-25 | Advanced Semiconductor Engineering, Inc. | Advanced quad flat non-leaded package structure and manufacturing method thereof |
DE102008051928A1 (de) * | 2008-10-16 | 2010-04-22 | Osram Opto Semiconductors Gmbh | Elektrischer Anschlussleiter für ein Halbleiterbauelement, Halbleiterbauelement und Verfahren zur Herstellung eines elektrischen Anschlussleiters |
DE102008053489A1 (de) | 2008-10-28 | 2010-04-29 | Osram Opto Semiconductors Gmbh | Trägerkörper für ein Halbleiterbauelement, Halbleiterbauelement und Verfahren zur Herstellung eines Trägerkörpers |
JP5289921B2 (ja) * | 2008-12-12 | 2013-09-11 | トヨタ自動車株式会社 | 半導体装置、及び、半導体装置の製造方法 |
US8124447B2 (en) * | 2009-04-10 | 2012-02-28 | Advanced Semiconductor Engineering, Inc. | Manufacturing method of advanced quad flat non-leaded package |
US8236607B2 (en) * | 2009-06-19 | 2012-08-07 | Stats Chippac Ltd. | Integrated circuit packaging system with stacked integrated circuit and method of manufacture thereof |
KR101383899B1 (ko) * | 2009-08-11 | 2014-04-10 | 삼성테크윈 주식회사 | 리드 프레임 제조 방법 및 반도체 패키지 제조 방법 |
US8080867B2 (en) * | 2009-10-29 | 2011-12-20 | Stats Chippac Ltd. | Integrated circuit packaging system with stacked integrated circuit and method of manufacture thereof |
US20110163430A1 (en) * | 2010-01-06 | 2011-07-07 | Advanced Semiconductor Engineering, Inc. | Leadframe Structure, Advanced Quad Flat No Lead Package Structure Using the Same, and Manufacturing Methods Thereof |
US8420508B2 (en) * | 2010-03-17 | 2013-04-16 | Stats Chippac Ltd. | Integrated circuit packaging system with bump contact on package leads and method of manufacture thereof |
KR101445759B1 (ko) | 2010-03-30 | 2014-10-06 | 해성디에스 주식회사 | 리드 프레임 및 이를 사용한 집적회로 소자 |
US8389330B2 (en) | 2010-06-24 | 2013-03-05 | Stats Chippac Ltd. | Integrated circuit package system with package stand-off and method of manufacture thereof |
US8669654B2 (en) * | 2010-08-03 | 2014-03-11 | Stats Chippac Ltd. | Integrated circuit packaging system with die paddle and method of manufacture thereof |
US8435835B2 (en) * | 2010-09-02 | 2013-05-07 | Stats Chippac, Ltd. | Semiconductor device and method of forming base leads from base substrate as standoff for stacking semiconductor die |
TWI420630B (zh) | 2010-09-14 | 2013-12-21 | Advanced Semiconductor Eng | 半導體封裝結構與半導體封裝製程 |
TWI419290B (zh) | 2010-10-29 | 2013-12-11 | Advanced Semiconductor Eng | 四方扁平無引腳封裝及其製作方法 |
US8502363B2 (en) | 2011-07-06 | 2013-08-06 | Advanced Semiconductor Engineering, Inc. | Semiconductor device packages with solder joint enhancement element and related methods |
US8674487B2 (en) | 2012-03-15 | 2014-03-18 | Advanced Semiconductor Engineering, Inc. | Semiconductor packages with lead extensions and related methods |
US9653656B2 (en) | 2012-03-16 | 2017-05-16 | Advanced Semiconductor Engineering, Inc. | LED packages and related methods |
US9312194B2 (en) | 2012-03-20 | 2016-04-12 | Stats Chippac Ltd. | Integrated circuit packaging system with terminals and method of manufacture thereof |
US8569112B2 (en) * | 2012-03-20 | 2013-10-29 | Stats Chippac Ltd. | Integrated circuit packaging system with encapsulation and leadframe etching and method of manufacture thereof |
CN102832139B (zh) * | 2012-08-10 | 2015-05-06 | 华为技术有限公司 | 四侧无引脚扁平封装体的封装方法及封装体 |
US9059379B2 (en) | 2012-10-29 | 2015-06-16 | Advanced Semiconductor Engineering, Inc. | Light-emitting semiconductor packages and related methods |
JP5968827B2 (ja) * | 2013-04-25 | 2016-08-10 | アオイ電子株式会社 | 半導体パッケージおよびその製造方法 |
US9252089B2 (en) * | 2014-04-17 | 2016-02-02 | Infineon Technologies Ag | Universal lead frame for flat no-leads packages |
WO2016000377A1 (zh) * | 2014-06-30 | 2016-01-07 | 南通富士通微电子股份有限公司 | 半导体器件的导线焊点强化结构与方法 |
CN105405823A (zh) * | 2014-08-20 | 2016-03-16 | 飞思卡尔半导体公司 | 具有可检查的焊接点的半导体装置 |
JP6607441B2 (ja) * | 2014-08-27 | 2019-11-20 | 大日本印刷株式会社 | リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法 |
US9570381B2 (en) | 2015-04-02 | 2017-02-14 | Advanced Semiconductor Engineering, Inc. | Semiconductor packages and related manufacturing methods |
JP6770853B2 (ja) * | 2016-08-31 | 2020-10-21 | 新光電気工業株式会社 | リードフレーム及び電子部品装置とそれらの製造方法 |
JP7164804B2 (ja) * | 2018-06-25 | 2022-11-02 | 日亜化学工業株式会社 | パッケージ、発光装置およびそれらの製造方法 |
US20200161206A1 (en) * | 2018-11-20 | 2020-05-21 | Advanced Semiconductor Engineering, Inc. | Semiconductor package structure and semiconductor manufacturing process |
JP7239342B2 (ja) * | 2019-02-12 | 2023-03-14 | 新光電気工業株式会社 | 電子装置及び電子装置の製造方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11195742A (ja) * | 1998-01-05 | 1999-07-21 | Matsushita Electron Corp | 半導体装置及びその製造方法とそれに用いるリードフレーム |
JP2000124240A (ja) * | 1998-10-12 | 2000-04-28 | Matsushita Electronics Industry Corp | リードフレームとそれを用いた樹脂封止型半導体装置およびその製造方法 |
JP2003100988A (ja) * | 2001-09-25 | 2003-04-04 | Hitachi Ltd | 半導体装置およびその製造方法 |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS57100879A (en) * | 1980-12-16 | 1982-06-23 | Nissan Motor Co Ltd | Floor assembly line of car |
US5011068A (en) * | 1989-12-05 | 1991-04-30 | Progressive Tool & Industries Co. | Automotive body framing system |
US5374799A (en) * | 1991-01-30 | 1994-12-20 | Mazda Motor Corporation | Method for the assembly of automotive vehicle bodies and a jig unit therefor |
KR970007308B1 (ko) * | 1992-03-19 | 1997-05-07 | 마쓰다 가부시끼가이샤 | 자동차 가공물 조립방법 및 조립용 부품운반차 |
US6360421B1 (en) * | 1999-07-16 | 2002-03-26 | Honda Giken Kogyo Kabushiki Kaisha | Automotive manufacturing system for frame component |
JP2001185651A (ja) * | 1999-12-27 | 2001-07-06 | Matsushita Electronics Industry Corp | 半導体装置およびその製造方法 |
US6238952B1 (en) | 2000-02-29 | 2001-05-29 | Advanced Semiconductor Engineering, Inc. | Low-pin-count chip package and manufacturing method thereof |
WO2001083285A1 (fr) * | 2000-05-01 | 2001-11-08 | Honda Giken Kogyo Kabushiki Kaisha | Chaine de montage de panneaux lateraux |
JP2002076175A (ja) * | 2000-09-04 | 2002-03-15 | Sony Corp | 半導体パッケージおよびその製造方法 |
JP4034073B2 (ja) | 2001-05-11 | 2008-01-16 | 株式会社ルネサステクノロジ | 半導体装置の製造方法 |
JP4598316B2 (ja) | 2001-07-06 | 2010-12-15 | パナソニック株式会社 | 樹脂封止型半導体装置およびその製造方法 |
DE10147375B4 (de) * | 2001-09-26 | 2006-06-08 | Infineon Technologies Ag | Elektronisches Bauteil mit einem Halbleiterchip und Verfahren zur Herstellung desselben |
US6777265B2 (en) * | 2002-04-29 | 2004-08-17 | Advanced Interconnect Technologies Limited | Partially patterned lead frames and methods of making and using the same in semiconductor packaging |
JP3968703B2 (ja) * | 2002-06-26 | 2007-08-29 | ソニー株式会社 | リードレスパッケージおよび半導体装置 |
CN101375382B (zh) * | 2003-08-14 | 2011-04-20 | 宇芯(毛里求斯)控股有限公司 | 半导体器件封装及其制造方法 |
-
2006
- 2006-09-12 JP JP2006246990A patent/JP4533875B2/ja not_active Expired - Fee Related
-
2007
- 2007-05-16 CN CN2007800339447A patent/CN101517738B/zh not_active Expired - Fee Related
- 2007-05-16 WO PCT/JP2007/060069 patent/WO2008032470A1/ja active Application Filing
- 2007-05-16 EP EP07743504A patent/EP2061080B1/en not_active Not-in-force
- 2007-05-16 KR KR1020097005082A patent/KR20090050079A/ko not_active Application Discontinuation
- 2007-09-11 US US11/853,405 patent/US8159055B2/en not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11195742A (ja) * | 1998-01-05 | 1999-07-21 | Matsushita Electron Corp | 半導体装置及びその製造方法とそれに用いるリードフレーム |
JP2000124240A (ja) * | 1998-10-12 | 2000-04-28 | Matsushita Electronics Industry Corp | リードフレームとそれを用いた樹脂封止型半導体装置およびその製造方法 |
JP2003100988A (ja) * | 2001-09-25 | 2003-04-04 | Hitachi Ltd | 半導体装置およびその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
EP2061080A4 (en) | 2011-03-23 |
US20080067649A1 (en) | 2008-03-20 |
JP2008071815A (ja) | 2008-03-27 |
EP2061080A1 (en) | 2009-05-20 |
CN101517738A (zh) | 2009-08-26 |
US8159055B2 (en) | 2012-04-17 |
CN101517738B (zh) | 2012-05-23 |
EP2061080B1 (en) | 2013-01-16 |
WO2008032470A1 (fr) | 2008-03-20 |
KR20090050079A (ko) | 2009-05-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4533875B2 (ja) | 半導体装置およびこの半導体装置に使用するリードフレーム製品並びにこの半導体装置の製造方法 | |
JP3780122B2 (ja) | 半導体装置の製造方法 | |
JP3691993B2 (ja) | 半導体装置及びその製造方法並びにキャリア基板及びその製造方法 | |
US20090127682A1 (en) | Chip package structure and method of fabricating the same | |
JP3947750B2 (ja) | 半導体装置の製造方法及び半導体装置 | |
US20040080025A1 (en) | Lead frame, method of manufacturing the same, and semiconductor device manufactured with the same | |
JP6125332B2 (ja) | 半導体装置 | |
US20020089053A1 (en) | Package having array of metal pegs linked by printed circuit lines | |
JP2000294719A (ja) | リードフレームおよびそれを用いた半導体装置ならびにその製造方法 | |
JP2005317998A5 (ja) | ||
JP2006210807A (ja) | 半導体装置の製造方法 | |
KR20100133310A (ko) | 전자 디바이스 패키지 및 제조방법 | |
JP2000150702A (ja) | 半導体装置の製造方法 | |
JP5178541B2 (ja) | 半導体装置 | |
US6380062B1 (en) | Method of fabricating semiconductor package having metal peg leads and connected by trace lines | |
JP2007157846A (ja) | 半導体装置の製造方法 | |
JP2000299423A (ja) | リードフレームおよびそれを用いた半導体装置ならびにその製造方法 | |
KR20120018756A (ko) | Ic 패키지용 리드프레임 및 제조방법 | |
TW201721824A (zh) | 半導體封裝結構及其製作方法 | |
KR101134706B1 (ko) | 리드 프레임 및 이의 제조 방법 | |
JP3280243B2 (ja) | Bga型半導体装置の製造方法 | |
JP4137981B2 (ja) | 半導体装置の製造方法 | |
JPS58134450A (ja) | 半導体装置およびその製造方法 | |
JP4166097B2 (ja) | 混成集積回路装置 | |
JP2006294687A (ja) | 積層型半導体装置およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100119 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100318 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100518 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100614 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130618 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |