JP2005317998A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2005317998A5 JP2005317998A5 JP2005214601A JP2005214601A JP2005317998A5 JP 2005317998 A5 JP2005317998 A5 JP 2005317998A5 JP 2005214601 A JP2005214601 A JP 2005214601A JP 2005214601 A JP2005214601 A JP 2005214601A JP 2005317998 A5 JP2005317998 A5 JP 2005317998A5
- Authority
- JP
- Japan
- Prior art keywords
- surface side
- semiconductor element
- semiconductor device
- lead frame
- frame material
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 claims description 59
- 239000000463 material Substances 0.000 claims description 22
- 238000007747 plating Methods 0.000 claims description 22
- 238000004519 manufacturing process Methods 0.000 claims description 20
- 229910000510 noble metal Inorganic materials 0.000 claims description 17
- 238000005530 etching Methods 0.000 claims description 16
- 239000000853 adhesive Substances 0.000 claims description 10
- 230000001070 adhesive Effects 0.000 claims description 10
- 239000011347 resin Substances 0.000 claims description 10
- 229920005989 resin Polymers 0.000 claims description 10
- 238000007789 sealing Methods 0.000 claims description 10
- 239000004020 conductor Substances 0.000 claims description 8
- 230000000875 corresponding Effects 0.000 claims description 6
- 239000004593 Epoxy Substances 0.000 claims 1
- 125000003700 epoxy group Chemical group 0.000 claims 1
- 229920001721 Polyimide Polymers 0.000 description 4
- 239000009719 polyimide resin Substances 0.000 description 4
- 229910000679 solder Inorganic materials 0.000 description 4
- 239000002390 adhesive tape Substances 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 229920000647 polyepoxide Polymers 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- 239000010953 base metal Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- PXHVJJICTQNCMI-UHFFFAOYSA-N nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- 239000000969 carrier Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 239000006071 cream Substances 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 239000010970 precious metal Substances 0.000 description 1
- 230000001737 promoting Effects 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
Description
本発明は、CSP(チップサイズパッケージ)の半導体装置の製造方法に係り、特に、外部接続端子部が封止樹脂の底面側に突出した半導体装置の製造方法に関する。
半導体装置の小型化の要請から、ポリイミド樹脂テープと半田ボールを用いたテープCSP型の半導体装置や、ベースメタルを使用したBCC(バンプチップキャリア)型の半導体装置が知られている。
しかしながら、テープCSP型の半導体装置においては、ポリイミド樹脂テープが高価であり、軟質のためにストリップ搬送に適していないという問題がある。
また、BCC型の半導体装置においては、ベースメタルをエッチングによってリムーブすると固片になってしまうので、モールド面を粘着テープで固定する必要があり、コスト高となるという問題がある。
本発明はかかる事情に鑑みてなされたもので、比較的安価に製造可能な半導体装置の製造方法及び半導体装置を提供することを目的とする。
また、BCC型の半導体装置においては、ベースメタルをエッチングによってリムーブすると固片になってしまうので、モールド面を粘着テープで固定する必要があり、コスト高となるという問題がある。
本発明はかかる事情に鑑みてなされたもので、比較的安価に製造可能な半導体装置の製造方法及び半導体装置を提供することを目的とする。
前記目的に沿う本発明に係る半導体装置の製造方法は、中央に半導体素子が、その周辺にエリアアレー状に、表面側がワイヤボンディング部となって裏面側が外部接続端子部となった導体端子が配置され、前記ワイヤボンディング部と前記半導体素子の各電極パッドはボンディングワイヤで電気的に連結され、前記半導体素子、前記ボンディングワイヤ及び前記導体端子の上半分は封止樹脂で樹脂封止されている半導体装置の製造方法であって、
板状のリードフレーム材の表面側に、中央に搭載予定の前記半導体素子を囲んで形成される前記ワイヤボンディング部と、該ワイヤボンディング部に対応して裏面側に形成される前記外部接続端子部とに貴金属めっき層を形成する第1工程と、
前記リードフレーム材の裏面側に耐エッチングレジスト膜を形成した後、表面側に形成された前記貴金属めっき層をレジストマスクとして表面側から該リードフレーム材に所定深さのハーフエッチング加工を行い、前記ワイヤボンディング部を突出させる第2工程と、
ハーフエッチングされた前記リードフレーム材の表面側中央に前記半導体素子を接着剤を介して搭載した後、前記半導体素子の電極パッドとそれぞれ対応する前記ワイヤボンディング部との間を前記ボンディングワイヤによって接続し、電気的導通回路を形成する第3工程と、
前記半導体素子、及び前記ボンディングワイヤを含む前記リードフレーム材の表面側を前記封止樹脂で樹脂封止する第4工程と、
前記リードフレーム材の裏面側に、前記耐エッチングレジスト膜が除去されて裏面側に形成された前記貴金属めっき層をレジストマスクとしてエッチング加工を行って、前記外部接続端子部を突出させると共に、隣り合う該外部接続端子部を電気的に独立させる第5工程とを有する。
板状のリードフレーム材の表面側に、中央に搭載予定の前記半導体素子を囲んで形成される前記ワイヤボンディング部と、該ワイヤボンディング部に対応して裏面側に形成される前記外部接続端子部とに貴金属めっき層を形成する第1工程と、
前記リードフレーム材の裏面側に耐エッチングレジスト膜を形成した後、表面側に形成された前記貴金属めっき層をレジストマスクとして表面側から該リードフレーム材に所定深さのハーフエッチング加工を行い、前記ワイヤボンディング部を突出させる第2工程と、
ハーフエッチングされた前記リードフレーム材の表面側中央に前記半導体素子を接着剤を介して搭載した後、前記半導体素子の電極パッドとそれぞれ対応する前記ワイヤボンディング部との間を前記ボンディングワイヤによって接続し、電気的導通回路を形成する第3工程と、
前記半導体素子、及び前記ボンディングワイヤを含む前記リードフレーム材の表面側を前記封止樹脂で樹脂封止する第4工程と、
前記リードフレーム材の裏面側に、前記耐エッチングレジスト膜が除去されて裏面側に形成された前記貴金属めっき層をレジストマスクとしてエッチング加工を行って、前記外部接続端子部を突出させると共に、隣り合う該外部接続端子部を電気的に独立させる第5工程とを有する。
そして、本発明に係る半導体装置の製造方法において、前記半導体素子の底面側には導電性接着剤が塗布されているのが更に好ましい。
請求項1、2記載の半導体装置の製造方法においては、従来のように、ポリイミド樹脂テープや粘着テープを使用することなく、半導体装置を製造できる。従って、ポリイミド樹脂テープや粘着テープを使用することによる半導体装置の製造上の問題を避けて、比較的安価に半導体装置の製造が可能となる。
また、この半導体装置の製造方法においては、外部接続端子部がエリアアレー状に配置されているので、他の基板との接合が容易となる。
また、この半導体装置の製造方法においては、外部接続端子部がエリアアレー状に配置されているので、他の基板との接合が容易となる。
続いて、添付した図面を参照しつつ、本発明を具体化した実施の形態につき説明し、本発明の理解に供する。
ここに、図1は本発明の一実施の形態に係る半導体装置の製造方法の製造工程図、図2(A)、(B)はそれぞれ同方法で製造された半導体装置の説明図、図3は同方法で製造された半導体装置の使用状態を示す断面図である。
ここに、図1は本発明の一実施の形態に係る半導体装置の製造方法の製造工程図、図2(A)、(B)はそれぞれ同方法で製造された半導体装置の説明図、図3は同方法で製造された半導体装置の使用状態を示す断面図である。
図1〜図3に示すように、本発明の一実施の形態に係る半導体装置10は、中央に半導体素子11を、その周辺にエリアアレー状(図2参照)に、上面側(表面側)がワイヤボンディング部12となって下面側(裏面側)が外部接続端子部13となった導体端子14を配置している。ワイヤボンディング部12と半導体素子11の各電極パッド15はボンディングワイヤ16で電気的に連結されている。周囲にある導体からなる外枠17を含めて、半導体素子11、ボンディングワイヤ16、及び導体端子14の上半分は封止樹脂18で樹脂封止されている。外部接続端子部13には半田濡れ性の良いめっきが下部に設けられ、他の基板19上に設けられたクリーム半田の溶融によって、図3に示すように、他の基板19との電気的な接続が行われている。
半導体素子11の底面側には導電性接着剤20が塗布され、これによって、半導体素子11からの熱放散を促進している。
半導体素子11の底面側には導電性接着剤20が塗布され、これによって、半導体素子11からの熱放散を促進している。
続いて、図1(A)〜(E)を参照しながら、この半導体装置10の製造方法について説明する。
図1(A)に示すように、板状のリードフレーム材21の表面側に、中央に搭載予定の半導体素子11を囲んで形成されるワイヤボンディング部12及びこれを囲む外枠17と、ワイヤボンディング部12に対応して裏面側に形成される外部接続端子部13とに貴金属めっき層22、23を形成する(第1工程)。
この貴金属めっき層22、23の形成は、リードフレーム材21の表面及び裏面を耐めっき性のフォトレジスト膜で覆った後、貴金属めっき層22、23が形成される部分に関する露光処理及びこれに続く現像処理を行って該リードフレーム材21の部分露出を行った後に、最初にニッケル等の下地めっき層を形成し、次に貴金属めっきを行う。このように、下地めっき層を介してAg、Au、Pdから選択された一種類の貴金属で貴金属めっき層22、23を形成することによって、リードフレーム材21に銅等を使用する場合のボンダビリティの確保と半田濡れ性の確保を維持している。
図1(A)に示すように、板状のリードフレーム材21の表面側に、中央に搭載予定の半導体素子11を囲んで形成されるワイヤボンディング部12及びこれを囲む外枠17と、ワイヤボンディング部12に対応して裏面側に形成される外部接続端子部13とに貴金属めっき層22、23を形成する(第1工程)。
この貴金属めっき層22、23の形成は、リードフレーム材21の表面及び裏面を耐めっき性のフォトレジスト膜で覆った後、貴金属めっき層22、23が形成される部分に関する露光処理及びこれに続く現像処理を行って該リードフレーム材21の部分露出を行った後に、最初にニッケル等の下地めっき層を形成し、次に貴金属めっきを行う。このように、下地めっき層を介してAg、Au、Pdから選択された一種類の貴金属で貴金属めっき層22、23を形成することによって、リードフレーム材21に銅等を使用する場合のボンダビリティの確保と半田濡れ性の確保を維持している。
次に、図1(B)に示すように、リードフレーム材21の裏面側に耐エッチングレジスト膜24を形成した後、表面側に形成された貴金属めっき層22をレジストマスクとして表面側から該リードフレーム材21に所定深さのエッチング加工(ハーフエッチング)を行う。これによって、外枠17とワイヤボンディング部12とを突出させることができる(第2工程)。
そして、図1(C)に示すように、ハーフエッチングされたリードフレーム材21の表面側中央に半導体素子11をAg・エポキシ系樹脂からなる接着剤20を介して搭載した後、半導体素子11の電極パッド15とそれぞれ対応するワイヤボンディング部12との間をボンディングワイヤ16によって接続し、電気的導通回路を形成する(第3工程)。
この後、図1(D)に示すように、半導体素子11、ボンディングワイヤ16、及び突出した外枠17を含むリードフレーム材21の表面側を封止樹脂18で樹脂封止する(第4工程)。
この後、図1(D)に示すように、半導体素子11、ボンディングワイヤ16、及び突出した外枠17を含むリードフレーム材21の表面側を封止樹脂18で樹脂封止する(第4工程)。
以上の処理が終わった後、リードフレーム材21の裏面側に貼着していた耐エッチングレジスト膜24を除去するが、これは組み立て工程の前に行ってもよい。更に、図1(E)に示すように、リードフレーム材21の裏面側に、裏面側に形成された貴金属めっき層23をレジストマスクとしてエッチング加工を行って、外部接続端子部13を突出させると共に、隣り合う外部接続端子部13を電気的に独立させる(第5工程)。この後、外枠17の分離を行って、独立した半導体装置10が製造される。
前記実施の形態においては、半導体素子11の接着剤20としてAg・エポキシ系の接着剤を用いたが、その他の導電性の接着剤又は絶縁性の接着剤であっても本発明は適用される。
半導体装置の製造過程にあっては、半導体装置に残る外枠は周囲の外枠本体に実質的に連結されている必要があるので、外枠全体の全部の表面に貴金属めっき層を形成する必要はなく、外枠の一部(即ち、連結部分のみ)に貴金属めっき層を形成するのが好ましい。
また、前記実施の形態においては、耐エッチングレジスト膜の除去は、第5工程によって行ったが、第2工程が完了した後、裏面側のハーフエッチングを行う前であれば、何時行ってもよく、この場合も本発明は適用される。
半導体装置の製造過程にあっては、半導体装置に残る外枠は周囲の外枠本体に実質的に連結されている必要があるので、外枠全体の全部の表面に貴金属めっき層を形成する必要はなく、外枠の一部(即ち、連結部分のみ)に貴金属めっき層を形成するのが好ましい。
また、前記実施の形態においては、耐エッチングレジスト膜の除去は、第5工程によって行ったが、第2工程が完了した後、裏面側のハーフエッチングを行う前であれば、何時行ってもよく、この場合も本発明は適用される。
10:半導体装置、11:半導体素子、12:ワイヤボンディング部、13:外部接続端子部、14:導体端子、15:電極パッド、16:ボンディングワイヤ、17:外枠、18:封止樹脂、19:他の基板、20:Ag・エポキシ系の接着剤、21:リードフレーム材、22、23:貴金属めっき層、24:耐エッチングレジスト膜
Claims (3)
- 中央に半導体素子が、その周辺にエリアアレー状に、表面側がワイヤボンディング部となって裏面側が外部接続端子部となった導体端子が配置され、前記ワイヤボンディング部と前記半導体素子の各電極パッドはボンディングワイヤで電気的に連結され、前記半導体素子、前記ボンディングワイヤ及び前記導体端子の上半分は封止樹脂で樹脂封止されている半導体装置の製造方法であって、
板状のリードフレーム材の表面側に、中央に搭載予定の前記半導体素子を囲んで形成される前記ワイヤボンディング部と、該ワイヤボンディング部に対応して裏面側に形成される前記外部接続端子部とに貴金属めっき層を形成する第1工程と、
前記リードフレーム材の裏面側に耐エッチングレジスト膜を形成した後、表面側に形成された前記貴金属めっき層をレジストマスクとして表面側から該リードフレーム材に所定深さのハーフエッチング加工を行い、前記ワイヤボンディング部を突出させる第2工程と、
ハーフエッチングされた前記リードフレーム材の表面側中央に前記半導体素子を接着剤を介して搭載した後、前記半導体素子の電極パッドとそれぞれ対応する前記ワイヤボンディング部との間を前記ボンディングワイヤによって接続し、電気的導通回路を形成する第3工程と、
前記半導体素子、及び前記ボンディングワイヤを含む前記リードフレーム材の表面側を前記封止樹脂で樹脂封止する第4工程と、
前記リードフレーム材の裏面側に、前記耐エッチングレジスト膜が除去されて裏面側に形成された前記貴金属めっき層をレジストマスクとしてエッチング加工を行って、前記外部接続端子部を突出させると共に、隣り合う該外部接続端子部を電気的に独立させる第5工程とを有することを特徴とする半導体装置の製造方法。 - 請求項1記載の半導体装置の製造方法において、前記貴金属めっき層はAuめっきであり、前記接着剤はAg・エポキシ系の接着剤であることを特徴とする半導体装置の製造方法。
- 請求項1及び2のいずれか1項に記載の半導体装置の製造方法によって製造された半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005214601A JP3947750B2 (ja) | 2005-07-25 | 2005-07-25 | 半導体装置の製造方法及び半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005214601A JP3947750B2 (ja) | 2005-07-25 | 2005-07-25 | 半導体装置の製造方法及び半導体装置 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP19322599A Division JP3780122B2 (ja) | 1999-07-07 | 1999-07-07 | 半導体装置の製造方法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007067330A Division JP4137981B2 (ja) | 2007-03-15 | 2007-03-15 | 半導体装置の製造方法 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2005317998A JP2005317998A (ja) | 2005-11-10 |
JP2005317998A5 true JP2005317998A5 (ja) | 2007-02-01 |
JP3947750B2 JP3947750B2 (ja) | 2007-07-25 |
Family
ID=35445024
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005214601A Expired - Lifetime JP3947750B2 (ja) | 2005-07-25 | 2005-07-25 | 半導体装置の製造方法及び半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3947750B2 (ja) |
Families Citing this family (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8492883B2 (en) | 2008-03-14 | 2013-07-23 | Advanced Semiconductor Engineering, Inc. | Semiconductor package having a cavity structure |
TWI372458B (en) | 2008-05-12 | 2012-09-11 | Advanced Semiconductor Eng | Stacked type chip package structure |
CN101651126A (zh) * | 2008-08-12 | 2010-02-17 | 三星电子株式会社 | 芯片封装件及其制造方法 |
US20100044850A1 (en) | 2008-08-21 | 2010-02-25 | Advanced Semiconductor Engineering, Inc. | Advanced quad flat non-leaded package structure and manufacturing method thereof |
JP5443497B2 (ja) * | 2008-09-25 | 2014-03-19 | エルジー イノテック カンパニー リミテッド | リードフレームの製造方法 |
KR101064755B1 (ko) | 2008-12-24 | 2011-09-15 | 엘지이노텍 주식회사 | 다열 리드형 리드프레임 및 이를 이용한 반도체 패키지의 제조방법 |
JP2011517069A (ja) | 2009-03-06 | 2011-05-26 | カイシン インコーポレイテッド | 高密度コンタクトを有するリードレス集積回路パッケージ |
US7858443B2 (en) | 2009-03-09 | 2010-12-28 | Utac Hong Kong Limited | Leadless integrated circuit package having standoff contacts and die attach pad |
WO2010111885A1 (en) | 2009-04-03 | 2010-10-07 | Kaixin, Inc. | Leadframe for ic package and method of manufacture |
US8124447B2 (en) | 2009-04-10 | 2012-02-28 | Advanced Semiconductor Engineering, Inc. | Manufacturing method of advanced quad flat non-leaded package |
KR101668141B1 (ko) | 2009-09-02 | 2016-10-20 | 카이씬, 인코포레이티드 | Ic 패키지 및 이의 제조방법 |
KR101445759B1 (ko) | 2010-03-30 | 2014-10-06 | 해성디에스 주식회사 | 리드 프레임 및 이를 사용한 집적회로 소자 |
KR101128999B1 (ko) * | 2010-07-08 | 2012-03-23 | 엘지이노텍 주식회사 | 칩 패키지 제조 방법 및 이에 의해 제조된 칩 패키지 |
JP2016171101A (ja) * | 2015-03-11 | 2016-09-23 | Amテクノワークス株式会社 | 放熱基板の製造方法および放熱基板 |
US9570381B2 (en) | 2015-04-02 | 2017-02-14 | Advanced Semiconductor Engineering, Inc. | Semiconductor packages and related manufacturing methods |
-
2005
- 2005-07-25 JP JP2005214601A patent/JP3947750B2/ja not_active Expired - Lifetime
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3947750B2 (ja) | 半導体装置の製造方法及び半導体装置 | |
JP3780122B2 (ja) | 半導体装置の製造方法 | |
JP2005317998A5 (ja) | ||
JP3691993B2 (ja) | 半導体装置及びその製造方法並びにキャリア基板及びその製造方法 | |
US6586834B1 (en) | Die-up tape ball grid array package | |
US7662672B2 (en) | Manufacturing process of leadframe-based BGA packages | |
JP4091050B2 (ja) | 半導体装置の製造方法 | |
US8184453B1 (en) | Increased capacity semiconductor package | |
US20020030289A1 (en) | Wire arrayed chip size package and fabrication method thereof | |
US8981575B2 (en) | Semiconductor package structure | |
JP2000294719A (ja) | リードフレームおよびそれを用いた半導体装置ならびにその製造方法 | |
JP2005057067A (ja) | 半導体装置およびその製造方法 | |
TWI301652B (en) | Semiconductor device and its manufacturing method | |
JP2000091488A (ja) | 樹脂封止型半導体装置とそれに用いられる回路部材 | |
JP2007048978A (ja) | 半導体装置及びその製造方法 | |
JP2007157846A (ja) | 半導体装置の製造方法 | |
JP4137981B2 (ja) | 半導体装置の製造方法 | |
JPH11163024A (ja) | 半導体装置とこれを組み立てるためのリードフレーム、及び半導体装置の製造方法 | |
JP3529915B2 (ja) | リードフレーム部材及びその製造方法 | |
KR20120018756A (ko) | Ic 패키지용 리드프레임 및 제조방법 | |
JP2956659B2 (ja) | 半導体装置およびそのリードフレーム | |
JP3992877B2 (ja) | 樹脂封止型半導体装置の製造方法 | |
JP2006032871A (ja) | 半導体装置 | |
JP2954108B2 (ja) | 半導体装置およびその製造方法 | |
US20070054438A1 (en) | Carrier-free semiconductor package with stand-off member and fabrication method thereof |