JP2956659B2 - 半導体装置およびそのリードフレーム - Google Patents
半導体装置およびそのリードフレームInfo
- Publication number
- JP2956659B2 JP2956659B2 JP9187768A JP18776897A JP2956659B2 JP 2956659 B2 JP2956659 B2 JP 2956659B2 JP 9187768 A JP9187768 A JP 9187768A JP 18776897 A JP18776897 A JP 18776897A JP 2956659 B2 JP2956659 B2 JP 2956659B2
- Authority
- JP
- Japan
- Prior art keywords
- chip
- lead
- resin
- lead frame
- internal lead
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73215—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置に関
し、特に、底面に外部端子となる半田ボールを格子状に
配列した樹脂封止型半導体装置に関する。
し、特に、底面に外部端子となる半田ボールを格子状に
配列した樹脂封止型半導体装置に関する。
【０００２】
【従来の技術】この種の従来の樹脂封止型半導体装置に
ついて図６を参照して説明する。図６（ａ）は断面図、
図６（ｂ）は端子面側（裏面側）から見た平面図であ
る。なお、図６（ａ）は図６（ｂ）のＡ−Ａ′線断面図
である。
ついて図６を参照して説明する。図６（ａ）は断面図、
図６（ｂ）は端子面側（裏面側）から見た平面図であ
る。なお、図６（ａ）は図６（ｂ）のＡ−Ａ′線断面図
である。
【０００３】図６を参照すると、この半導体装置は、内
部リード４の先端を一段低くする加工であるＤｐ（ディ
ンプル）加工を施したリードフレームを用いている。そ
して、Ｄｐ加工を施したリードフレーム（「アンランド
部」ともいう）の裏面に、接着剤３を介してチップ１を
固着し、内部リード４とパッドをワイヤー７を接続する
リードがチップ上にあるＬＯＣ（Ｌｅａｄ ｏｎ Ｃｈ
ｉｐ）構造となっており、また端子部１４が樹脂２から
露出するように、封止を行っている。
部リード４の先端を一段低くする加工であるＤｐ（ディ
ンプル）加工を施したリードフレームを用いている。そ
して、Ｄｐ加工を施したリードフレーム（「アンランド
部」ともいう）の裏面に、接着剤３を介してチップ１を
固着し、内部リード４とパッドをワイヤー７を接続する
リードがチップ上にあるＬＯＣ（Ｌｅａｄ ｏｎ Ｃｈ
ｉｐ）構造となっており、また端子部１４が樹脂２から
露出するように、封止を行っている。
【０００４】この場合、リードフレームにＤｐ加工を施
しているのでＤｐ加工部１３の近傍は加工時の金型の傷
跡が内部リード４についてしまうため、内部リード４を
長くする必要がある。また、Ｄｐ加工部１３のスプリン
グバックにより、端子部１４が平面に対してＤｐ加工部
側が浮き易く、樹脂封止の際に端子部１４の表面に樹脂
バリが出きやすくなる。
しているのでＤｐ加工部１３の近傍は加工時の金型の傷
跡が内部リード４についてしまうため、内部リード４を
長くする必要がある。また、Ｄｐ加工部１３のスプリン
グバックにより、端子部１４が平面に対してＤｐ加工部
側が浮き易く、樹脂封止の際に端子部１４の表面に樹脂
バリが出きやすくなる。
【０００５】さらに、端子部１４はパッケージ端に並ぶ
ため、端子が片側一列にしか配置できないので、パッケ
ージ長は端子数と端子ピッチにより決定され、チップサ
イズに対して、大きなパッケージとなるという問題点が
あった。
ため、端子が片側一列にしか配置できないので、パッケ
ージ長は端子数と端子ピッチにより決定され、チップサ
イズに対して、大きなパッケージとなるという問題点が
あった。
【０００６】また、この従来の半導体装置を実装した場
合、パッケージと実装基板の間隔は実装時の半田ペース
ト分しかなく、実装後の応力を緩和することが難しく、
実装部にクラックが入り、オープン不良が発生するとい
う問題点もあった。
合、パッケージと実装基板の間隔は実装時の半田ペース
ト分しかなく、実装後の応力を緩和することが難しく、
実装部にクラックが入り、オープン不良が発生するとい
う問題点もあった。
【０００７】次に、図７を参照して、別の従来の半導体
装置について説明する。図７は、フィルムキャリヤを用
いて樹脂封止を行うことによって小型化を図る半導体装
置であり、特開平５−８２５８６号公報に提案される構
成を示すものである。
装置について説明する。図７は、フィルムキャリヤを用
いて樹脂封止を行うことによって小型化を図る半導体装
置であり、特開平５−８２５８６号公報に提案される構
成を示すものである。
【０００８】図７を参照すると、この半導体装置は、パ
ッケージの小型化を図るために、バンプ１０が形成され
たフィルムキャリヤ１６とチップ１を接続しており、フ
ィルムキャリヤ１６上に配線１７が施され、ビアホール
１９を通して突起状パッド１８と接続している。
ッケージの小型化を図るために、バンプ１０が形成され
たフィルムキャリヤ１６とチップ１を接続しており、フ
ィルムキャリヤ１６上に配線１７が施され、ビアホール
１９を通して突起状パッド１８と接続している。
【０００９】この場合、まず組立資材に注目すると、フ
ィルムキャリヤを用いてビアホールのようなスルーホー
ルを設けると、リードフレームに比べてコストが１０倍
以上になる。
ィルムキャリヤを用いてビアホールのようなスルーホー
ルを設けると、リードフレームに比べてコストが１０倍
以上になる。
【００１０】次に、組立については、従来のＳＯＰ（Sm
all Outline Package）などのリードフレームを用い
る樹脂封止型半導体装置と内部構造が異なるため、既存
の設備を共用することが不可能であり、特殊な設備を導
入せねばならず、組立コストが大幅に高くなるという問
題点があった。なお、同様なものとして、特開平７−３
２１１５７号公報には、チップサイズがほぼパッケージ
サイズとなるようなフィルムキャリアを用いた半導体装
置が提案されている。
all Outline Package）などのリードフレームを用い
る樹脂封止型半導体装置と内部構造が異なるため、既存
の設備を共用することが不可能であり、特殊な設備を導
入せねばならず、組立コストが大幅に高くなるという問
題点があった。なお、同様なものとして、特開平７−３
２１１５７号公報には、チップサイズがほぼパッケージ
サイズとなるようなフィルムキャリアを用いた半導体装
置が提案されている。
【００１１】
【発明が解決しようとする課題】以上説明したように、
従来の半導体装置においては、下記記載の問題点を有し
ている。
従来の半導体装置においては、下記記載の問題点を有し
ている。
【００１２】第１の問題点として、図６（ａ）及び図６
（ｂ）を参照して説明した従来の半導体装置は、チップ
サイズが大きく、ピン数の少ないチップしか組立するこ
とができないので、より小型のパッケージの実現が困難
である、ということである。また、封入時にリード端子
を安定して露出することがむずかしい。
（ｂ）を参照して説明した従来の半導体装置は、チップ
サイズが大きく、ピン数の少ないチップしか組立するこ
とができないので、より小型のパッケージの実現が困難
である、ということである。また、封入時にリード端子
を安定して露出することがむずかしい。
【００１３】その理由は、リードフレームにＤｐ加工を
施しており、パッケージ外部に出るリード端子が単列に
しか並べられない、からである。また、Ｄｐ加工の加工
精度と安定性が必要である、ためである。
施しており、パッケージ外部に出るリード端子が単列に
しか並べられない、からである。また、Ｄｐ加工の加工
精度と安定性が必要である、ためである。
【００１４】第２の問題点として、図７を参照して説明
した従来の半導体装置等のように、テープ（フィルムキ
ャリヤ）タイプの場合、組立コストが高い、ということ
である。
した従来の半導体装置等のように、テープ（フィルムキ
ャリヤ）タイプの場合、組立コストが高い、ということ
である。
【００１５】その理由は、従来の組立設備を共用できな
い、ためである。また、テープフィルムキャリヤ材その
ものの、材料及び加工コストが高いことによる。
い、ためである。また、テープフィルムキャリヤ材その
ものの、材料及び加工コストが高いことによる。
【００１６】したがって、本発明は、上記問題点に鑑み
てなされたものであって、その目的は、大きさをチップ
サイズにちかくしてパケージの小型化を可能とすると共
に、安定性、信頼性を向上し、且つ、好ましくは従来の
組立ラインをそのまま利用しすることを可能としコスト
の上昇を回避した樹脂封止型の半導体装置を提供するこ
とにある。
てなされたものであって、その目的は、大きさをチップ
サイズにちかくしてパケージの小型化を可能とすると共
に、安定性、信頼性を向上し、且つ、好ましくは従来の
組立ラインをそのまま利用しすることを可能としコスト
の上昇を回避した樹脂封止型の半導体装置を提供するこ
とにある。
【００１７】
【課題を解決するための手段】前記目的を達成するた
め、本発明の半導体装置は、リードフレームの内部リー
ドの一方の面に接着剤を介し半導体素子（以下「チッ
プ」という）を固着し、前記チップの電極端子（以下
「パッド」という）と前記内部リードとをワイヤーで電
気的に接続し樹脂封止してなる半導体装置において、前
記内部リードの、前記接着剤で前記チップに固着される
面と反対の表面に、金属箔からなる突起を備え、該金属
箔は、前記内部リードとの接合面側の表面は、前記内部
リードとの圧着性を考慮したＡｕやＡｇの金属膜から形
成され、他方の表面は、半田付性を考慮したＡｕや半田
の金属膜から形成されている、ことを特徴とする。
め、本発明の半導体装置は、リードフレームの内部リー
ドの一方の面に接着剤を介し半導体素子（以下「チッ
プ」という）を固着し、前記チップの電極端子（以下
「パッド」という）と前記内部リードとをワイヤーで電
気的に接続し樹脂封止してなる半導体装置において、前
記内部リードの、前記接着剤で前記チップに固着される
面と反対の表面に、金属箔からなる突起を備え、該金属
箔は、前記内部リードとの接合面側の表面は、前記内部
リードとの圧着性を考慮したＡｕやＡｇの金属膜から形
成され、他方の表面は、半田付性を考慮したＡｕや半田
の金属膜から形成されている、ことを特徴とする。
【００１８】また、本発明は、リードフレームの内部リ
ードの一方の面に接着剤を介し半導体素子（以下「チッ
プ」という）を固着し、前記チップの電極端子（以下
「パッド」という）と前記内部リードとをワイヤーで電
気的に接続し樹脂封止してなる半導体装置に用いられる
リードフレームにおいて、前記内部リードの前記接着剤
で前記チップに固着される面と反対の表面に、金属箔を
打ち抜くとともに前記内部リード表面に該金属箔を圧着
する打ち抜きバンプ法によって突起を備えたことを特徴
とする。
ードの一方の面に接着剤を介し半導体素子（以下「チッ
プ」という）を固着し、前記チップの電極端子（以下
「パッド」という）と前記内部リードとをワイヤーで電
気的に接続し樹脂封止してなる半導体装置に用いられる
リードフレームにおいて、前記内部リードの前記接着剤
で前記チップに固着される面と反対の表面に、金属箔を
打ち抜くとともに前記内部リード表面に該金属箔を圧着
する打ち抜きバンプ法によって突起を備えたことを特徴
とする。
【００１９】［作用］本発明の作用について説明する
と、本発明においては、リードフレームの内部リード上
面に突起を設け、前記突起を露出するように樹脂封止す
るため、リードフレームにＤｐ加工を施す必要がなくＤ
ｐの加工しろが不要となり、かつ前記突起は複数列に配
置することもできるため、従来よりも小型のパッケージ
となる。
と、本発明においては、リードフレームの内部リード上
面に突起を設け、前記突起を露出するように樹脂封止す
るため、リードフレームにＤｐ加工を施す必要がなくＤ
ｐの加工しろが不要となり、かつ前記突起は複数列に配
置することもできるため、従来よりも小型のパッケージ
となる。
【００２０】また、リードフレームを用いて従来のＬＯ
Ｃ組立ラインが使用できるため、テープ（フィルムキャ
リヤ）タイプの小型パッケージに比べ、資材費および組
立コストが大幅に安くなる。
Ｃ組立ラインが使用できるため、テープ（フィルムキャ
リヤ）タイプの小型パッケージに比べ、資材費および組
立コストが大幅に安くなる。
【００２１】
【発明の実施の形態】本発明の実施の形態について図面
を参照して以下に説明する。
を参照して以下に説明する。
【００２２】図１は本発明の実施の形態の構成を示す図
であり、図１（ａ）は断面図、図１（ｂ）は半田ボール
取付面側から見た平面図であり、図１（ａ）は図１
（ｂ）のＡ−Ａ線の断面図である。
であり、図１（ａ）は断面図、図１（ｂ）は半田ボール
取付面側から見た平面図であり、図１（ａ）は図１
（ｂ）のＡ−Ａ線の断面図である。
【００２３】図１を参照すると、本発明の実施の形態で
は、内部リード４上に突起５を設け、突起の裏面側に接
着剤３を用いてチップ１の素子面と接着されており、ワ
イヤー７を介してパッド２０と内部リード４とが電気的
に接続した後、突起５が樹脂２の表面から露出するよう
にして封止され、露出した突起５に、半田ボール６が取
付けられている。
は、内部リード４上に突起５を設け、突起の裏面側に接
着剤３を用いてチップ１の素子面と接着されており、ワ
イヤー７を介してパッド２０と内部リード４とが電気的
に接続した後、突起５が樹脂２の表面から露出するよう
にして封止され、露出した突起５に、半田ボール６が取
付けられている。
【００２４】ワイヤーボンディングが突起５側で行なわ
れるので、ワイヤー露出防止のために突起５の高さはワ
イヤー高さ以上とされる。また、安定したボンディング
を行うためには、突起の高さとしては、１０μｍ以上が
望ましい。
れるので、ワイヤー露出防止のために突起５の高さはワ
イヤー高さ以上とされる。また、安定したボンディング
を行うためには、突起の高さとしては、１０μｍ以上が
望ましい。
【００２５】図１に示すように、本発明の実施の形態で
は、端子を片側に複数列配置することが可能であり、例
えば片側２列配置の場合、単列配置に比べて同じ端子ピ
ッチなら２倍の端子数を有することができ、同じ端子数
にするならパッケージの全長は約半分の長さにすること
ができる。このため、従来のリードフレームを用いた小
型パッケージに較べ、より小型でかつ多くの端子を有す
る樹脂封止半導体装置を実現できる。
は、端子を片側に複数列配置することが可能であり、例
えば片側２列配置の場合、単列配置に比べて同じ端子ピ
ッチなら２倍の端子数を有することができ、同じ端子数
にするならパッケージの全長は約半分の長さにすること
ができる。このため、従来のリードフレームを用いた小
型パッケージに較べ、より小型でかつ多くの端子を有す
る樹脂封止半導体装置を実現できる。
【００２６】また、本発明の実施の形態に係る樹脂封止
半導体装置を実装した場合、実装基板と半導体装置の間
には、半田ペーストと半田ボールの高さがあり、従来技
術に比べ、実装後の実装部にかかる応力の緩和効果があ
り、実装部にクラックが入ることを防止することも可能
である。
半導体装置を実装した場合、実装基板と半導体装置の間
には、半田ペーストと半田ボールの高さがあり、従来技
術に比べ、実装後の実装部にかかる応力の緩和効果があ
り、実装部にクラックが入ることを防止することも可能
である。
【００２７】次に、本発明の実施の形態に係る樹脂封止
型半導体装置は、リードフレームを用いてＬＯＣ構造を
採用しているため、従来のＬＯＣ構造の半導体装置など
で使用されている組立ライン設備をそのまま共用するこ
とができる。このため、テープ（フィルムキャリヤ）タ
イプのように特殊な設備を導入する必要がなく、従来の
リードフレームを用いた樹脂封止型半導体装置と同等以
下の組立コストで組立を行うことが可能である。
型半導体装置は、リードフレームを用いてＬＯＣ構造を
採用しているため、従来のＬＯＣ構造の半導体装置など
で使用されている組立ライン設備をそのまま共用するこ
とができる。このため、テープ（フィルムキャリヤ）タ
イプのように特殊な設備を導入する必要がなく、従来の
リードフレームを用いた樹脂封止型半導体装置と同等以
下の組立コストで組立を行うことが可能である。
【００２８】本発明の実施の形態では、ＳＯＰなどの工
程と比較すると半田ボールを取付ける工程が増えるが、
リード成形工程が不要であり、工程数も従来と変わるこ
とはない。
程と比較すると半田ボールを取付ける工程が増えるが、
リード成形工程が不要であり、工程数も従来と変わるこ
とはない。
【００２９】次に、本発明の実施の形態の樹脂封止型半
導体装置の製造方法について説明する。
導体装置の製造方法について説明する。
【００３０】内部リードを少なくとも有する従来の樹脂
封止型半導体装置と同様のリードフレームを準備し、内
部リードの所定の位置に突起を形成する。突起の形成方
法としては、金属片を圧着して突起とする方法、半田ボ
ールを接合する方法等により行われる。
封止型半導体装置と同様のリードフレームを準備し、内
部リードの所定の位置に突起を形成する。突起の形成方
法としては、金属片を圧着して突起とする方法、半田ボ
ールを接合する方法等により行われる。
【００３１】次に、内部リードの突起を形成した面の反
対面に、単層の接着剤または絶縁テープの両面に接着剤
を塗布した３層テープを貼り付ける。これらの接着層
は、従来のＬＯＣ構造のリードフレームに使用されるも
のと同一のものが使用可能であり、この時点で、本発明
の実施の形態に係るリードフレームは、従来の接着剤層
の付いたＬＯＣ構造のリードフレームに対し、接着剤層
の付いた面の反対面に突起を有すること以外、ほぼ同一
の構造となっている。
対面に、単層の接着剤または絶縁テープの両面に接着剤
を塗布した３層テープを貼り付ける。これらの接着層
は、従来のＬＯＣ構造のリードフレームに使用されるも
のと同一のものが使用可能であり、この時点で、本発明
の実施の形態に係るリードフレームは、従来の接着剤層
の付いたＬＯＣ構造のリードフレームに対し、接着剤層
の付いた面の反対面に突起を有すること以外、ほぼ同一
の構造となっている。
【００３２】次に、図１に示すように、従来のＬＯＣ構
造のリードフレーム同様、接着剤層の付いたリードフレ
ームに対し、半導体チップ１の素子面を接着剤３を介し
てリードフレームの内部リード４に貼り付け、半導体チ
ップ１の電極２０と内部リードとをワイヤー７でボンデ
ィングする。内部リード４には、ワイヤーボンディング
を考慮して、ＡｇやＡｕ等のメッキをあらかじめ施して
おく。
造のリードフレーム同様、接着剤層の付いたリードフレ
ームに対し、半導体チップ１の素子面を接着剤３を介し
てリードフレームの内部リード４に貼り付け、半導体チ
ップ１の電極２０と内部リードとをワイヤー７でボンデ
ィングする。内部リード４には、ワイヤーボンディング
を考慮して、ＡｇやＡｕ等のメッキをあらかじめ施して
おく。
【００３３】次に、従来の樹脂封止型半導体装置の製造
方法と同様に、トランスファーモールド法によって、チ
ップ１や内部リード４等をエポキシ樹脂２等で樹脂封止
すると同時に、リードフレームに形成された突起５の一
主面を樹脂２から露出させる。
方法と同様に、トランスファーモールド法によって、チ
ップ１や内部リード４等をエポキシ樹脂２等で樹脂封止
すると同時に、リードフレームに形成された突起５の一
主面を樹脂２から露出させる。
【００３４】ついで、樹脂表面に捺印を施し、露出した
突起５の表面上に半田ボール６をリフロー法等で取り付
け、金型等で半導体装置外形を切断してリードフレーム
から分離し、電気選別等を実施して、半導体装置が完成
する。
突起５の表面上に半田ボール６をリフロー法等で取り付
け、金型等で半導体装置外形を切断してリードフレーム
から分離し、電気選別等を実施して、半導体装置が完成
する。
【００３５】
【実施例】上記した本発明の実施の形態について更に詳
細に説明すべく、本発明の実施例を図面を参照して以下
に説明する。
細に説明すべく、本発明の実施例を図面を参照して以下
に説明する。
【００３６】［実施例１］図２は、本発明の第１の実施
例の構成を示す図である。図２を参照すると、本発明の
第１の実施例は、内部リード４上に突起であるバンプ１
０が設けられ、内部リードの裏面側には接着剤３を介し
てチップ１の素子面側が接着されており、チップ１の電
極と内部リード４とはＡｕ等からなるワイヤーで電気的
に接続されており、バンプ１０の一主面が露出するよう
にチップや内部リード等が樹脂で封止され、露出してい
るバンプ１０の一主面に半田ボール６が取り付けられて
いる。
例の構成を示す図である。図２を参照すると、本発明の
第１の実施例は、内部リード４上に突起であるバンプ１
０が設けられ、内部リードの裏面側には接着剤３を介し
てチップ１の素子面側が接着されており、チップ１の電
極と内部リード４とはＡｕ等からなるワイヤーで電気的
に接続されており、バンプ１０の一主面が露出するよう
にチップや内部リード等が樹脂で封止され、露出してい
るバンプ１０の一主面に半田ボール６が取り付けられて
いる。
【００３７】ここで、バンプ１０はワイヤー７が樹脂裏
面から露出しないように、１００μｍ以上に形成され、
内部リードとの接合面には接合性を考慮したＡｕやＡｇ
等の金属層を、半田ボールの取り付け面には、半田付性
を考慮したＡｕや半田等の金属層を設けることが望まし
い。
面から露出しないように、１００μｍ以上に形成され、
内部リードとの接合面には接合性を考慮したＡｕやＡｇ
等の金属層を、半田ボールの取り付け面には、半田付性
を考慮したＡｕや半田等の金属層を設けることが望まし
い。
【００３８】次に、本発明の第１の実施例に係る半導体
装置の製造方法について説明する。
装置の製造方法について説明する。
【００３９】一方の面に突起であるバンプを設け、反対
の面に接着剤層が設けられた内部リードを少なくとも有
するリードフレームを準備し、次に図２に示すように、
チップ１の素子面に対し接着剤３を介して内部リード４
を接着し、チップ１の電極と内部リード４とをワイヤー
７で接合後、バンプ１０の一主面が露出するように樹脂
２で封止する。ついで捺印工程と半田ボール６を露出し
たバンプ１０に取り付ける工程と半導体装置外形を切断
してリードフレームから分離する工程と電気選別工程等
を経て半導体装置が完成する。
の面に接着剤層が設けられた内部リードを少なくとも有
するリードフレームを準備し、次に図２に示すように、
チップ１の素子面に対し接着剤３を介して内部リード４
を接着し、チップ１の電極と内部リード４とをワイヤー
７で接合後、バンプ１０の一主面が露出するように樹脂
２で封止する。ついで捺印工程と半田ボール６を露出し
たバンプ１０に取り付ける工程と半導体装置外形を切断
してリードフレームから分離する工程と電気選別工程等
を経て半導体装置が完成する。
【００４０】ここで、バンプ１０の形成方法は、金属箔
を金型のポンチで打ち抜きと同時に内部リードの所定の
位置に圧着する打ち抜きバンプ方式で行う。金属箔を選
択することで、ＣｕやＡｕ等の単一材料でも半田を両面
に形成したＣｕ等の複合材料でも自由に選択できるとい
う利点がある。この場合は、Ｃｕ等の単一材料でも可能
であるが、内部リード面に圧着するバンプの面はＡｕや
Ａｇ等の圧着性を考慮したメッキを施し、半田ボール６
を取り付けるバンプ１０の面は、Ａｕや半田等の半田付
性を考慮したメッキを施したＣｕや４２合金等の複合材
料を用いることもできる。また、これらのメッキはいず
れか一方のみでも良く、メッキ以外の金属箔のクラッド
材の使用による方法での形成でも良い。
を金型のポンチで打ち抜きと同時に内部リードの所定の
位置に圧着する打ち抜きバンプ方式で行う。金属箔を選
択することで、ＣｕやＡｕ等の単一材料でも半田を両面
に形成したＣｕ等の複合材料でも自由に選択できるとい
う利点がある。この場合は、Ｃｕ等の単一材料でも可能
であるが、内部リード面に圧着するバンプの面はＡｕや
Ａｇ等の圧着性を考慮したメッキを施し、半田ボール６
を取り付けるバンプ１０の面は、Ａｕや半田等の半田付
性を考慮したメッキを施したＣｕや４２合金等の複合材
料を用いることもできる。また、これらのメッキはいず
れか一方のみでも良く、メッキ以外の金属箔のクラッド
材の使用による方法での形成でも良い。
【００４１】さらに、本発明の第１の実施例において
は、金属箔の打ち拭きによる形成であるため、バンプ高
さは金属箔の厚みを選択することで自由に選択すること
ができ、バンプ高さのバラツキも少ないという利点があ
り、樹脂封止時にバンプの一主面を露出する時に樹脂バ
リの発生が少ないという作用効果もある。
は、金属箔の打ち拭きによる形成であるため、バンプ高
さは金属箔の厚みを選択することで自由に選択すること
ができ、バンプ高さのバラツキも少ないという利点があ
り、樹脂封止時にバンプの一主面を露出する時に樹脂バ
リの発生が少ないという作用効果もある。
【００４２】なお、本発明の第１の実施例において、突
起以外については従来の樹脂封止型半導体装置と同様の
材料であり、内部リードとチップとを接着する接着剤は
従来のＬＯＣ構造のリードフレームと同一の熱硬化性樹
脂または熱可塑性樹脂をベースにした接着剤を使用し、
接着剤の単層またはポリイミド等の絶縁テープの両面に
上記接着剤を塗布した３層のテープを使用する。また、
内部リードを形成するリードフレームも特殊な加工をす
ること無く、従来のエッチング法またはプレス法によっ
て製造可能である。
起以外については従来の樹脂封止型半導体装置と同様の
材料であり、内部リードとチップとを接着する接着剤は
従来のＬＯＣ構造のリードフレームと同一の熱硬化性樹
脂または熱可塑性樹脂をベースにした接着剤を使用し、
接着剤の単層またはポリイミド等の絶縁テープの両面に
上記接着剤を塗布した３層のテープを使用する。また、
内部リードを形成するリードフレームも特殊な加工をす
ること無く、従来のエッチング法またはプレス法によっ
て製造可能である。
【００４３】［実施例２］次に、本発明の第２の実施例
について説明する。図３は、本発明の第２の実施例の構
成を示す断面図である。
について説明する。図３は、本発明の第２の実施例の構
成を示す断面図である。
【００４４】図３を参照すると、本発明の第２の実施例
においては、内部リード４上の突起をＣｕ等の金属を芯
とし、周囲に半田等を被覆したコアボール８で形成した
半導体装置の断面図である。コアボールの内部リードへ
の取り付けは、芯に被覆された半田を介して行う。半田
付性を考慮して、内部リード上のコアボール取り付け部
にはＡｕや半田等の金属をメッキ等で施しておくことが
望ましい。
においては、内部リード４上の突起をＣｕ等の金属を芯
とし、周囲に半田等を被覆したコアボール８で形成した
半導体装置の断面図である。コアボールの内部リードへ
の取り付けは、芯に被覆された半田を介して行う。半田
付性を考慮して、内部リード上のコアボール取り付け部
にはＡｕや半田等の金属をメッキ等で施しておくことが
望ましい。
【００４５】ワイヤー７の高さを確保するために、コア
ボール８の径は１００μｍ以上のものを使用することが
望ましい。
ボール８の径は１００μｍ以上のものを使用することが
望ましい。
【００４６】本実施例では、コアボール８の芯を硬い材
料とすることで、突起としてのコアボール高さが安定
し、且つ、突起形成は全突起に対し同時に行うことがで
きるという利点がある。
料とすることで、突起としてのコアボール高さが安定
し、且つ、突起形成は全突起に対し同時に行うことがで
きるという利点がある。
【００４７】［実施例３］図４は、本発明の第３の実施
例の構成を示す断面図である。図４を参照すると、本発
明の第３の実施例においては、突起を導電性ペースト１
１で形成している。ボンディング前までに、スクリーン
印刷などにより、ＣｕペーストやＡｇペーストなどの導
電性ペーストを内部リード４上に印刷し、リフローなど
で硬化し突起を形成する。
例の構成を示す断面図である。図４を参照すると、本発
明の第３の実施例においては、突起を導電性ペースト１
１で形成している。ボンディング前までに、スクリーン
印刷などにより、ＣｕペーストやＡｇペーストなどの導
電性ペーストを内部リード４上に印刷し、リフローなど
で硬化し突起を形成する。
【００４８】［実施例４］図５は、本発明の第４の実施
例の構成を示す断面図である。図４を参照すると、本発
明の第４の実施例においては、突起を内部リード４をプ
レス加工し、凸部を設けることにより形成している。曲
げや絞り加工などのプレス加工で内部リード４の一部に
プレス加工部１２を設けて突起を形成している。リード
フレームパターンのプレス加工と共に行うことにより、
安価な突起付リードフレームの提供が可能となる。
例の構成を示す断面図である。図４を参照すると、本発
明の第４の実施例においては、突起を内部リード４をプ
レス加工し、凸部を設けることにより形成している。曲
げや絞り加工などのプレス加工で内部リード４の一部に
プレス加工部１２を設けて突起を形成している。リード
フレームパターンのプレス加工と共に行うことにより、
安価な突起付リードフレームの提供が可能となる。
【００４９】
【発明の効果】以上説明したように、本発明によれば下
記記載の効果を奏する。
記記載の効果を奏する。
【００５０】本発明の第１の効果は、従来のリードフレ
ームを用いた小型パッケージに比べて、より小型化で
き、且つ、リード端子を樹脂封入後安定して露出でき
る、ということである。
ームを用いた小型パッケージに比べて、より小型化で
き、且つ、リード端子を樹脂封入後安定して露出でき
る、ということである。
【００５１】その理由は、本発明においては、内部リー
ドにＤｐ加工を施さないので、内部リードとリード端子
との段差のバラツキがないからである。
ドにＤｐ加工を施さないので、内部リードとリード端子
との段差のバラツキがないからである。
【００５２】本発明の第２の効果は、資材費および組立
コストが大幅に低減できる、ということである。
コストが大幅に低減できる、ということである。
【００５３】その理由は、本発明においては、テープタ
イプと異なり、リードフレームを用いており、従来の組
立設備を共用することができるからである。
イプと異なり、リードフレームを用いており、従来の組
立設備を共用することができるからである。
【図１】本発明の実施の形態の構成を示す図であり、
（ａ）は断面図、（ｂ）は平面図である。
（ａ）は断面図、（ｂ）は平面図である。
【図２】本発明の第１の実施例の構成を示す断面図であ
る。
る。
【図３】本発明の第２の実施例の構成を示す断面図であ
る。
る。
【図４】本発明の第３の実施例の構成を示す断面図であ
る。
る。
【図５】本発明の第４の実施例の構成を示す断面図であ
る。
る。
【図６】従来の樹脂封止小型半導体装置の構成を示す図
であり、（ａ）は断面図、（ｂ）は平面図である。
であり、（ａ）は断面図、（ｂ）は平面図である。
【図７】別の従来の小型半導体装置の構成を示す断面図
である。
である。
１ チップ ２ 樹脂 ３ 接着剤 ４ 内部リード ５ 突起 ６ 半田ボール ７ ワイヤー ８ コアボール ９ 導電性接着剤 １０ バンプ １１ 導電性ペースト １２ プレス加工部 １３ Ｄｐ加工部 １４ 端子部 １５ 電極 １６ フィルムキャリヤ １７ 配線 １８ 突起状パッド １９ ビアホール ２０ パッド
Claims (7)
- 【請求項１】リードフレームの内部リードの一方の面に
半導体素子（以下「チップ」という）を配置し、前記チ
ップの電極端子（以下「パッド」という）と前記内部リ
ードとをワイヤーで電気的に接続し樹脂封止してなる半
導体装置に用いられるリードフレームにおいて、 前記内部リードの、接着剤で前記チップに固着される面
と反対の面に、金属箔からなる突起を備え、該金属箔
は、前記内部リードとの接合面側の表面は、前記内部リ
ードとの圧着性を考慮したＡｕやＡｇの金属膜から形成
され、他方の表面は、半田付性を考慮したＡｕや半田の
金属膜から形成されている、ことを特徴とするリードフ
レーム。 - 【請求項２】リードフレームの内部リードの一方の面に
接着剤を介し半導体素子（以下「チップ」という）を固
着し、前記チップの電極端子（以下「パッド」という）
と前記内部リードとをワイヤーで電気的に接続し樹脂封
止してなる半導体装置に用いられるリードフレームにお
いて、 前記内部リードの、前記接着剤で前記チップに固着され
る面と反対の表面に、金属箔からなる突起を備え、該金
属箔は、前記内部リードとの接合面側の表面は、前記内
部リードとの圧着性を考慮したＡｕやＡｇの金属膜から
形成され、他方の表面は、半田付性を考慮したＡｕや半
田の金属膜から形成されている、ことを特徴とするリー
ドフレーム。 - 【請求項３】前記金属箔が、半田を両面に形成したＣｕ
の複合材料から形成されてなる、ことを特徴とする請求
項１又は２記載のリードフレーム。 - 【請求項４】リードフレームの内部リードの一方の面に
接着剤を介し半導体素子（以下「チップ」という）を固
着し、前記チップの電極端子（以下「パッド」という）
と前記内部リードとをワイヤーで電気的に接続し樹脂封
止してなる半導体装置に用いられるリードフレームにお
いて、 前記内部リードの前記接着剤で前記チップに固着される
面と反対の表面に、Ｃｕの金属を芯とし半田を被覆した
コアボールを取り付けてなる突起を備えた、ことを特徴
とするリードフレーム。 - 【請求項５】リードフレームの内部リードの一方の面に
接着剤を介し半導体素子（以下「チップ」という）を固
着し、前記チップの電極端子（以下「パッド」という）
と前記内部リードとをワイヤーで電気的に接続し樹脂封
止してなる半導体装置に用いられるリードフレームにお
いて、 前記内部リードの、前記接着剤で前記チップに固着され
る面と反対の表面に、金属箔を打ち抜くとともに前記内
部リード表面に該金属箔を圧着する打ち抜きバンプ法に
よって形成されてなる突起を備え、前記内部リード表面
の前記突起の一方の面は、前記内部リードとの圧着性を
考慮した、ＡｕやＡｇの金属膜が形成され、他方の面は
半田付性を考慮した、Ａｕや半田の金属膜が形成されて
いることを特徴とするリードフレーム。 - 【請求項６】請求項１〜５のいずれか一に記載の前記リ
ードフレームを備えたことを特徴とする樹脂封止型半導
体装置。 - 【請求項７】リードフレームの内部リードの一方の面に
半導体素子（以下「チップ」という）を配置し、前記チ
ップの電極端子（以下「パッド」という）と前記内部リ
ードとをワイヤーで電気的に接続し樹脂封止してなる半
導体装置において、前記内部リードは、チップの面にほぼ平行な形状を有
し、かつ、前記チップの配置される面と反対の面に突起
部を備え、前記突起部端面が封止樹脂の表面から露出す
るように封止され、前記露出した突起部端面に外部端子
が取り付けられてなり、かつ、前記突起部がバンプ、導
電性樹脂で前記内部リードと接合されるコアボールより
なる、 ことを特徴とする樹脂封止型半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9187768A JP2956659B2 (ja) | 1997-06-27 | 1997-06-27 | 半導体装置およびそのリードフレーム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9187768A JP2956659B2 (ja) | 1997-06-27 | 1997-06-27 | 半導体装置およびそのリードフレーム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1126648A JPH1126648A (ja) | 1999-01-29 |
| JP2956659B2 true JP2956659B2 (ja) | 1999-10-04 |
Family
ID=16211879
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9187768A Expired - Fee Related JP2956659B2 (ja) | 1997-06-27 | 1997-06-27 | 半導体装置およびそのリードフレーム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2956659B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100578660B1 (ko) * | 1999-03-25 | 2006-05-11 | 주식회사 하이닉스반도체 | 반도체 패키지의 구조 및 그 제조방법 |
| KR20030012191A (ko) * | 2001-07-31 | 2003-02-12 | 주식회사 심텍 | 다이틸트 방지용 구리도트를 갖는 윈도우 칩 스케일패키지용 인쇄회로기판 |
| JP4173346B2 (ja) * | 2001-12-14 | 2008-10-29 | 株式会社ルネサステクノロジ | 半導体装置 |
| EP1659628A1 (en) * | 2004-11-23 | 2006-05-24 | Optium Care International Tech. Inc. | High lead density electronic device |
| GB0721927D0 (en) | 2007-11-08 | 2007-12-19 | Cambridge Silicon Radio Ltd | Chip packaging |
| JP2010183122A (ja) * | 2010-05-27 | 2010-08-19 | Texas Instr Japan Ltd | 半導体装置及びその製造方法 |
-
1997
- 1997-06-27 JP JP9187768A patent/JP2956659B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH1126648A (ja) | 1999-01-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6861734B2 (en) | Resin-molded semiconductor device | |
| US6720207B2 (en) | Leadframe, resin-molded semiconductor device including the leadframe, method of making the leadframe and method for manufacturing the device | |
| US7049684B2 (en) | Lead frame and method of producing the same, and resin-encapsulated semiconductor device and method of producing the same | |
| US7662672B2 (en) | Manufacturing process of leadframe-based BGA packages | |
| US4974057A (en) | Semiconductor device package with circuit board and resin | |
| US7816187B2 (en) | Method for fabricating semiconductor package free of substrate | |
| US6753599B2 (en) | Semiconductor package and mounting structure on substrate thereof and stack structure thereof | |
| JP3046024B1 (ja) | リ―ドフレ―ムおよびそれを用いた樹脂封止型半導体装置の製造方法 | |
| JP2005317998A5 (ja) | ||
| JP2000243887A (ja) | 半導体装置とその製造方法 | |
| US6692991B2 (en) | Resin-encapsulated semiconductor device and method for manufacturing the same | |
| US6894904B2 (en) | Tab package | |
| JP3072291B1 (ja) | リ―ドフレ―ムとそれを用いた樹脂封止型半導体装置およびその製造方法 | |
| JP2956659B2 (ja) | 半導体装置およびそのリードフレーム | |
| KR100831481B1 (ko) | 반도체 장치와 그것을 이용한 반도체 패키지 및 회로 장치 | |
| JPH11163024A (ja) | 半導体装置とこれを組み立てるためのリードフレーム、及び半導体装置の製造方法 | |
| JP2000243880A (ja) | 半導体装置とその製造方法 | |
| JP2003086751A (ja) | リードフレーム、樹脂封止型半導体装置及びその製造方法 | |
| JP2001077285A (ja) | リードフレームとそれを用いた樹脂封止型半導体装置の製造方法 | |
| JP2954108B2 (ja) | 半導体装置およびその製造方法 | |
| JP6923299B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP2001077275A (ja) | リードフレームとそれを用いた樹脂封止型半導体装置の製造方法 | |
| JP2001077273A (ja) | リードフレームとそれを用いた樹脂封止型半導体装置の製造方法 | |
| JP2001077271A (ja) | リードフレームとそれを用いた樹脂封止型半導体装置の製造方法 | |
| JP2001077284A (ja) | リードフレームとそれを用いた樹脂封止型半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990622 |
|
| LAPS | Cancellation because of no payment of annual fees |