KR20030012191A - 다이틸트 방지용 구리도트를 갖는 윈도우 칩 스케일패키지용 인쇄회로기판 - Google Patents
다이틸트 방지용 구리도트를 갖는 윈도우 칩 스케일패키지용 인쇄회로기판 Download PDFInfo
- Publication number
- KR20030012191A KR20030012191A KR1020010046108A KR20010046108A KR20030012191A KR 20030012191 A KR20030012191 A KR 20030012191A KR 1020010046108 A KR1020010046108 A KR 1020010046108A KR 20010046108 A KR20010046108 A KR 20010046108A KR 20030012191 A KR20030012191 A KR 20030012191A
- Authority
- KR
- South Korea
- Prior art keywords
- die
- circuit board
- printed circuit
- chip scale
- scale package
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
Abstract
본 발명의 목적은 인쇄회로기판에서 다이가 접착될 영역의 외곽에 복수개의 도트형 동박을 형성시켜 다이가 일정 높이를 유지하면서 접착되도록 하여, 접착시 발생되는 다이의 기울어짐을 방지함으로써, 윈도우 칩 스케일 패키지의 불량율을 감소시킨 다이틸트 방지용 구리도트를 갖는 윈도우 칩 스케일 패키지용 인쇄회로기판을 제공하는데 있다.
상기 목적을 이루기 위해 본 발명은 기판 하부의 회로 배선 패턴과 반도체 칩의 입/출력 패드의 와이어 본딩을 위해 관통된 윈도우(22)를 갖는 윈도우 칩 스케일 패키지용 인쇄회로기판(21)에 있어서, 상기 기판(21)은 다이접착 영역의 외곽에 다이접착시 다이를 일정 높이로 유지시키기 위해 형성된 복수개의 도트형 동박(24)을 더 포함한 것을 특징으로 한다.
Description
본 발명은 윈도우 칩 스케일 패키지용 인쇄회로기판에 관한 것으로서, 특히, 인쇄회로기판에서 다이가 접착될 영역의 외곽에 복수개의 도트형 동박을 형성시켜 다이가 일정 높이를 유지하면서 접착되도록 하여, 접착시 발생되는 다이의 기울어짐을 방지함으로써, 윈도우 칩 스케일 패키지의 불량율을 감소시킨 다이틸트 방지용 구리도트를 갖는 윈도우 칩 스케일 패키지용 인쇄회로기판에 관한 것이다.
최근 전자제품이 소형화됨에 따라 제품내에 실장되는 반도체 소자 또한 고집적화 및 소형화의 요구가 증가되고 있는 추세이다. 이러한 추세에 발맞추어 한정된 크기의 기판상에 보다 많은 수의 반도체 칩을 실장하기 위해 반도체 패키지의 크기 및 두께를 감소시키기 위한 연구가 활발하게 이루어지고 있으며, 그 연구결과의 한예로 칩 스케일 패키지가 있다.
칩 스케일 패키지는 반도체 소자의 크기를 패키지 내부의 반도체 칩 크기와 거의 유사하게 제작하여 반도체 소자의 점유면적을 줄인 것이다. 그러나, 이러한 칩 스케일 패키지는 그 크기가 매우 작기 때문에 근소한 오차에 의해서도 불량을 발생시키게 된다. 따라서, 반도체 소자 제조업체에서는 이러한 오차를 감소시키기 위한 노력을 기울이고 있다.
도 1은 종래의 윈도우 칩 스케일 패키지용 인쇄회로기판의 평면도로서, 기판 하부의 회로 배선 패턴과 반도체 칩의 입/출력 패드의 와이어 본딩을 위해 관통된 윈도우(12)를 갖는 리지드 기판(11)의 상부에는 다이접착 영역을 제외하고 솔더레지스트(13)로 덮여있다.
도 2는 종래의 인쇄회로기판에 다이가 접착된 상태를 나타내는 측단면도이다.
도면과 같이, 다이접착 영역을 제외하고 솔더레지스트(13)가 덮여있는 리지드 기판(11)의 상부에는 다이접착필름(14)에 의해 다이(15)가 접착된다.
상기에서, 다이접착필름(14)에 의한 다이(15)의 접착은 고온에 의한 다이접착필름(14)의 상변화에 의해 이루어지게 된다.
이때, 다이접착필름(14)이 고온에 의해 녹아 기판(11)상에 불균형하게 분포됨에 따라 다이(15)가 기울어지게 되는 현상이 발생하게 된다.
도면에서는 다이접착필름(14)의 높이가 솔더레지스트(13)보다 높아 다이접착필름(14)의 일부가 솔더레지스트(13)상으로 퍼져 다이(15)가 한쪽으로 기울어진 상태를 나타내고 있다.
이러한 다이(15)의 기울어짐은 와이어 본딩 및 몰딩공정에서 불량을 유발하고, 또한, 패키지의 어셈블리 이후 다이 크랙(crack), 팝콘(pop-corn)불량 등을 발생하여 반도체 소자의 신뢰성을 감소시키게 되는 문제점이 있다.
상기의 문제점을 해결하기 위한 본 발명의 목적은 인쇄회로기판에서 다이가 접착될 영역의 외곽에 복수개의 도트형 동박을 형성시켜 다이가 일정 높이를 유지하면서 접착되도록 하여, 접착시 발생되는 다이의 기울어짐을 방지함으로써, 윈도우 칩 스케일 패키지의 불량율을 감소시킨 다이틸트 방지용 구리도트를 갖는 윈도우 칩 스케일 패키지용 인쇄회로기판을 제공하는데 있다.
도 1은 종래의 윈도우 칩 스케일 패키지용 인쇄회로기판의 평면도,
도 2는 종래의 인쇄회로기판에 다이가 접착된 상태를 나타내는 측단면도,
도 3은 본 발명에 의한 다이틸트 방지용 구리도트를 갖는 윈도우 칩 스케일 패키지용 인쇄회로기판의 평면도,
도 4는 본 발명의 제1실시예에 의한 인쇄회로기판에 다이가 접착된 상태를 나타내는 측단면도,
도 5는 본 발명의 제2실시예에 의한 인쇄회로기판에 다이가 접착된 상태를 나타내는 측단면도.
<도면의 주요부분에 대한 부호의 설명>
11, 21 : 리지드 기판12, 22 : 윈도우
13, 23 : 솔더레지스트14, 25 : 다이접착필름
15, 26 : 다이24 : 동박
상기 목적을 이루기 위해, 본 발명은 기판 하부의 회로 배선 패턴과 반도체 칩의 입/출력 패드의 와이어 본딩을 위해 관통된 윈도우를 갖는 윈도우 칩 스케일 패키지용 인쇄회로기판에 있어서, 상기 기판은 상부의 다이접착 영역의 외곽에 다이접착시 다이를 일정 높이로 유지시키기 위해 형성된 복수개의 도트형 동박을 더 포함한 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명을 좀 더 상세히 설명한다.
도 3은 본 발명에 의한 다이틸트 방지용 구리도트를 갖는 윈도우 칩 스케일 패키지용 인쇄회로기판의 평면도로서, 기판 하부의 회로 배선 패턴과 반도체 칩의 입/출력 패드의 와이어 본딩을 위해 관통된 윈도우(22)를 갖는 리지드 기판(21)의 상부에는 다이접착시 다이의 기울어짐을 방지하기 위해 다이접착 영역의 외곽에 복수개의 도트형 동박(24)이 형성되어 있고, 그 상부에는 다이접착 영역을 제외하고 솔더레지스트(13)로 덮여있다.
상기에서 솔더레지스트(13)는 반도체 칩에 따라 제거될 수도 있다.
도 4는 본 발명의 제1실시예에 의한 인쇄회로기판에 다이가 접착된 상태를 나타내는 측단면도이다.
도면과 같이, 리지드 기판(21) 상부에 형성된 도트형 동박(24)에 의해 다이접착필름(25)에 의해 기판(21)의 다이접착 영역에 접착된 다이(26)의 높이가 일정하게 유지되고, 솔더레지스트(23)의 높이가 다이접착필름(25)의 높이에 맞춰지게 되어, 다이접착필름(25)이 녹아 솔더레지스트(23)의 상부로 퍼지게 되는 현상을 막을 수 있다.
도 5는 본 발명의 제2실시예에 의한 인쇄회로기판에 다이가 접착된 상태를 나타내는 측단면도이다.
도면에서는 리지드 기판(21)의 상부에 솔더레지스트(23)를 형성시키지 않은 경우의 다이접착 상태를 나타내는 것으로서, 기판(21) 상부의 다이접착영역 외곽에 형성된 복수개의 도트형 동박(24)에 의해 다이(26)가 일정 높이를 유지한 채로 다이접착필름(25)에 의해 리지드 기판(21)의 다이접착영역에 접착된 것을 알 수 있다.
상기한 바와 같이, 본 발명에 의하면 인쇄회로기판에서 다이가 접착될 영역의 외곽에 복수개의 도트형 동박을 형성시켜 다이가 일정 높이를 유지하면서 접착되도록 하여, 접착시 발생되는 다이의 기울어짐을 방지함으로써, 윈도우 칩 스케일 패키지의 불량율을 감소시킬 수 있는 효과가 있다.
Claims (2)
- 기판 하부의 회로 배선 패턴과 반도체 칩의 입/출력 패드의 와이어 본딩을 위해 관통된 윈도우(22)를 갖는 윈도우 칩 스케일 패키지용 인쇄회로기판(21)에 있어서, 상기 기판(21)은 다이접착 영역의 외곽에 다이접착시 다이를 일정 높이로 유지시키기 위해 형성된 복수개의 도트형 동박(24)을 더 포함한 것을 특징으로 하는 다이틸트 방지용 구리도트를 갖는 윈도우 칩 스케일 패키지용 인쇄회로기판.
- 제1항에 있어서, 상기 기판(21)은 다이접착 영역을 제외하고 복수개의 도트형 동박(24)을 포함하는 기판(21) 상부에 형성된 솔더레지스트(13)를 더 포함한 것을 특징으로 하는 다이틸트 방지용 구리도트를 갖는 윈도우 칩 스케일 패키지용 인쇄회로기판.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020010046108A KR20030012191A (ko) | 2001-07-31 | 2001-07-31 | 다이틸트 방지용 구리도트를 갖는 윈도우 칩 스케일패키지용 인쇄회로기판 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020010046108A KR20030012191A (ko) | 2001-07-31 | 2001-07-31 | 다이틸트 방지용 구리도트를 갖는 윈도우 칩 스케일패키지용 인쇄회로기판 |
Publications (1)
Publication Number | Publication Date |
---|---|
KR20030012191A true KR20030012191A (ko) | 2003-02-12 |
Family
ID=27717371
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020010046108A KR20030012191A (ko) | 2001-07-31 | 2001-07-31 | 다이틸트 방지용 구리도트를 갖는 윈도우 칩 스케일패키지용 인쇄회로기판 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR20030012191A (ko) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100858338B1 (ko) * | 2008-03-31 | 2008-09-11 | (주)삼일피엔유 | 반도체 패키지 실장용 인쇄회로기판 |
KR101149446B1 (ko) * | 2010-10-28 | 2012-05-24 | 삼성전기주식회사 | 인쇄회로기판 및 이를 구비하는 카메라 모듈 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08236555A (ja) * | 1995-03-01 | 1996-09-13 | Pfu Ltd | Icチップの実装方法 |
JPH10223692A (ja) * | 1997-02-06 | 1998-08-21 | Pfu Ltd | フリップチップ実装装置並びに該装置に装着するチップ吸着ツール及びベアチップの実装方法 |
JPH1126648A (ja) * | 1997-06-27 | 1999-01-29 | Nec Corp | 半導体装置およびそのリードフレーム |
KR19990025705A (ko) * | 1997-09-13 | 1999-04-06 | 윤종용 | 고전력 칩 스케일 패키지 및 그 제조방법 |
KR20010026839A (ko) * | 1999-09-09 | 2001-04-06 | 윤종용 | 와이어 본딩 방식의 칩 스케일 패키지 |
-
2001
- 2001-07-31 KR KR1020010046108A patent/KR20030012191A/ko active IP Right Grant
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08236555A (ja) * | 1995-03-01 | 1996-09-13 | Pfu Ltd | Icチップの実装方法 |
JPH10223692A (ja) * | 1997-02-06 | 1998-08-21 | Pfu Ltd | フリップチップ実装装置並びに該装置に装着するチップ吸着ツール及びベアチップの実装方法 |
JPH1126648A (ja) * | 1997-06-27 | 1999-01-29 | Nec Corp | 半導体装置およびそのリードフレーム |
KR19990025705A (ko) * | 1997-09-13 | 1999-04-06 | 윤종용 | 고전력 칩 스케일 패키지 및 그 제조방법 |
KR20010026839A (ko) * | 1999-09-09 | 2001-04-06 | 윤종용 | 와이어 본딩 방식의 칩 스케일 패키지 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100858338B1 (ko) * | 2008-03-31 | 2008-09-11 | (주)삼일피엔유 | 반도체 패키지 실장용 인쇄회로기판 |
KR101149446B1 (ko) * | 2010-10-28 | 2012-05-24 | 삼성전기주식회사 | 인쇄회로기판 및 이를 구비하는 카메라 모듈 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100224133B1 (ko) | 범프를 통해 회로기판에 접속되는 반도체칩 실장방법 | |
JP3541491B2 (ja) | 電子部品 | |
US6545366B2 (en) | Multiple chip package semiconductor device | |
KR100237328B1 (ko) | 반도체 패키지의 구조 및 제조방법 | |
US6265783B1 (en) | Resin overmolded type semiconductor device | |
JP3163419B2 (ja) | 電子部品の製造方法 | |
JP2000223651A (ja) | 対向マルチチップ用パッケージ | |
JPH06224334A (ja) | マルチチップモジュール | |
JPH11121526A (ja) | 半導体素子の実装構造 | |
US6855573B2 (en) | Integrated circuit package and manufacturing method therefor with unique interconnector | |
US7087459B2 (en) | Method for packaging a multi-chip module of a semiconductor device | |
US6339253B1 (en) | Semiconductor package | |
US6538310B2 (en) | LSI package with internal wire patterns to connect and mount bare chip to substrate | |
KR20030012191A (ko) | 다이틸트 방지용 구리도트를 갖는 윈도우 칩 스케일패키지용 인쇄회로기판 | |
KR100207902B1 (ko) | 리드 프레임을 이용한 멀티 칩 패키지 | |
JP2002324873A (ja) | 半導体装置及びその製造方法 | |
JPH10154768A (ja) | 半導体装置及びその製造方法 | |
KR20030046788A (ko) | 반도체 패키지 및 그 제조방법 | |
KR20020028473A (ko) | 적층 패키지 | |
KR20030012192A (ko) | 다이 적층형 윈도우 칩 스케일 패키지 | |
US6278183B1 (en) | Semiconductor device and method for manufacturing the same | |
JPH0645763A (ja) | 印刷配線板 | |
JPH09232505A (ja) | マルチチップモジュールの製造方法及びマルチチップモジュール | |
KR100207901B1 (ko) | 멀티칩 장착용 고방열 패키지의 제조 방법 | |
JP2841825B2 (ja) | 混成集積回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
NORF | Unpaid initial registration fee |