JP3163419B2 - 電子部品の製造方法 - Google Patents
電子部品の製造方法Info
- Publication number
- JP3163419B2 JP3163419B2 JP22663097A JP22663097A JP3163419B2 JP 3163419 B2 JP3163419 B2 JP 3163419B2 JP 22663097 A JP22663097 A JP 22663097A JP 22663097 A JP22663097 A JP 22663097A JP 3163419 B2 JP3163419 B2 JP 3163419B2
- Authority
- JP
- Japan
- Prior art keywords
- resin
- electronic component
- wiring board
- dam
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49175—Parallel arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12041—LED
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
- H05K2201/09909—Special local insulating pattern, e.g. as dam around component
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/28—Applying non-metallic protective coatings
- H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Non-Metallic Protective Coatings For Printed Circuits (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Led Device Packages (AREA)
Description
法、詳しくは孔版印刷手段を適用して半導体パッケージ
やチップ部品などのような電子部品を製造する方法に関
する。
パッケージは、一般にトランスファー成型機による金型
成形で製造されていた。しかしながら近年、携帯電話,
ノート型パソコン,電子システム手帳など電子機器の発
達により、電子部品も高機能,小型化,薄型化が要望さ
れ、金型成形で製造可能な電子部品は自ずと限界に達し
てきている。
ッケージも開発されている。例えばフリップチップやT
AB、テープ又はフィルムキャリアなどである。しかし
ながら、これら新しいパッケージは基板への接続方法が
特殊であり、又製造コストも高いことから現時点では普
及するに至っていない。
導体素子等を孔版印刷手段を適用して樹脂封止する電子
部品の製造方法(例えば特公平6−95594号公報参
照)を提案した。この製造方法によれば配線基板上に搭
載された多数の半導体素子を同時に個々独立して樹脂封
止できる。この孔版印刷手段適用による製造方法は生産
性及び経済性に優れている。
状樹脂の転写供給により樹脂層を形成したときに、液状
樹脂の表面張力によりどうしても樹脂層の表面が曲面と
なってしまい、パッケージとして要求される上面部の平
滑性や側面部の垂直性及び直線性を満足することはでき
ない。この場合、上面の平滑性に限って言えは例えば平
板で樹脂層表面を押さえた状態で樹脂層を硬化させるこ
とにより解決できるが、側面の垂直性及び直線性は依然
として解決できない。
性を失うことなしに電子部品として要望される上面部の
平滑性と側面部の垂直性並びに直線性を満足できる電子
部品を製造することができる電子部品の製造方法を提供
することを目的としてなされたものである。
配線基板上に配置搭載された多数の電子部品素子を樹脂
封止するに際し、最初に配線基板の素子搭載面側の外周
部に沿ってダム部をダム形成用樹脂を用い孔版印刷手段
を適用して形成し、次に該ダム部の硬化前又は硬化後
に、該ダム部で囲まれた領域内の全体に亘って孔版印刷
手段を適用して樹脂層を形成することにより、電子部品
素子群の全体を該樹脂層で封止し、次に未硬化のダム部
及び樹脂層を硬化し、しかる後に、配線基板及び樹脂層
を各電子部品素子ごとに切断分割することを特徴とする
電子部品の製造方法に係る。
ッド・アレイ),CSP(チップ・サイズ・パッケー
ジ),QFP,SOP,フリップチップ,LCC(リードレ
ス・チップ・キャリア)等の半導体パッケージやLE
D,抵抗体,整流器(ダイオード),積層コンデンサーな
どのチップ部品の製造に適用できる。
図面に基づき説明すると次の通りである。尚全図を通し
て同一符号は実質的に同一部分を示す。
し、本発明製造法をBGAパッケージの製造に適用した
場合が示されている。
板1上に、図1,2に示すように、BGA用の多数の電
子部品素子2が相互間に多数個取りのための間隔を存し
て配置搭載され、この搭載状態に於いて、上記素子2は
それぞれ接続ワイヤ3を介し配線基板1上の基板回路
(図示せず)と電気的に接続されている。配線基板1の
材質及び構成は多数個取りが可能なものであれば限り特
に制限されない。
示すように、まず最初に素子搭載面側の外周部に沿って
孔版印刷手段の適用のもとにダム部4が形成され、ダム
部4の外側には基板縁部1aが残されている。
形成には第1孔版5が適用される。第1孔版5は下端開
口,上端閉塞の素子収納部6を備え、この収納部6内に
素子2群の全体を収納できるようになっている。収納部
6の周りにはこれを取り囲むようにダム材の押し込み充
填用の環状通孔7が形成されている。因みに環状通孔7
を基準にそれより内外の部分5a,5bはブリッジ部
(図示せず)を介し連結されている。ブリッジ部はダム
材の押し込み充填を妨げないように例えば細幅で複数個
所例えば各コーナごとに形成される。尚、収納部6は素
子2群をまとめて収納する図示のタイプに代え、素子2
を1個ずつ或いは複数個を1グループとして個別に収納
するような構成のものであってもよい。
12の作動をして環状通孔部7内に押し込み充填後、第
1孔版5を退去させることによりダム部4を形成するこ
とができる。
クソ性の高い樹脂が使用され、例えば下記の封止用樹脂
と同一組成(但し、チクソ性は異なる)のものを使用で
きる。チクソ性の好ましい範囲としては2.0〜6.0
を例示できる。チクソ性が2.0に達しない場合はたれ
を生じ易く高さ不足を招き易くなり、一方6.0を超え
ると転写不良を生じやすくなり、均一高さのダム形成が
困難となり、いずれも好ましくない。
の高さ程度あれば充分であり、通常は素子2の有効高さ
と略々同程度の高さに形成されるが、これより多少低く
てもダムとして機能できる程度の高さがあれば特に問題
はない。
硬化時の熱により粘度が低下しないことが望ましい。こ
のような樹脂としては、封止用樹脂に超微粉のシリカ粉
末或いは微細なゴム粒子を樹脂でくるんだコアシェル型
の微細粒子を樹脂成分100部に対し0.1〜10部の
範囲で添加混合したものを例示できる。
200、RY−200、R−805(商品名 日本アエ
ロジル工業社製)が、又後者のコアシェル型はゼオンF
351(商品名 日本ゼオン社製)が適当であり、前者
の場合、特に疎水性のものが好ましい。
前又は硬化後に、図6,7に示すようにダム部4内の全
領域に亘って封止用の樹脂層8が形成される。
れ、図8に示すように、第2孔版9を適用し封止用樹脂
を使用して形成する。
貫通型通孔部10を備え、裏面には通孔部10を素子2
群と位置合わせした時に、ダム部4を収納できる上向き
凹入の環状凹所11を備えている。
0内に素子2群を収納した状態でスキージ12の作動を
して通孔部10内に封止用樹脂13を押し込み充填し、
しかる後、該孔版9を退去させ封止用樹脂13を配線基
板1側に転写供給することにより、図7に示すように、
素子2群を樹脂層8で封止できる。
は流動性を有するが、図7に示すように、樹脂の外方へ
の流動はダム部4により阻止されるので、樹脂層8はそ
の表面張力と相俟って形状をそのまま保持する。また、
樹脂層8の表面は硬化時までは樹脂が尚流動性を有して
いるので自然に均され、平坦になり平滑性が得られる。
リコーン系樹脂などを主成分とする公知の各種の封止用
樹脂を必要に応じ粘度及び/又はチクソ性を調整して使
用でき、特に硬化時の収縮が少ないものもが反りをなく
する上で好ましい。このような封止用樹脂としてエポキ
シ樹脂にシリカ材を60〜95重量部配合したもの、例
えばNPR−780、NPR−785(商標 日本レッ
ク株式会社製)を例示できる。
層8を、ダム部4が未硬化の場合はダム部4と共に加熱
硬化させる。
示すように、樹脂層8の表面に各素子2と一致するよう
にマーキング14を印刷手段を適用して形成する。マー
キング14として図9には、接続端子の位置を示す目
印、ロゴ及び製品番号が示されている。樹脂層8の表面
は平坦で平滑性に優れるので、印刷手段を適用してマー
キング14を支障なく形成できる。
11に示すように、配線基板1の裏面側のボールパッド
(図示せず)部分に各素子2と一致するようにハンダボ
ール15…が公知の各種手段を適用してマウントされ
る。
12に示すように、配線基板1を切断ライン16に沿い
切断し、素子2ごとに分割することにより、図13,1
4に示すようにBGAパッケージAが得られる。
レーザーカッター手段を適用でき、この場合、粘着テー
プ又はシート上に配線基板を貼着した状態で該テープ又
はシートの非切断状態下に切断分割を行うようにすれ
ば、切断分割して得られた製品がバラバラにならず、後
の取り扱いに便利である。
14に示すように上面部が平らで平滑であり、側面部は
垂直で且つ直線であり、パッケージとしての要望に充分
に応えることができる。
し、本発明製造法を側面発光型LEDチップの製造に適
用した場合が示されている。
すように、多数個取りの配線基板1上にLEDチップの
電子部品素子2が左右一対を一組として多数の組2Aが
配置搭載され、左右一対の素子2,2の相互間及び各組
2Aの相互間に多数個取りに必要な間隔が形成されてい
る。
17,18に示すように各組2Aごとに、個別に透明樹
脂内層17により封止される。
され、透明樹脂内層17は第3孔版18の適用により孔
版印刷手段を適用して形成される。
ごとに収納できる通孔部19を備え、該通孔部19内に
それぞれ素子の各組2Aを収納した状態でスキージ12
の作動をして液状の透明封止用樹脂131を通孔部19
内に押し込み充填した後に、該孔版18を退去させるこ
とにより透明樹脂内層17を形成することができる。こ
のような孔版印刷手段による樹脂封止技術そのものは例
えば本出願人提案の特公平6−95594号公報から公
知である。
60、EL−110(商品名 日本レック社製)を使用
でき、これら封止樹脂を用いることにより、例えば0.
5〜1.0mmの高さのレンズ状の透明樹脂内層17を孔
版印刷手段を適用して安定確実に形成することができ
る。
で封止し、更に該樹脂内層17を硬化させた後に、図2
0,21に示すように、配線基板1の素子搭載面側の外
周部に沿ってダム部4が形成される。
ム部4の形成は先の実施形態と同じように第1孔版5を
適用し、ダム材4aを用いてスキージ12の作動により
行えばよい。
示すように、ダム部4で囲まれた領域内の全体に亘って
封止用の遮光性樹脂外層20が形成される。
れ、該樹脂外層20の形成は、先の実施形態と同様に第
2孔版9を適用し、封止樹脂として遮光性樹脂21を用
い、スキージ12の作動により行えばよい。
れるのを防止するためのものであり、特に、内壁での反
射による発光効率を高めるために白色がよい。このよう
な遮光性樹脂としては、NPR−780,783,785
(商品名 日本レック社製)の白色タイプのものがよ
い。
未硬化の場合には該ダム部4と共に上記樹脂外層20を
加熱硬化させ、しかる後に、図26に示すように、印刷
手段を適用して、樹脂外層20の表面にマーキング14
を形成する。マーキング14として図26には電極の陰
極側をマークした場合が示されている。
うに、切断ライン16に沿い配線基板1並びに樹脂内外
層17,20を切断し各素子2ごとに分割することによ
り、図28に示すように、上面部が平らで側面部が垂直
且つ直線の側面発光型LEDチップBが得られる。
明樹脂内層17が露出し、側面から発光できる。
られる。
ので、設備及びランニングコストが安価となり経済性に
優れる。
樹脂封止でき生産効率が高くなり、生産性に優れる。
割工程など全ての工程を連続したラインで行うことがで
き、一層の経済的効果が得られる。
直線の製品が得られ、電子部品の高機能,小型化及び薄
型化に対処できる。
線基板上に多数のBGAの電子部品素子を配置搭載した
状況を概略的に示す平面図である。
状況を概略的に示す平面図である。
図である。
況を概略的に示す平面図である。
を概略的に示す縦断面図である。
的に示す平面図である。
た状況を概略的に示す裏面図である。
図である。
配線基板上に左右一対を一組とする多数のLED電子部
品素子を搭載した状況を概略的に示す平面図である。示
す
個別に樹脂封止した状況を概略的に示す平面図である。
す縦断面図である。
概略的に示す平面図である。
面図である。
ある。
工程の状況を概略的に示す縦断面図である。
略的に示す平面図である。
平面図である。
Claims (6)
- 【請求項1】多数個取りの配線基板上に配置搭載された
多数の電子部品素子を樹脂封止するに際し、最初に配線
基板の素子搭載面側の外周部に沿ってダム部をダム形成
用樹脂を用い孔版印刷手段を適用して形成し、次に該ダ
ム部の硬化前又は硬化後に、該ダム部で囲まれた領域内
の全体に亘って孔版印刷手段を適用して樹脂層を形成す
ることにより、電子部品素子群の全体を該樹脂層で封止
し、次に未硬化のダム部及び樹脂層を硬化し、しかる後
に、配線基板及び樹脂層を各電子部品素子ごとに切断分
割することを特徴とする電子部品の製造方法。 - 【請求項2】樹脂層の硬化後、切断分割前に、該樹脂層
表面に電子部品素子ごとに印刷手段を適用してマーキン
グを行うことを特徴とする請求項1記載の製造方法。 - 【請求項3】配線基板の切断分割を粘着テープに貼着し
た状態でダイシングカッター又はレーザーカッター手段
を適用して粘着テープの非切断分割のもとに行うことを
特徴とする請求項1又は2記載の製造方法。 - 【請求項4】電子部品がBGA又はCSPパッケージで
あって、樹脂層の硬化後、切断分割前に、配線基板の裏
面にハンダボールのマウントを行うことを特徴とする請
求項1記載の製造方法。 - 【請求項5】電子部品が側面発光型LEDチップであっ
て、多数個取りの配線基板上にLEDチップの電子部品
素子を左右一対を一組として多数の組を配置搭載し、次
に上記素子を各組ごとに独立して、孔版印刷手段を適用
して透明の樹脂内層により封止し硬化させた後に、配線
基板の素子搭載面側の外周部に沿ってダム部をダム形成
用樹脂を用い孔版印刷手段を適用して形成し、次にダム
部の硬化前又は硬化後に、該ダム部で囲まれた領域内の
全体に亘って孔版印刷手段を適用して遮光性樹脂外層を
形成することにより、素子群全体を該樹脂外層で封止
し、次に未硬化のダム部及び樹脂外層を硬化し、しかる
後に、配線基板及び樹脂内外層を電子部品素子ごとに切
断分割し、切断面に透明の樹脂内層を露出させることを
特徴とする電子部品の製造方法。 - 【請求項6】樹脂外層の硬化後、電子部品素子ごとの切
断分割の前に、上記樹脂外層の表面に各素子の電極位置
を示すマーキングを印刷手段を適用して形成することを
特徴とする請求項5記載の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP22663097A JP3163419B2 (ja) | 1997-08-22 | 1997-08-22 | 電子部品の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP22663097A JP3163419B2 (ja) | 1997-08-22 | 1997-08-22 | 電子部品の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH1167799A JPH1167799A (ja) | 1999-03-09 |
JP3163419B2 true JP3163419B2 (ja) | 2001-05-08 |
Family
ID=16848206
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP22663097A Expired - Fee Related JP3163419B2 (ja) | 1997-08-22 | 1997-08-22 | 電子部品の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3163419B2 (ja) |
Families Citing this family (29)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000277550A (ja) * | 1999-03-25 | 2000-10-06 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
JP3838535B2 (ja) * | 1999-07-05 | 2006-10-25 | ローム株式会社 | チップ型発光ダイオードの製造方法 |
JP2001210755A (ja) | 2000-01-28 | 2001-08-03 | Nec Corp | 半導体装置用基板および半導体装置の製造方法 |
JP3467454B2 (ja) | 2000-06-05 | 2003-11-17 | Necエレクトロニクス株式会社 | 半導体装置の製造方法 |
JP2002170998A (ja) * | 2000-12-01 | 2002-06-14 | Sharp Corp | 半導体発光装置およびその製造方法 |
US6633030B2 (en) * | 2001-08-31 | 2003-10-14 | Fiarchild Semiconductor | Surface mountable optocoupler package |
DE10163084A1 (de) | 2001-12-20 | 2003-07-17 | Infineon Technologies Ag | Elektronisches Bauteil und Verfahren zu seiner Herstellung |
JP4006578B2 (ja) * | 2002-03-22 | 2007-11-14 | サンユレック株式会社 | 2側面発光型ledの製造方法 |
JP2004055846A (ja) * | 2002-07-19 | 2004-02-19 | Matsushita Electric Works Ltd | プリント配線板の配線パターン絶縁方法並びにその方法で配線パターンが絶縁されたプリント配線板を備える火災感知器 |
JP3952998B2 (ja) * | 2003-06-24 | 2007-08-01 | 松下電器産業株式会社 | 回路基板の封止装置及びその封止方法 |
JP4506809B2 (ja) * | 2004-08-20 | 2010-07-21 | セイコーエプソン株式会社 | 多層構造形成方法、配線基板および電子機器の製造方法 |
JP4059260B2 (ja) | 2004-09-27 | 2008-03-12 | セイコーエプソン株式会社 | 多層構造形成方法、配線基板の製造方法、および電子機器の製造方法 |
JP2006253421A (ja) * | 2005-03-10 | 2006-09-21 | Citizen Electronics Co Ltd | 発光ダイオード |
JP2006302965A (ja) * | 2005-04-15 | 2006-11-02 | Sharp Corp | 半導体発光装置およびその製造方法 |
KR100674871B1 (ko) * | 2005-06-01 | 2007-01-30 | 삼성전기주식회사 | 측면 발광형 엘이디 패키지 및 그 제조 방법 |
JP4765688B2 (ja) * | 2006-03-08 | 2011-09-07 | 日亜化学工業株式会社 | 発光装置の製造方法および発光装置 |
JP2007243076A (ja) * | 2006-03-11 | 2007-09-20 | Nichia Chem Ind Ltd | 発光装置及び発光装置の製造方法 |
JP5199622B2 (ja) * | 2007-08-27 | 2013-05-15 | パナソニック株式会社 | 火災感知器 |
KR101361575B1 (ko) * | 2007-09-17 | 2014-02-13 | 삼성전자주식회사 | 발광 다이오드 패키지 및 그 제조방법 |
JP4874220B2 (ja) * | 2007-12-18 | 2012-02-15 | サンユレック株式会社 | 発光装置の製造方法および発光装置の製造装置 |
JP4769837B2 (ja) * | 2008-03-31 | 2011-09-07 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
JP2010199105A (ja) * | 2009-02-23 | 2010-09-09 | Stanley Electric Co Ltd | 発光装置およびその製造方法 |
JP5263009B2 (ja) * | 2009-06-02 | 2013-08-14 | 株式会社村田製作所 | 基板の製造方法 |
KR101648222B1 (ko) * | 2010-04-02 | 2016-08-12 | 엘지이노텍 주식회사 | 패키지 구조 및 그의 제조 방법 |
CN102157445A (zh) * | 2011-03-31 | 2011-08-17 | 无锡中微高科电子有限公司 | 提高集成电路封装连接强度的方法 |
JP6825088B2 (ja) * | 2017-05-01 | 2021-02-03 | アルプスアルパイン株式会社 | 回路モジュール |
JP7009207B2 (ja) * | 2017-12-28 | 2022-01-25 | シーシーエス株式会社 | Led光源ユニット、led発光装置及びled光源ユニットの製造方法 |
JP2019121678A (ja) * | 2018-01-04 | 2019-07-22 | シチズン電子株式会社 | 発光装置 |
JP7299537B2 (ja) * | 2020-03-18 | 2023-06-28 | 日亜化学工業株式会社 | 発光装置 |
-
1997
- 1997-08-22 JP JP22663097A patent/JP3163419B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH1167799A (ja) | 1999-03-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3163419B2 (ja) | 電子部品の製造方法 | |
US6545366B2 (en) | Multiple chip package semiconductor device | |
US7723853B2 (en) | Chip package without core and stacked chip package structure | |
CN101740538B (zh) | 具有防流坝的印刷电路板及其制造方法 | |
US20240055384A1 (en) | Semiconductor device with a semiconductor chip connected in a flip chip manner | |
US5677575A (en) | Semiconductor package having semiconductor chip mounted on board in face-down relation | |
US7602053B2 (en) | Leadframe of a leadless flip-chip package and method for manufacturing the same | |
US7061124B2 (en) | Solder masks including dams for at least partially surrounding terminals of a carrier substrate and recessed areas positioned adjacent to the dams, and carrier substrates including such solder masks | |
US20090236726A1 (en) | Package-on-package semiconductor structure | |
US7101733B2 (en) | Leadframe with a chip pad for two-sided stacking and method for manufacturing the same | |
JPH1050878A (ja) | 半導体装置およびその製造方法 | |
US8187922B2 (en) | Low cost flexible substrate | |
US20060022316A1 (en) | Semiconductor package with flip chip on leadless leadframe | |
US6737590B2 (en) | Tape circuit board and semiconductor chip package including the same | |
CN114823573B (zh) | 一种散热型封装结构及其形成方法 | |
JP2768315B2 (ja) | 半導体装置 | |
JP2003023243A (ja) | 配線基板 | |
JP2772828B2 (ja) | ダイボンディング方法 | |
JPH0484452A (ja) | 樹脂封止型半導体装置 | |
US7015065B2 (en) | Manufacturing method of ball grid array package | |
KR100537835B1 (ko) | 반도체 패키지 제조방법 | |
JP4336407B2 (ja) | 回路基板 | |
KR19990002341A (ko) | 이형칩부품 혼재실장용 인쇄회로기판 및 그 제조방법 | |
JPH08250529A (ja) | 樹脂封止型半導体装置及びその製造方法 | |
US20010048999A1 (en) | Reinforced flexible substrates and method therefor |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090302 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090302 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100302 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110302 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110302 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120302 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130302 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140302 Year of fee payment: 13 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |