JPH06224334A - マルチチップモジュール - Google Patents
マルチチップモジュールInfo
- Publication number
- JPH06224334A JPH06224334A JP50A JP1053193A JPH06224334A JP H06224334 A JPH06224334 A JP H06224334A JP 50 A JP50 A JP 50A JP 1053193 A JP1053193 A JP 1053193A JP H06224334 A JPH06224334 A JP H06224334A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- lsi
- chips
- module
- heat radiation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73253—Bump and layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
Abstract
(57)【要約】
【目的】本発明の目的は、複数のＬＳＩチップをフリッ
プチップ接続し、チップ裏面に放熱フィンを取り付けた
構造のマルチチップモジュ−ルを提供することにある。 【構成】複数ＬＳＩ２１、２２、２３のフリップチップ
接続後の高さに応じて、放熱フィン裏面に段差６や凹み
を設けて均一厚さの接着剤４によりチップ裏面に取り付
ける。また他の電子部品７の高さに応じて放熱フィン裏
面に凹み８を設ける。 【効果】フリップチップ接続を用いたモジュ−ルにおい
て、複数チップと放熱フィンの間の接着層の厚さを均一
にした熱抵抗の小さいマルチチップモジュ−ルを実現で
きる。また、チップ近くにチップよりも高さの高い他の
電子部品を搭載した上記モジュ−ルを実現できる。
プチップ接続し、チップ裏面に放熱フィンを取り付けた
構造のマルチチップモジュ−ルを提供することにある。 【構成】複数ＬＳＩ２１、２２、２３のフリップチップ
接続後の高さに応じて、放熱フィン裏面に段差６や凹み
を設けて均一厚さの接着剤４によりチップ裏面に取り付
ける。また他の電子部品７の高さに応じて放熱フィン裏
面に凹み８を設ける。 【効果】フリップチップ接続を用いたモジュ−ルにおい
て、複数チップと放熱フィンの間の接着層の厚さを均一
にした熱抵抗の小さいマルチチップモジュ−ルを実現で
きる。また、チップ近くにチップよりも高さの高い他の
電子部品を搭載した上記モジュ−ルを実現できる。
Description
【０００１】
【産業上の利用分野】本発明は、マルチチップモジュ−
ルに関し、特に複数のＬＳＩチップをフリップチップ接
続し、チップ裏面に放熱フィンを取り付けた構造のマル
チチップモジュ−ルに関する。
ルに関し、特に複数のＬＳＩチップをフリップチップ接
続し、チップ裏面に放熱フィンを取り付けた構造のマル
チチップモジュ−ルに関する。
【０００２】
【従来の技術】電子機器の高機能化に伴って、用いられ
るＬＳＩは高集積化、多ピン化の傾向にあり、ＬＳＩパ
ッケ−ジは大型化して行く。しかしこのような従来の大
型ＬＳＩパッケ−ジを用いた実装では、ＬＳＩ間の距離
が大きくなり、高機能化、特に高速化に限界が生じると
共に、電子機器の小形化を推進する上で問題であった。
このような問題を解決する手段として、複数の裸のＬＳ
Ｉチップを基板に実装するマルチチップモジュ−ルが各
種提案されている。例えば、裸のＬＳＩチップを基板に
直接ワイヤボンディングで接続する方法や、リ−ド付の
テ−プを用いたＴＡＢ(Tape Automated Bonding)や、裸
のＬＳＩチップの素子形成面を基板と対向させて、はん
だバンプで接続するフリップチップ接続などがある。こ
の中でフリップチップ接続は、実装面積および接続リ−
ド長が最も小さく、小形化、高速化に適した実装技術の
一つである。一方、このフリップチップ接続の課題の一
つとして、ＬＳＩチップからの放熱の問題があり、この
点を考慮した提案として、特開平４−５８５５１があ
る。
るＬＳＩは高集積化、多ピン化の傾向にあり、ＬＳＩパ
ッケ−ジは大型化して行く。しかしこのような従来の大
型ＬＳＩパッケ−ジを用いた実装では、ＬＳＩ間の距離
が大きくなり、高機能化、特に高速化に限界が生じると
共に、電子機器の小形化を推進する上で問題であった。
このような問題を解決する手段として、複数の裸のＬＳ
Ｉチップを基板に実装するマルチチップモジュ−ルが各
種提案されている。例えば、裸のＬＳＩチップを基板に
直接ワイヤボンディングで接続する方法や、リ−ド付の
テ−プを用いたＴＡＢ(Tape Automated Bonding)や、裸
のＬＳＩチップの素子形成面を基板と対向させて、はん
だバンプで接続するフリップチップ接続などがある。こ
の中でフリップチップ接続は、実装面積および接続リ−
ド長が最も小さく、小形化、高速化に適した実装技術の
一つである。一方、このフリップチップ接続の課題の一
つとして、ＬＳＩチップからの放熱の問題があり、この
点を考慮した提案として、特開平４−５８５５１があ
る。
【０００３】これは、基板に複数の裸のＬＳＩチップを
フリップチップ接続し、チップ裏面に金属板を介してあ
るいは直接にヒ−トシンクを取り付けて、放熱を行うも
のである。この方法によれば、ＬＳＩチップで発生する
熱の放熱経路を短く且つ、放熱面積を広くとれることに
なり、熱抵抗を小さくできる。
フリップチップ接続し、チップ裏面に金属板を介してあ
るいは直接にヒ−トシンクを取り付けて、放熱を行うも
のである。この方法によれば、ＬＳＩチップで発生する
熱の放熱経路を短く且つ、放熱面積を広くとれることに
なり、熱抵抗を小さくできる。
【０００４】
【発明が解決しようとする課題】しかし、上記従来技術
によるマルチチップモジュ−ルでは、複数チップがフリ
ップチップ接続された状態で個々のチップ高さが異なる
ときに、複数チップに対して一括してヒ−トシンクある
いは放熱フィンを確実に接続する方法に関して開示され
ていなかった。即ち、個々のチップ高さが異なるため
に、チップと放熱フィンとの間の接着層の厚さに大きな
バラツキがでたり、接着力不足、接着不良が発生する危
険性があった。
によるマルチチップモジュ−ルでは、複数チップがフリ
ップチップ接続された状態で個々のチップ高さが異なる
ときに、複数チップに対して一括してヒ−トシンクある
いは放熱フィンを確実に接続する方法に関して開示され
ていなかった。即ち、個々のチップ高さが異なるため
に、チップと放熱フィンとの間の接着層の厚さに大きな
バラツキがでたり、接着力不足、接着不良が発生する危
険性があった。
【０００５】本発明の第一の目的は、フリップチップ接
続を用いたモジュ−ルにおいて、複数チップと放熱フィ
ンの間の接着層の厚さを均一にしたマルチチップモジュ
−ルを提供することであり、第二の目的は、接着不良の
発生のない構造のマルチチップモジュ−ルを提供するこ
とにある。また第三の目的は、チップ近くにチップより
も高さの高い他の電子部品を搭載するときに、電子部品
に放熱フィンが接触しないように取り付ける構造を、上
記第一の目的もしくは第二の目的と合わせて実現するこ
とである。
続を用いたモジュ−ルにおいて、複数チップと放熱フィ
ンの間の接着層の厚さを均一にしたマルチチップモジュ
−ルを提供することであり、第二の目的は、接着不良の
発生のない構造のマルチチップモジュ−ルを提供するこ
とにある。また第三の目的は、チップ近くにチップより
も高さの高い他の電子部品を搭載するときに、電子部品
に放熱フィンが接触しないように取り付ける構造を、上
記第一の目的もしくは第二の目的と合わせて実現するこ
とである。
【０００６】
【課題を解決するための手段】上記第一の目的を達成す
るために、フリップチップ接続された個々のＬＳＩチッ
プ裏面の高さに従って、放熱フィンのＬＳＩチップ裏面
と接着される部分に凹みまたは段差を設けて、放熱フィ
ンと複数のＬＳＩチップ裏面との接着層厚さを均一にし
た。
るために、フリップチップ接続された個々のＬＳＩチッ
プ裏面の高さに従って、放熱フィンのＬＳＩチップ裏面
と接着される部分に凹みまたは段差を設けて、放熱フィ
ンと複数のＬＳＩチップ裏面との接着層厚さを均一にし
た。
【０００７】また、上記第二の目的を達成するために、
フリップチップ接続された個々のＬＳＩチップ裏面の高
さに従って、ＬＳＩチップ裏面に塗布する接着剤厚さを
変化させ、複数のＬＳＩチップ裏面に塗布された接着剤
上面の高さがすべて基板上面から見て同一となるように
して放熱フィンを取り付けた。
フリップチップ接続された個々のＬＳＩチップ裏面の高
さに従って、ＬＳＩチップ裏面に塗布する接着剤厚さを
変化させ、複数のＬＳＩチップ裏面に塗布された接着剤
上面の高さがすべて基板上面から見て同一となるように
して放熱フィンを取り付けた。
【０００８】また、上記第三の目的を達成するために、
ＬＳＩチップ以外の搭載電子部品の実装高さに従って、
電子部品が放熱フィンと接触しないように電子部品と対
向する放熱フィン面に凹みまたは段差を設けた。
ＬＳＩチップ以外の搭載電子部品の実装高さに従って、
電子部品が放熱フィンと接触しないように電子部品と対
向する放熱フィン面に凹みまたは段差を設けた。
【０００９】
【作用】フリップチップ接続された個々のＬＳＩチップ
裏面の高さに従って、放熱フィンのＬＳＩチップ裏面と
接着される部分に設けた凹みまたは段差は、複数のＬＳ
Ｉチップ裏面に接着剤を均一の厚さで塗布した後、放熱
フィンを基板に対して平行になるようにしてチップに押
しつけることにより、複数のＬＳＩチップ裏面の接着層
厚さが均一に形成される働きをする。
裏面の高さに従って、放熱フィンのＬＳＩチップ裏面と
接着される部分に設けた凹みまたは段差は、複数のＬＳ
Ｉチップ裏面に接着剤を均一の厚さで塗布した後、放熱
フィンを基板に対して平行になるようにしてチップに押
しつけることにより、複数のＬＳＩチップ裏面の接着層
厚さが均一に形成される働きをする。
【００１０】また、フリップチップ接続された個々のＬ
ＳＩチップ裏面の高さに従って塗布する厚さを変化さ
せ、接着剤上面の高さがすべて基板上面から見て同一と
なるようにした構造は、その後放熱フィンを基板に対し
て平行になるようにしてチップに押しつけることによ
り、個々のＬＳＩチップ裏面が確実に放熱フィンに接着
される働きをする。
ＳＩチップ裏面の高さに従って塗布する厚さを変化さ
せ、接着剤上面の高さがすべて基板上面から見て同一と
なるようにした構造は、その後放熱フィンを基板に対し
て平行になるようにしてチップに押しつけることによ
り、個々のＬＳＩチップ裏面が確実に放熱フィンに接着
される働きをする。
【００１１】
【実施例】本発明の第一の目的および第三の目的にかか
わる実施例を図１を用いて説明する。モジュ−ル基板１
はガラスエポキシ等のプリント基板や、アルミナ等のセ
ラミック基板などである。複数のＬＳＩチップ２１、２
２、２３は、はんだバンプ３により、素子形成面を下向
きにして基板１にフリップチップ接続される。ＬＳＩチ
ップ２１、２２、２３は、一般には品種、メ−カ−など
が異なり、チップ厚さ、はんだバンプ３のピッチ及び大
きさ等が異なるため、フリップチップ接続された後のチ
ップ裏面高さがそれぞれ異なる。次に、これらのチップ
裏面に高熱伝導接着剤４を均一の厚さに塗布する。この
厚さは、必要な熱抵抗を考慮して決定される。高熱伝導
接着剤４は、例えばシリコ−ンを基材としたＡｇペ−ス
ト等である。上記ＬＳＩチップ２１、２２、２３に取り
付ける放熱フィン５には、ＬＳＩチップ２１、２２、２
３のフリップチップ接続後の高さに応じて、段差６を設
ける。図１では、最も高さの低いＬＳＩチップ２１に接
着される放熱フィン５の底面を基準面として、ＬＳＩチ
ップ２２、２３の高さとＬＳＩチップ２１の高さの差分
だけ段差６を研削などにより形成した。上記放熱フィン
５を基板１に平行に基板１の上方よりＬＳＩチップ２
１、２２、２３に近付けてくると、ＬＳＩチップ２１、
２２、２３の裏面に塗布した高熱伝導接着剤４は同時に
上記放熱フィン５の底面と接触する。更に必要な荷重を
加えて、高熱伝導接着剤４を加熱硬化させる。以上のよ
うにして、フリップチップ接続された後のチップ裏面高
さがそれぞれ異なるＬＳＩチップ２１、２２、２３と放
熱フィン５との間の高熱伝導接着剤４の厚さを均一に形
成する。更に、ＬＳＩ以外の電子部品、例えばチップコ
ンデンサ７をできるだけＬＳＩチップ２１、２２、２３
に近付けて基板１に搭載するときに、チップコンデンサ
７の実装高さがＬＳＩチップ２１の実装高さよりも高く
なる場合は、放熱フィン５に凹み８を設けて、放熱フィ
ン５とチップコンデンサ７が接触しない構造とする。本
実施例によれば、フリップチップ接続された後の高さが
それぞれ異なる複数のＬＳＩチップ裏面に対して、一括
して放熱フィンを均一な厚さの接着層で取り付けること
ができ、必要な熱抵抗を満足させることができる。ま
た、ＬＳＩ以外の必要な電子部品を、放熱フィン取り付
けの邪魔にならないようにＬＳＩチップ近傍に搭載で
き、高密度に実装されたマルチチップモジュ−ルを実現
できる。
わる実施例を図１を用いて説明する。モジュ−ル基板１
はガラスエポキシ等のプリント基板や、アルミナ等のセ
ラミック基板などである。複数のＬＳＩチップ２１、２
２、２３は、はんだバンプ３により、素子形成面を下向
きにして基板１にフリップチップ接続される。ＬＳＩチ
ップ２１、２２、２３は、一般には品種、メ−カ−など
が異なり、チップ厚さ、はんだバンプ３のピッチ及び大
きさ等が異なるため、フリップチップ接続された後のチ
ップ裏面高さがそれぞれ異なる。次に、これらのチップ
裏面に高熱伝導接着剤４を均一の厚さに塗布する。この
厚さは、必要な熱抵抗を考慮して決定される。高熱伝導
接着剤４は、例えばシリコ−ンを基材としたＡｇペ−ス
ト等である。上記ＬＳＩチップ２１、２２、２３に取り
付ける放熱フィン５には、ＬＳＩチップ２１、２２、２
３のフリップチップ接続後の高さに応じて、段差６を設
ける。図１では、最も高さの低いＬＳＩチップ２１に接
着される放熱フィン５の底面を基準面として、ＬＳＩチ
ップ２２、２３の高さとＬＳＩチップ２１の高さの差分
だけ段差６を研削などにより形成した。上記放熱フィン
５を基板１に平行に基板１の上方よりＬＳＩチップ２
１、２２、２３に近付けてくると、ＬＳＩチップ２１、
２２、２３の裏面に塗布した高熱伝導接着剤４は同時に
上記放熱フィン５の底面と接触する。更に必要な荷重を
加えて、高熱伝導接着剤４を加熱硬化させる。以上のよ
うにして、フリップチップ接続された後のチップ裏面高
さがそれぞれ異なるＬＳＩチップ２１、２２、２３と放
熱フィン５との間の高熱伝導接着剤４の厚さを均一に形
成する。更に、ＬＳＩ以外の電子部品、例えばチップコ
ンデンサ７をできるだけＬＳＩチップ２１、２２、２３
に近付けて基板１に搭載するときに、チップコンデンサ
７の実装高さがＬＳＩチップ２１の実装高さよりも高く
なる場合は、放熱フィン５に凹み８を設けて、放熱フィ
ン５とチップコンデンサ７が接触しない構造とする。本
実施例によれば、フリップチップ接続された後の高さが
それぞれ異なる複数のＬＳＩチップ裏面に対して、一括
して放熱フィンを均一な厚さの接着層で取り付けること
ができ、必要な熱抵抗を満足させることができる。ま
た、ＬＳＩ以外の必要な電子部品を、放熱フィン取り付
けの邪魔にならないようにＬＳＩチップ近傍に搭載で
き、高密度に実装されたマルチチップモジュ−ルを実現
できる。
【００１２】次に、本発明の第二の目的および第三の目
的にかかわる実施例を図２及び図３を用いて説明する。
本実施例はＬＳＩチップ２１、２２、２３の発熱が比較
的少なく、放熱フィン５を取り付ける高熱伝導接着剤４
の厚さをある程度厚くしても必要な熱抵抗を満足させる
ことができる場合に適用される。放熱フィン５のＬＳＩ
チップ２１、２２、２３に接着させる底面は特に加工を
施さず平坦なものを用いる。フリップチップ接続された
後の高さがそれぞれ異なる複数のＬＳＩチップ２１、２
２、２３の裏面にはその高さに従って厚さを変えた高熱
伝導接着剤４を塗布する。即ち、図３に示すように、Ｌ
ＳＩチップ２１、２２、２３の裏面に塗布した高熱伝導
接着剤４の上面高さが同一高さａになるようにする。ま
た、ＬＳＩよりも背の高い他の電子部品９に対向する放
熱フィン５の底面には凹み８を設ける。本実施例によれ
ば、加工工数の少ない安価な放熱フィンを、フリップチ
ップ接続された後の高さがそれぞれ異なる複数のＬＳＩ
チップ裏面に、接着不良を発生させずに確実に取り付け
ることができる。
的にかかわる実施例を図２及び図３を用いて説明する。
本実施例はＬＳＩチップ２１、２２、２３の発熱が比較
的少なく、放熱フィン５を取り付ける高熱伝導接着剤４
の厚さをある程度厚くしても必要な熱抵抗を満足させる
ことができる場合に適用される。放熱フィン５のＬＳＩ
チップ２１、２２、２３に接着させる底面は特に加工を
施さず平坦なものを用いる。フリップチップ接続された
後の高さがそれぞれ異なる複数のＬＳＩチップ２１、２
２、２３の裏面にはその高さに従って厚さを変えた高熱
伝導接着剤４を塗布する。即ち、図３に示すように、Ｌ
ＳＩチップ２１、２２、２３の裏面に塗布した高熱伝導
接着剤４の上面高さが同一高さａになるようにする。ま
た、ＬＳＩよりも背の高い他の電子部品９に対向する放
熱フィン５の底面には凹み８を設ける。本実施例によれ
ば、加工工数の少ない安価な放熱フィンを、フリップチ
ップ接続された後の高さがそれぞれ異なる複数のＬＳＩ
チップ裏面に、接着不良を発生させずに確実に取り付け
ることができる。
【００１３】
【発明の効果】本発明によれば、フリップチップ接続を
用いたモジュ−ルにおいて、フリップチップ接続後の高
さが異なる複数チップと放熱フィンの間の接着層の厚さ
を均一にした、熱抵抗の小さいマルチチップモジュ−ル
を実現できる。また、接着不良の発生のない構造のマル
チチップモジュ−ルを実現できる。また、チップ近くに
チップよりも高さの高い他の電子部品を搭載した上記マ
ルチチップモジュ−ルを実現できる。
用いたモジュ−ルにおいて、フリップチップ接続後の高
さが異なる複数チップと放熱フィンの間の接着層の厚さ
を均一にした、熱抵抗の小さいマルチチップモジュ−ル
を実現できる。また、接着不良の発生のない構造のマル
チチップモジュ−ルを実現できる。また、チップ近くに
チップよりも高さの高い他の電子部品を搭載した上記マ
ルチチップモジュ−ルを実現できる。
【図１】本発明のマルチチップモジュ−ルの一実施例を
示す断面図である。
示す断面図である。
【図２】本発明のマルチチップモジュ−ルの他の実施例
を示す断面図である。
を示す断面図である。
【図３】図２に示した実施例における製造工程の途中で
の形態を表す断面図である。
の形態を表す断面図である。
１…モジュ−ル基板、２１、２２、２３…ＬＳＩチッ
プ、３…はんだバンプ、４…高熱伝導接着剤、５…放熱
フィン、６…段差、７…チップコンデンサ、８…凹み、
９…電子部品。
プ、３…はんだバンプ、４…高熱伝導接着剤、５…放熱
フィン、６…段差、７…チップコンデンサ、８…凹み、
９…電子部品。
Claims (4)
- 【請求項１】２個以上のＬＳＩチップを基板にフリップ
チップ接続し、ＬＳＩチップの裏面に放熱フィンを取り
付けたモジュ−ル構造において、接続された個々のＬＳ
Ｉチップ裏面の高さに従って、放熱フィンのＬＳＩチッ
プ裏面と接着される部分に凹みまたは段差を設け、放熱
フィンと複数のＬＳＩチップ裏面との接着層厚さを均一
にしたことを特徴とするマルチチップモジュ−ル。 - 【請求項２】請求項１において、ＬＳＩチップ以外の搭
載電子部品の実装高さに従って、電子部品が放熱フィン
と接触しないように、電子部品と対向する放熱フィン面
に凹みまたは段差を設けたことを特徴とするマルチチッ
プモジュ−ル。 - 【請求項３】２個以上のＬＳＩチップを基板にフリップ
チップ接続し、ＬＳＩチップの裏面に放熱フィンを取り
付けたモジュ−ル構造において、接続された個々のＬＳ
Ｉチップ裏面の高さに従って、ＬＳＩチップ裏面に塗布
する接着剤厚さを変化させ、複数のＬＳＩチップ裏面に
塗布された接着剤上面の高さがすべて基板上面から見て
同一となるようにして放熱フィンを取り付けたことを特
徴とするマルチチップモジュ−ル。 - 【請求項４】請求項３において、ＬＳＩチップ以外の搭
載電子部品の実装高さに従って、電子部品が放熱フィン
と接触しないように、電子部品と対向する放熱フィン面
に凹みまたは段差を設けたことを特徴とするマルチチッ
プモジュ−ル。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP50A JPH06224334A (ja) | 1993-01-26 | 1993-01-26 | マルチチップモジュール |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP50A JPH06224334A (ja) | 1993-01-26 | 1993-01-26 | マルチチップモジュール |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06224334A true JPH06224334A (ja) | 1994-08-12 |
Family
ID=11752845
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP50A Pending JPH06224334A (ja) | 1993-01-26 | 1993-01-26 | マルチチップモジュール |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06224334A (ja) |
Cited By (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6515370B2 (en) | 1997-03-10 | 2003-02-04 | Seiko Epson Corporation | Electronic component and semiconductor device, method for manufacturing the same, circuit board have the same mounted thereon, and electronic equipment having the circuit board |
| US7875971B2 (en) | 2007-03-02 | 2011-01-25 | Renesas Electronics Corporation | Semiconductor device having improved heat sink |
| WO2011067855A1 (ja) * | 2009-12-04 | 2011-06-09 | 富士通株式会社 | 電子機器および放熱モジュール |
| JP2011146420A (ja) * | 2010-01-12 | 2011-07-28 | Fujitsu Ltd | ヒートシンク及びヒートシンク固定方法 |
| WO2013148102A1 (en) * | 2012-03-30 | 2013-10-03 | Raytheon Company | Conduction cooling of multi-channel flip chip based panel array circuits |
| JP2014127535A (ja) * | 2012-12-26 | 2014-07-07 | Hitachi Power Semiconductor Device Ltd | 半導体モジュール、及び半導体モジュールの製造方法 |
| US9257418B2 (en) | 2013-03-21 | 2016-02-09 | Samsung Electronics Co., Ltd. | Semiconductor package having heat slug and passive device |
| JP2016063064A (ja) * | 2014-09-18 | 2016-04-25 | シャープ株式会社 | 放熱構造体、放熱構造体付き回路基板、および、テレビ装置 |
| JP2016197683A (ja) * | 2015-04-06 | 2016-11-24 | 株式会社デンソー | 電子制御装置 |
| WO2017060944A1 (ja) * | 2015-10-05 | 2017-04-13 | 三菱電機株式会社 | 電子制御装置 |
| CN107969099A (zh) * | 2018-01-02 | 2018-04-27 | 深圳市德彩光电有限公司 | 一种散热装置 |
| WO2019124024A1 (ja) * | 2017-12-20 | 2019-06-27 | 三菱電機株式会社 | 半導体パッケージおよびその製造方法 |
| WO2019203150A1 (ja) * | 2018-04-19 | 2019-10-24 | 日本精機株式会社 | 電子部品の放熱構造と、これを備えた表示装置 |
| EP3567628A1 (en) * | 2018-05-11 | 2019-11-13 | Samsung Electronics Co., Ltd. | Semiconductor package system |
| KR20190130444A (ko) * | 2018-05-14 | 2019-11-22 | 삼성전자주식회사 | 반도체 패키지 시스템 |
| WO2020071431A1 (ja) * | 2018-10-03 | 2020-04-09 | 川崎重工業株式会社 | ヒートシンク及びそれを備えるロボット制御装置 |
| EP3792959A1 (en) * | 2019-09-10 | 2021-03-17 | Aptiv Technologies Limited | Heat exchanger for electronics |
| WO2022263225A1 (en) * | 2021-06-17 | 2022-12-22 | International Business Machines Corporation | Flexible cold plate for contacting varied and variable chip heights |
| US11658090B2 (en) | 2018-05-14 | 2023-05-23 | Samsung Electronics Co., Ltd. | Semiconductor package system |
-
1993
- 1993-01-26 JP JP50A patent/JPH06224334A/ja active Pending
Cited By (42)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8134237B2 (en) | 1997-03-10 | 2012-03-13 | Seiko Epson Corporation | Electronic component and semiconductor device, method of fabricating the same, circuit board mounted with the same, and electronic appliance comprising the circuit board |
| US6803663B2 (en) | 1997-03-10 | 2004-10-12 | Seiko Epson Corporation | Electronic component and semiconductor device, method of fabricating the same, circuit board mounted with the same, and electronic appliance comprising the circuit board |
| US6989605B2 (en) | 1997-03-10 | 2006-01-24 | Seiko Epson Corporation | Electronic component and semiconductor device, method of fabricating the same, circuit board mounted with the same, and electronic appliance comprising the circuit board |
| US7119445B2 (en) | 1997-03-10 | 2006-10-10 | Seiko Epson Corporation | Electronic component and semiconductor device, method of fabricating the same, circuit board mounted with the same, and electronic appliance comprising the circuit board |
| US7436071B2 (en) | 1997-03-10 | 2008-10-14 | Seiko Epson Corporation | Electronic component and semiconductor device, method of fabricating the same, circuit board mounted with the same, and electronic appliance comprising the circuit board |
| US7598619B2 (en) | 1997-03-10 | 2009-10-06 | Seiko Epson Corporation | Electronic component and semiconductor device, method of fabricating the same, circuit board mounted with the same, and electronic appliance comprising the circuit board |
| US6515370B2 (en) | 1997-03-10 | 2003-02-04 | Seiko Epson Corporation | Electronic component and semiconductor device, method for manufacturing the same, circuit board have the same mounted thereon, and electronic equipment having the circuit board |
| US7932612B2 (en) | 1997-03-10 | 2011-04-26 | Seiko Epson Corporation | Electronic component and semiconductor device, method of fabricating the same, circuit board mounted with the same, and electronic appliance comprising the circuit board |
| US8120172B2 (en) | 2007-03-02 | 2012-02-21 | Renesas Electronics Corporation | Semiconductor device having improved heat sink |
| US7875971B2 (en) | 2007-03-02 | 2011-01-25 | Renesas Electronics Corporation | Semiconductor device having improved heat sink |
| WO2011067855A1 (ja) * | 2009-12-04 | 2011-06-09 | 富士通株式会社 | 電子機器および放熱モジュール |
| JP2011146420A (ja) * | 2010-01-12 | 2011-07-28 | Fujitsu Ltd | ヒートシンク及びヒートシンク固定方法 |
| WO2013148102A1 (en) * | 2012-03-30 | 2013-10-03 | Raytheon Company | Conduction cooling of multi-channel flip chip based panel array circuits |
| US8780561B2 (en) | 2012-03-30 | 2014-07-15 | Raytheon Company | Conduction cooling of multi-channel flip chip based panel array circuits |
| JP2015511070A (ja) * | 2012-03-30 | 2015-04-13 | レイセオン カンパニー | マルチチャネルフリップチップベースのパネルアレイ回路の伝導冷却 |
| TWI500121B (zh) * | 2012-03-30 | 2015-09-11 | Raytheon Co | 以倒裝晶片為底之平板陣列電路的多通道傳導冷卻 |
| JP2014127535A (ja) * | 2012-12-26 | 2014-07-07 | Hitachi Power Semiconductor Device Ltd | 半導体モジュール、及び半導体モジュールの製造方法 |
| US9257418B2 (en) | 2013-03-21 | 2016-02-09 | Samsung Electronics Co., Ltd. | Semiconductor package having heat slug and passive device |
| JP2016063064A (ja) * | 2014-09-18 | 2016-04-25 | シャープ株式会社 | 放熱構造体、放熱構造体付き回路基板、および、テレビ装置 |
| US11051430B2 (en) | 2015-04-06 | 2021-06-29 | Denso Corporation | Electronic control unit |
| JP2016197683A (ja) * | 2015-04-06 | 2016-11-24 | 株式会社デンソー | 電子制御装置 |
| WO2017060944A1 (ja) * | 2015-10-05 | 2017-04-13 | 三菱電機株式会社 | 電子制御装置 |
| CN108028238A (zh) * | 2015-10-05 | 2018-05-11 | 三菱电机株式会社 | 电子控制装置 |
| EP3361500A4 (en) * | 2015-10-05 | 2019-06-05 | Mitsubishi Electric Corporation | ELECTRONIC CONTROL DEVICE |
| JPWO2017060944A1 (ja) * | 2015-10-05 | 2017-11-30 | 三菱電機株式会社 | 電子制御装置 |
| CN111492473A (zh) * | 2017-12-20 | 2020-08-04 | 三菱电机株式会社 | 半导体封装体及其制造方法 |
| WO2019124024A1 (ja) * | 2017-12-20 | 2019-06-27 | 三菱電機株式会社 | 半導体パッケージおよびその製造方法 |
| US11538728B2 (en) | 2017-12-20 | 2022-12-27 | Mitsubishi Electric Corporation | Semiconductor package comprising a heat dissipation structure and an outer peripheral frame used as a resin flow barrier |
| JPWO2019124024A1 (ja) * | 2017-12-20 | 2020-04-02 | 三菱電機株式会社 | 半導体パッケージおよびその製造方法 |
| CN107969099A (zh) * | 2018-01-02 | 2018-04-27 | 深圳市德彩光电有限公司 | 一种散热装置 |
| WO2019203150A1 (ja) * | 2018-04-19 | 2019-10-24 | 日本精機株式会社 | 電子部品の放熱構造と、これを備えた表示装置 |
| JPWO2019203150A1 (ja) * | 2018-04-19 | 2021-06-10 | 日本精機株式会社 | 電子部品の放熱構造と、これを備えた表示装置 |
| EP3567628A1 (en) * | 2018-05-11 | 2019-11-13 | Samsung Electronics Co., Ltd. | Semiconductor package system |
| US11075138B2 (en) | 2018-05-11 | 2021-07-27 | Samsung Electronics Co., Ltd. | Semiconductor package system |
| KR20190130444A (ko) * | 2018-05-14 | 2019-11-22 | 삼성전자주식회사 | 반도체 패키지 시스템 |
| US11658090B2 (en) | 2018-05-14 | 2023-05-23 | Samsung Electronics Co., Ltd. | Semiconductor package system |
| JP2020057722A (ja) * | 2018-10-03 | 2020-04-09 | 川崎重工業株式会社 | ヒートシンク及びそれを備えるロボット制御装置 |
| WO2020071431A1 (ja) * | 2018-10-03 | 2020-04-09 | 川崎重工業株式会社 | ヒートシンク及びそれを備えるロボット制御装置 |
| EP3792959A1 (en) * | 2019-09-10 | 2021-03-17 | Aptiv Technologies Limited | Heat exchanger for electronics |
| US11217505B2 (en) | 2019-09-10 | 2022-01-04 | Aptiv Technologies Limited | Heat exchanger for electronics |
| WO2022263225A1 (en) * | 2021-06-17 | 2022-12-22 | International Business Machines Corporation | Flexible cold plate for contacting varied and variable chip heights |
| US11792911B2 (en) | 2021-06-17 | 2023-10-17 | International Business Machines Corporation | Flexible cold plate for contacting varied and variable chip heights |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100856609B1 (ko) | 반도체장치 및 그 제조방법 | |
| USRE42653E1 (en) | Semiconductor package with heat dissipating structure | |
| US5172301A (en) | Heatsink for board-mounted semiconductor devices and semiconductor device assembly employing same | |
| US6607942B1 (en) | Method of fabricating as grooved heat spreader for stress reduction in an IC package | |
| KR100269528B1 (ko) | 고성능 멀티 칩 모듈 패키지 | |
| US7413926B2 (en) | Methods of making microelectronic packages | |
| JPH06224334A (ja) | マルチチップモジュール | |
| US6495912B1 (en) | Structure of ceramic package with integrated passive devices | |
| US20100084761A1 (en) | Semiconductor device and fabrication method of the same | |
| EP1111676A2 (en) | Unit interconnection substrate for electronic parts | |
| US8304922B2 (en) | Semiconductor package system with thermal die bonding | |
| EP3128551B1 (en) | Semiconductor package and manufacturing method thereof | |
| WO1992005583A1 (en) | Semiconductor device having many lead pins | |
| US20040036172A1 (en) | Semiconductor device package with integrated heatspreader | |
| WO2004070790A2 (en) | Molded high density electronic packaging structure for high performance applications | |
| US20020003308A1 (en) | Semiconductor chip package and method for fabricating the same | |
| US6339253B1 (en) | Semiconductor package | |
| US20080150128A1 (en) | Heat dissipating chip structure and fabrication method thereof and package having the same | |
| KR100233861B1 (ko) | Bga 반도체 패키지 | |
| EP1093165A1 (en) | Integrated circuit assembly | |
| US20230109629A1 (en) | Electronic device including interposers bonded to each other | |
| TW201343019A (zh) | 系統級封裝組件、印刷電路板組件及其製作方法 | |
| US20060141666A1 (en) | Method for producing a module including an integrated circuit on a substrate and an integrated module manufactured thereby | |
| KR100444175B1 (ko) | 볼그리드 어레이 적층칩 패키지 | |
| KR100226106B1 (ko) | 리드프레임을 이용한 볼그리드어레이반도체패키지 및 그 제조방법 |