KR100226106B1 - 리드프레임을 이용한 볼그리드어레이반도체패키지 및 그 제조방법 - Google Patents

리드프레임을 이용한 볼그리드어레이반도체패키지 및 그 제조방법 Download PDF

Info

Publication number
KR100226106B1
KR100226106B1 KR1019970054509A KR19970054509A KR100226106B1 KR 100226106 B1 KR100226106 B1 KR 100226106B1 KR 1019970054509 A KR1019970054509 A KR 1019970054509A KR 19970054509 A KR19970054509 A KR 19970054509A KR 100226106 B1 KR100226106 B1 KR 100226106B1
Authority
KR
South Korea
Prior art keywords
lead frame
heat sink
semiconductor chip
input
protrusion
Prior art date
Application number
KR1019970054509A
Other languages
English (en)
Other versions
KR19990033214A (ko
Inventor
이선구
Original Assignee
마이클 디. 오브라이언
앰코테크놀로지코리아주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마이클 디. 오브라이언, 앰코테크놀로지코리아주식회사 filed Critical 마이클 디. 오브라이언
Priority to KR1019970054509A priority Critical patent/KR100226106B1/ko
Publication of KR19990033214A publication Critical patent/KR19990033214A/ko
Application granted granted Critical
Publication of KR100226106B1 publication Critical patent/KR100226106B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

본 발명은 리드프레임을 이용한 볼그리드어레이반도체패키지에 관한 것으로, 고가의 양면접착테이프 사용으로 인한 생산 단가의 증가와 또한 리드프레임의 본드핑거끼리의 쇼트로 인한 신뢰성 저하 등의 문제점을 해결하기 위해, 하면에 다수의 입/출력패드가 형성된 반도체칩과, 상기 반도체칩의 상면에 접착제로 접착된 방열판과, 상기 방열판의 하면에 위치된 리드프레임과, 상기 반도체칩의 입/출력패드와 리드프레임의 소정영역을 연결하는 전도성와이어와, 상기 반도체칩, 전도성와이어 등을 외부의 환경으로부터 보호하기 위해 봉지하는 봉지수단과, 상기 리드프레임의 소정영역에 입/출력수단으로서 융착된 솔더볼로 이루어진 볼그리드어레이반도체패키지에 있어서, 상기 방열판과 리드프레임 사이에는 필름이 위치되어 있고, 상기 방열판에는 다수의 돌기부가 형성되어 상기 리드프레임과 결합된 것을 특징으로 하는 리드프레임을 이용한 볼그리드어레이반도체패키지.

Description

리드프레임을 이용한 볼그리드어레이반도체패키지 및 그 제조 방법
본 발명은 리드프레임을 이용한 볼그리드어레이반도체패키지 및 그 제조 방법에 관한 것으로, 보다 상세하게 설명하면 리드프레임과 방열판 사이에 필름을 위치시켜 놓고 리벳팅 기술 또는 레이저빔을 이용하여 서로 본딩시킴으로써 생산 단가를 절감할 수 있고, 또한 리드프레임에 형성된 다수의 본드핑거 일면에는 고정용테이프를 접착시킴으로써 본드핑거의 쇼트로 인한 전기적 불량을 방지할 수 있는 리드프레임을 이용한 볼그리드어레이반도체패키지 및 그 제조 방법에 관한 것이다.
일반적으로 반도체패키지라 함은 각종 전자 회로 및 배선이 적층되어 형성된 단일 소자 및 집적 회로 등의 반도체칩을 먼지, 습기, 전기적, 기계적 부하 등의 각종 외부 환경으로부터 보호하고 상기 반도체칩의 전기적 성능을 최적화, 극대화시키기 위해 리드프레임이나 인쇄회로기판(Printed Circuit Board) 등을 이용해 메인보드(Main Board)로의 신호 입/출력 단자를 형성하고 봉지수단을 이용하여 몰딩(Molding)한 것을 말한다.
이러한 반도체패키지는 최근 반도체칩의 진보된 집적화 기술과 전자기기의 소형화에 따라서 이를 뒷받침하기 위해 경박단소(輕薄短少)화의 추세에 있으며 표면실장형의 반도체패키지로서 볼그리드어레이(Ball Grid Array)반도체패키지(이하 BGA패키지라고 칭함)의 수요가 증가하고 있다. 이러한 BGA패키지는 섭스트레이트(Substrate)로서 인쇄회로기판을 이용한 BGA패키지와 리드프레임을 이용한 BGA패키지로 분류할 수 있으며 이중에서도 리드프레임을 이용한 BGA패키지의 구조를 첨부된 도1을 참조하여 설명하면 다음과 같다.
먼저 다수의 입/출력패드(2')가 형성된 반도체칩(4')이 중앙에 위치되어 있고, 상기 반도체칩(4')의 상면에는 그 반도체칩(4')의 작동시 발생하는 열을 외부로 방출하기 위해 방열판(6')이 접착제로 접착되어 있다. 또한 상기 방열판(6')의 하부, 보다 자세하게는 반도체칩(4')이 접착된 곳을 제외한 하부에는 양면접착테이프(18')에 의해 리드프레임(L/F')이 접착되어 있다. 상기 리드프레임(L/F')은 중앙부에 반도체칩(4')이 위치할 수 있도록 공간부(32')가 형성되어 있고, 상기 공간부(32')의 외주변에는 다수의 리드(22')가 회로패턴을 형성하고 있는데, 이것은 공간부(32') 가까운 곳에 본드핑거(24')가 형성되어 있고, 상기 본드핑거(24')의 연장선에는 하부를 향하여 돌출부(26')가 다수 형성된 형태를 한다. 상기 리드프레임(L/F')의 본드핑거(24')는 반도체칩(4')의 입/출력패드(2')와 전도성와이어(8')로 본딩되어 있으며 상기 돌출부(26')는 외부의 메인보드(Main Board)와 신호입/출력수단으로 사용되는 솔더볼(12')이 융착되어 있다. 마지막으로 상기 반도체칩(4') 등을 외부의 환경으로부터 보호하기 위해 반도체칩(4'), 전도성와이어(8') 및 리드프레임(L/F')의 소정영역이 봉지수단(10')으로 봉지되어 있다.
여기서 상기 리드프레임(L/F')의 구조를 좀더 자세히 설명하면 도2의 평면도에 도시된 바와 같이, 중앙에 반도체칩(4')이 위치하도록 소정의 공간부(32')가 중앙에 구비되어 있고, 그 공간부(32') 주변으로는 다수의 리드(22')로 복잡한 회로패턴이 형성되어 있다. 즉, 상기 리드(22')는 공간부(32')의 외주변에 반도칩의 입/출력패드(2')와 와이어본딩(Wire Bonding)될 수 있도록 본드핑거(24')가 구비되어 있고, 상기 본드핑거(24')에 연장된 리드(22')에는 다수의 돌출부(26')가 할프에칭(Half Etchig)에 의해 형성되어 있다. 또한 상기 공간부(32')의 네모서리 부분에는 일정길이로 공간부(32')의 외측을 향하여 형성된 타이바(28')가 위치되어 있다. 또한 도면중 미설명 부호 34'는 리드프레임(L/F')의 최외각에 형성되어 소정의 형태를 유지시키는 사이드레일이며, 부호 36'은 리드프레임(L/F')의 제조 공정중 핀에 삽입되어 이동될 수 있도록 하는 이송용통공이다.
한편, 이러한 리드프레임을 이용한 BGA패키지(PKG')의 제조 방법을 첨부된 도3a 내지 도3f를 이용하여 설명하면 다음과 같다.
먼저 상기한 바와 같은 리드프레임(L/F')을 소정의 위치로 이동시켜 고정시키고(도3a), 상기 리드프레임(L/F')의 상면에는 양면접착테이프(18')를 이용하여 방열판(6')을 접착시킨다.(도3b 및 도3c) 그런후에 상기 리드프레임(L/F')의 공간부(32') 즉, 방열판(6')의 중앙부 하단에 반도체칩(4')을 접착시키고 상기 리드프레임(L/F')의 본드핑거(24')와 그 반도체칩(4')의 입/출력패드(2')를 전도성와이어(8')로 본딩시킨다.(도3d) 이어서 상기 반도체칩(4'), 전도성와이어(8') 및 리드프레임(L/F')의 일부를 모두 봉지수단(10')으로 봉지한다.(도3e) 또한 상기 리드프레임(L/F')의 돌출부(26') 저면에는 고온의 상태에서 솔더볼(12')을 녹여붙인다.(도3f)
그러나 이러한 종래의 리드프레임을 이용한 BGA패키지(PKG') 및 그 제조 방법은 상기 리드프레임(L/F')과 방열판(6')의 접착시에 사용되는 양면접착테이프(18')의 가격이 전체 제품의 약1/3 이상을 차지하는 고가의 구성품으로서 BGA패키지(PKG')의 가격을 상승시키는 주요 원인으로 작용하고 있다. 또한 상기 리드프레임(L/F')의 본드핑거(24')는 그 피치(Pitch)가 매우 작게 형성되어 있음으로서 제조 공정중 상기 본드핑거(24')의 위치 이동에 의해 서로 쇼트(Short)되어 불량을 유발하고 결국 BGA패키지(PKG')의 신뢰성을 크게 저하시키는 문제점이 있다.
본 발명은 상기와 같은 종래의 문제점을 해결하기 위해 안출한 것으로, 리드프레임과 방열판 사이에 필름을 위치시켜 놓고 리벳팅 기술이나 레이저빔을 이용하여 서로 본딩시킴으로써 생산 단가를 절감할 수 있고, 또한 리드프레임에 형성된 다수의 본드핑거 표면에는 고정용테이프를 접착시킴으로써 본드핑거의 쇼트로 인한 전기적 불량을 방지할 수 있는 리드프레임을 이용한 BGA패키지 및 그 제조 방법을 제공하는데 있다.
도1은 종래의 리드프레임을 이용한 볼그리드어레이반도체패키지를 나타낸 단면도이다.
도2는 종래 볼그리드어레이반도체패키지에 사용된 리드프레임을 나타낸 평면도이다.
도3a내지 도3f는 종래의 리드프레임을 이용한 볼그리드어레이반도체패키지의 제조 방법을 도시한 상태도이다.
도4는 본 발명에 의한 리드프레임을 이용한 볼그리드어레이반도체패키지를 나타낸 단면도이다.
도5는 본 발명의 볼그리드어레이반도체패키지에 사용된 리드프레임을 나타낸 평면도이다.
도6은 본 발명에 의한 리드프레임을 이용한 볼그리드어레이반도체패키지를 나타낸 평면도이다.
도7a 내지 도7g는 본 발명에 의한 리드프레임을 이용한 볼그리드어레이반도체패키지의 제조 방법을 도시한 상태도이다.
- 도면중 주요 부분에 대한 부호의 설명 -
PKG ; 리드프레임을 이용한 볼그리드어레이반도체패키지
2 ; 입/출력패드(Pad) 4 ; 반도체칩(Chip)
6 ; 방열판 8 ; 전도성와이어(Wire)
10 ; 봉지수단 12 ; 솔더볼(Solder Ball)
14 ; 돌기부 16 ; 리벳팅(Rivetting)
18 ; 필름(Film) L/F ; 리드프레임(Lead Frame)
22 ; 리드 24 ; 본드핑거(Bond Finger)
26 ; 돌출부 28 ; 타이바(Tie Bar)
30 ; 고정용테이프(Tape) 32 ; 공간부
상기한 목적을 달성하기 위해 본 발명에 의한 리드프레임을 이용한 BGA패키지의 구조는 하면에 다수의 입/출력패드가 형성된 반도체칩과, 상기 반도체칩의 상면에 접착제로 접착된 방열판과, 상기 방열판의 하면에 위치된 리드프레임과, 상기 반도체칩의 입/출력패드와 리드프레임의 소정영역을 연결하는 전도성와이어와, 상기 반도체칩, 전도성와이어 등을 외부의 환경으로부터 보호하기 위해 봉지하는 봉지수단과, 상기 리드프레임의 소정영역에 입/출력수단으로서 융착된 솔더볼로 이루어진 리드프레임을 이용한 BGA패키지에 있어서, 상기 방열판과 리드프레임 사이에는 필름이 위치되어 있고, 상기 방열판에는 다수의 돌기부가 형성되어 상기 리드프레임과 결합된 것을 특징으로 한다.
여기서 상기 리드프레임은 중앙에 공간부가 형성되어 있고, 상기 공간부의 둘레에는 와이어본딩을 위한 본드핑거, 솔더볼을 융착시키기 위한 돌출부를 갖는 다수의 리드가 방사상으로 위치되어 있으며, 상기 공간부의 사각모서리에는 방열판의 돌기부와 결합되는 타이바가 위치되어 있으며, 상기 리드의 본드핑거 일면에는 본드핑거들끼리의 쇼트를 방지하기 위한 고정용테이프가 접착되어 있는 것을 사용함으로써 본 발명의 목적을 달성할 수 있다.
또한 상기한 목적을 달성하기 위해 본 발명에 의한 리드프레임을 이용한 BGA패키지의 제조 방법은 중앙에는 공간부가 형성되어 있고, 상기 공간부의 둘레에는 와이어본딩을 위한 본드핑거, 솔더볼을 융착시키기 위한 돌출부를 갖는 다수의 리드가 방사상으로 위치되어 있으며, 상기 공간부의 사각모서리에는 방열판과의 결합을 위한 타이바가 위치되어 있는 리드프레임을 준비하는 리드프레임 준비 단계와, 상기 리드프레임의 상단에 필름과 방열판을 차례로 정렬하여 위치시켜 놓는 필름 및 방열판 정렬 단계와, 상기 방열판의 상면을 타발하여 돌기부를 형성함으로써 이 돌기부가 리드프레임의 타이바를 관통하도록 한후 상기 돌기부의 끝단을 리벳팅하여 상기 방열판과 리드프레임이 서로 결합되도록 하는 방열판 및 리드프레임의 결합 단계와, 상기 방열판의 중앙 하면에 반도체칩을 접착제로 접착하고 그 반도체칩의 입/출력패드와 리드프레임의 본드핑거를 전도성와이어로 서로 연결시키는 반도체칩 안착 및 와이어본딩 단계와, 상기 반도체칩, 전도성와이어 및 리드프레임을 외부의 환경으로부터 보호하기 위해 봉지수단으로 봉지하는 봉지 단계와, 상기 리드프레임에 형성된 돌출부에 입/출력수단인 솔더볼을 융착시키는 단계를 포함하여 이루어진 것을 특징으로 한다.
이하 본 발명이 속하는 기술 분야에서 통상의 지식을 가진자가 본 발명을 용이하게 실시할 수 있을 정도로 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조하여 상세히 설명하면 다음과 같다.
도4는 본 발명에 의한 리드프레임을 이용한 BGA패키지(PKG)를 나타낸 단면도로서 그 구조는 아래와 같다.
우선 다수의 입/출력패드(2)를 갖는 반도체칩(4)이 중앙에 위치되어 있고, 상기 반도체칩(4)의 상면에는 접착제로 방열판(6)이 접착되어 있다. 상기 방열판(6)의 하면에는 접착성분이 없으며 또한 전기적으로 비전도성의 특징을 갖는 필름(18)이 상기 반도체칩(4)이 접착된 곳을 제외한 영역에 위치되어 있다. 여기서 상기 방열판(6)은 반도체칩(4)의 열을 신속하게 외부로 방출할수 있는 열적 전도체이면 모두 사용할 수 있으며 특히 금속재질, 그 중에서도 구리(Cu) 또는 그 합금체가 가장 바람직하다.
한편, 상기 필름(18)의 하면에는 도5에 도시한 것과 같은 리드프레임(L/F)이 상기 방열판(6)과 결합되어 있으며, 이것은 중앙에 반도체칩(4)이 위치할 수 있는 크기의 공간부(32)가 형성되어 있고, 상기 공간부(32)의 둘레에는 다수의 리드(22)가 방사상으로 형성되어 있다. 상기 리드(22)는 상기 공간부(32)를 향하는 선단에 와이어본딩을 위한 본드핑거(24)가 형성되어 있고, 상기 본드핑거(24)에 연장되어서는 할프에칭에 의한 다수의 돌출부(26)가 원형 또는 사각형 등의 다각형 형태로 형성되어 있다. 또한 상기 공간부(32)의 사각모서리에는 방열판(6)과 결합되는 타이바(28)가 형성되어 있다. 그리고, 상기 리드(22)의 본드핑거(24) 일면에는 제조 공정중 본드핑거(24)들끼리의 쇼트를 방지하기 위해 일측면에만 접착성분이 있는 고정용테이프(30)가 접착되어 있다. 여기서 상기 고정용테이프(30)는 사각링 형태로 형성되어 있음으로서 공간부(32) 외측의 모든 본드핑거(24)들의 일면에 접착되어 있다. 또한 상기 리드(22)의 본드핑거(24)는 와이어와의 접촉력 강화를 위해 은(Ag)이 도금되어 있으며, 상기 돌출부(26)는 할프에칭(Half Etching) 또는 스탬핑(Stamping)에 의해 리드(22)보다 그 두께가 약간 더 두껍게 형성되어 있다. 그리고 이러한 리드프레임(L/F)은 구리 또는 알로이42로 제조된 것을 사용하였다.
도면중 미설명 부호 38은 리드프레임을 이용한 BGA패키지(PKG)에서 제거될 부분을 나타낸 것이며, A-A'선은 도4에서 도시한 단면도와 일치되는 리드프레임의 단면을 표시한 것이다. 그리고 34는 리드프레임의 사이드레일, 36 이송용통공이다.
한편, 상기 방열판(6)에는 다수의 돌기부(14)가 형성되어 있으며 이는 상기 리드프레임(L/F)의 타이바(28)를 관통하고 있다. 이는 상기 방열판(6)의 상면을 기구적으로 타발하여 얻은 것으로써 타발시에 소정의 돌기부(14)가 형성되고 이 돌기부(14)가 상기 타이바(28)를 관통하여 지나감으로써 형성된 것이다.
또한 상기 타이바(28)를 관통한 돌기부(14)의 끝단은 기구적으로 타발하여 리벳팅(16 ; Rivetting)함으로써 결국 상기 방열판(6)과 리드프레임(L/F)이 서로 결합되도록 한다. 여기서 상기 방열판(6)의 돌기부(14)는 도6에 도시된 바와 같이 타이바(28)와 대응되는 위치에 최소 4개에서 최대 8개가 형성되어 있다. 또한 상기 돌기부(14)는 타이바(28) 뿐만 아니라 입/출력수단으로서 사용되지 않는 리드(22)의 대응되는 위치에 형성할 수 있다. 그리고 상기 방열판(6)에 돌기부(4)를 형성하여 결합하는 대신 타이바(28)와 이에 대응하는 소정 위치의 방열판(6)에 레이저빔을 발사하여 서로를 결합시킨 구조(도시되지 않음)도 가능하다.
이어서 상기 반도체칩(4)의 입/출력패드(2)는 리드프레임(L/F)의 소정영역 즉, 리드(22)의 본드핑거(24)와 전도성와이어(8)로 본딩되어 있고, 상기 반도체칩(4), 전도성와이어(8) 등은 외부의 환경으로부터 보호하기 위해 봉지수단(10)으로 봉지되어 있다. 그리고 마지막으로 상기 리드프레임(L/F)의 소정영역 즉, 리드(22)의 돌출부(26)에는 입/출력수단으로서 납(Pb)과 주석(Sn)으로 이루어진 솔더볼(12)이 융착되어 있다. 여기서 상기 전도성와이어(8)는 골드와이어(Au Wire) 또는 알루미늄와이어(Al Wire)가 사용될 수 있으며, 봉지수단(10)은 에폭시몰딩컴파운드(Epoxy Molding Compound)나 액상봉지재(Glob Top)를 사용한다.
도7a 내지 도7g는 상기의 리드프레임을 이용한 BGA패키지(PKG)를 얻기 위한 제조 방법을 도시한 것으로서 다음과 같이 이루어진다.
1. 리드프레임(L/F) 준비 단계로서, 우선 도5에 도시된 바와 같이 중앙에는 공간부(32)가 형성되어 있고, 상기 공간부(32)의 둘레에는 와이어본딩을 위한 본드핑거(24), 솔더볼(12)을 융착시키기 위한 돌출부(26)를 갖는 다수의 리드(22)가 방사상으로 형성되어 있으며, 상기 공간부(32)의 사각모서리에는 방열판(6)과의 결합을 위한 타이바(28)가 형성되어 이루어진 리드프레임(L/F)을 준비한다.(도7a)
여기서 상기 공간부(32)의 주변에 방사상으로 형성되어 있는 리드(22)의 본드핑거(24)에는 사각링 형태의 접착성 있는 고정용테이프(30)를 접착함으로써 제조 공정중 발생할 수 있는 본드핑거(24)들끼리의 쇼트를 방지할 수 있도록 한다.
2. 필름(18) 및 방열판(6) 정렬 단계로서, 상기 리드프레임(L/F)의 상단에 필름(18)을 위치시켜 놓고 그 위에 방열판(6)을 위치시켜 놓는다.(도7b)
여기서 상기 필름(18)은 종래의 양면접착테이프 대신에 접착성이 없으며 전기적으로 비전도성인 필름(18)을 사용한다.
3. 방열판(6) 및 리드프레임(L/F)의 결합 단계로서, 상기 리드프레임(L/F)의 타이바(28)와 대응하는 방열판(6)의 상면을 기구적으로 타발하여 돌기부(14)를 형성함으로써 이 돌기부(14)가 상기 타이바(28)를 관통하도록 한후 상기 돌기부(14)의 끝단을 리벳팅(16)하여 상기 방열판(6)과 리드프레임(L/F)이 서로 결합되도록 한다.(도7c 및 도7d)
여기서, 상기 방열판(6) 및 리드프레임(L/F)의 결합시 이용하는 돌기부(14)는 상기 타이바(28)와 대응하는 위치의 방열판(6)에 4개 내지 8개를 형성하여 리드프레임(L/F)이 안정적으로 상기 방열판(6)에 결합되도록 한다.
또한 상기 방열판(6)에 돌기부(14)를 형성하는 대신 타이바(28) 및 이에 대응하는 방열판(6)의 소정위치에 레이저빔을 발사하여 용접하는 방법을 사용할 수도 있다.
4. 반도체칩 안착 및 와이어본딩 단계로서, 상기 방열판(6)의 중앙 하면에 반도체칩(4)을 접착제로 접착하고 그 반도체칩(4)의 입/출력패드(2)와 리드프레임(L/F)의 본드핑거(24)를 전도성와이어(8) 즉, 골드와이어 또는 알루미늄와이어로서 서로 연결시킨다.(도7e)
5. 봉지 단계로서, 상기 반도체칩(4), 전도성와이어(8) 및 리드프레임(L/F)을 외부의 환경으로부터 보호하기 위해 봉지수단(10) 즉, 에폭시몰딩컴파운드 또는 액상봉지재를 이용하여 봉지한다.(도7f)
6. 솔더볼(12) 융착 단계로서, 상기 리드프레임(L/F)에 형성된 돌출부(26)에 메인보드와의 입/출력수단인 솔더볼(12)을 고온의 상태에서 융착시킨다.(도7g)
본 발명은 비록 이상에서와 같은 실시예들에 관련하여 기술되었지만, 여기에만 한정되지 않으며 본 발명의 범주와 사상에서 벗어남이 없는 여러가지의 변형과 수정이 이루어질 수 있다.
이상 설명한 바와 같이 본 발명에 의하면, 리드프레임과 방열판 사이에 비접착성이며 전기적으로 비전도성인 필름을 위치시켜놓고 리드프레임의 타이바와 대응하는 곳의 방열판 상면을 기구적으로 타발하여 서로 본딩시킴으로써 종래와 같이 고가의 양면접착테이프를 사용하지 않아도 되어 생산 단가를 대폭 감소시켜 결국 리드프레임을 이용한 BGA패키지의 가격을 인하시킬 수 있다.
또한 상기 리드프레임의 본드핑거 일면에는 고정용테이프를 접착시킴으로써 본드핑거들끼리의 쇼트로 인한 전기적 불량을 방지할 수 있어 완성된 리드프레임을 이용한 BGA패키지의 신뢰성을 향상시킨다.

Claims (6)

  1. 하면에 다수의 입/출력패드가 형성된 반도체칩과, 상기 반도체칩의 상면에 접착제로 접착된 방열판과, 상기 방열판의 하면에 위치된 리드프레임과, 상기 반도체칩의 입/출력패드와 리드프레임의 소정영역을 연결하는 전도성와이어와, 상기 반도체칩, 전도성와이어 등을 외부의 환경으로부터 보호하기 위해 봉지하는 봉지수단과, 상기 리드프레임의 소정영역에 입/출력수단으로서 융착된 솔더볼로 이루어진 리드프레임을 이용한 BGA패키지에 있어서,
    상기 방열판과 리드프레임 사이에는 필름이 위치되어 있고, 상기 방열판에는 다수의 돌기부가 형성되어 있으며 그것이 상기 리드프레임을 관통하여 끝단이 리벳팅(Rivetting)된 것을 특징으로 하는 리드프레임을 이용한 BGA패키지.
  2. 제1항에 있어서, 상기 리드프레임은 중앙에 공간부가 형성되어 있고, 상기 공간부의 둘레에는 와이어본딩을 위한 본드핑거, 솔더볼을 융착시키기 위한 돌출부를 갖는 다수의 리드가 방사상으로 위치되어 있으며, 상기 공간부의 사각모서리에는 방열판의 돌기부와 결합되는 타이바가 위치되어 있으며, 상기 리드의 본드핑거 일면에는 본드핑거들끼리의 쇼트를 방지하기 위한 고정용테이프가 접착되어 있는 것을 특징으로 하는 리드프레임을 이용한 BGA패키지.
  3. 중앙에는 공간부가 형성되어 있고, 상기 공간부의 둘레에는 와이어본딩을 위한 본드핑거, 솔더볼을 융착시키기 위한 돌출부를 갖는 다수의 리드가 방사상으로 위치되어 있으며, 상기 공간부의 사각모서리에는 방열판과의 결합을 위한 타이바가 위치되어 있는 리드프레임을 준비하는 리드프레임 준비 단계와;
    상기 리드프레임의 상단에 필름과 방열판을 차례로 정렬하여 위치시켜 놓는 필름 및 방열판 정렬 단계와;
    상기 방열판의 상면을 타발하여 돌기부를 형성함으로써 이 돌기부가 리드프레임의 타이바를 관통하도록 한후 상기 돌기부의 끝단을 리벳팅하여 상기 방열판과 리드프레임이 서로 결합되도록 하는 방열판 및 리드프레임의 결합 단계와;
    상기 방열판의 중앙 하면에 반도체칩을 접착제로 접착하고 그 반도체칩의 입/출력패드와 리드프레임의 본드핑거를 전도성와이어로 서로 연결시키는 반도체칩 안착 및 와이어본딩 단계와;
    상기 반도체칩, 전도성와이어 및 리드프레임을 외부의 환경으로부터 보호하기 위해 봉지수단으로 봉지하는 봉지 단계와;
    상기 리드프레임에 형성된 돌출부에 입/출력수단인 솔더볼을 융착시키는 솔더볼 융착 단계를 포함하여 이루어진 것을 특징으로 하는 리드프레임을 이용한 BGA패키지의 제조 방법.
  4. 제3항에 있어서, 상기 리드프레임 준비 단계는 리드의 본드핑거 일면에 상기 본드핑거들끼리의 쇼트를 방지하기 위해 고정용테이프를 접착시키는 단계를 더 포함하여 이루어진 것을 특징으로 하는 리드프레임을 이용한 BGA패키지의 제조 방법.
  5. 제3항에 있어서, 상기 방열판 및 리드프레임의 결합시 이용하는 돌기부는 상기 리드프레임의 타이바와 대응하는 방열판에 4개 내지 8개를 형성하는 것을 특징으로 하는 리드프레임을 이용한 BGA패키지의 제조 방법.
  6. 제3항에 있어서, 상기 방열판 및 리드프레임의 결합 단계는 리드프레임의 타이바와 이에 대응하는 방열판의 소정위치에 레이저빔을 발사하여 서로 결합시키는 것을 특징으로 하는 리드프레임을 이용한 BGA패키지의 제조 방법.
KR1019970054509A 1997-10-23 1997-10-23 리드프레임을 이용한 볼그리드어레이반도체패키지 및 그 제조방법 KR100226106B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970054509A KR100226106B1 (ko) 1997-10-23 1997-10-23 리드프레임을 이용한 볼그리드어레이반도체패키지 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970054509A KR100226106B1 (ko) 1997-10-23 1997-10-23 리드프레임을 이용한 볼그리드어레이반도체패키지 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR19990033214A KR19990033214A (ko) 1999-05-15
KR100226106B1 true KR100226106B1 (ko) 1999-10-15

Family

ID=19523285

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970054509A KR100226106B1 (ko) 1997-10-23 1997-10-23 리드프레임을 이용한 볼그리드어레이반도체패키지 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR100226106B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100369394B1 (ko) * 1999-09-07 2003-01-29 앰코 테크놀로지 코리아 주식회사 반도체패키지용 섭스트레이트 및 이를 이용한 반도체패키지의 제조방법

Also Published As

Publication number Publication date
KR19990033214A (ko) 1999-05-15

Similar Documents

Publication Publication Date Title
JP3526788B2 (ja) 半導体装置の製造方法
US9337095B2 (en) Method of manufacturing leadless integrated circuit packages having electrically routed contacts
US6876069B2 (en) Ground plane for exposed package
KR101622805B1 (ko) 다양한 ｉｃ 패키징 구성들을 가진 리드리스 어레이 플라스틱 패키지
US7691681B2 (en) Chip scale package having flip chip interconnect on die paddle
US20020135080A1 (en) Semiconductor device and method for fabricating same
JPH10200012A (ja) ボールグリッドアレイ半導体のパッケージ及び製造方法
WO2006014418A2 (en) Encapsulated semiconductor device with reliable down bonds
US5808872A (en) Semiconductor package and method of mounting the same on circuit board
US5559305A (en) Semiconductor package having adjacently arranged semiconductor chips
KR100226106B1 (ko) 리드프레임을 이용한 볼그리드어레이반도체패키지 및 그 제조방법
KR19990024255U (ko) 적층형 볼 그리드 어레이 패키지
JP4038021B2 (ja) 半導体装置の製造方法
KR100247508B1 (ko) 플립칩용 반도체패키지 및 그 제조 방법
KR100260996B1 (ko) 리드프레임을 이용한 어레이형 반도체패키지 및 그 제조 방법
KR100218633B1 (ko) 캐리어 프레임이 장착된 볼 그리드 어레이 반도체 패키지
KR200172710Y1 (ko) 칩 크기의 패키지
KR100419950B1 (ko) 가용성회로기판을이용한볼그리드어레이반도체패키지의제조방법
JP3127948B2 (ja) 半導体パッケージ及びその実装方法
KR100444175B1 (ko) 볼그리드 어레이 적층칩 패키지
JP4123131B2 (ja) 半導体装置
KR100237329B1 (ko) 칩 스케일 반도체 패키지의 구조 및 제조 방법
KR100708050B1 (ko) 반도체패키지
JPH08181168A (ja) 半導体装置
KR19990056764A (ko) 볼 그리드 어레이 패키지

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130716

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20140709

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20150708

Year of fee payment: 17

LAPS Lapse due to unpaid annual fee