KR100247508B1 - 플립칩용 반도체패키지 및 그 제조 방법 - Google Patents

플립칩용 반도체패키지 및 그 제조 방법 Download PDF

Info

Publication number
KR100247508B1
KR100247508B1 KR1019970054510A KR19970054510A KR100247508B1 KR 100247508 B1 KR100247508 B1 KR 100247508B1 KR 1019970054510 A KR1019970054510 A KR 1019970054510A KR 19970054510 A KR19970054510 A KR 19970054510A KR 100247508 B1 KR100247508 B1 KR 100247508B1
Authority
KR
South Korea
Prior art keywords
circuit board
printed circuit
semiconductor chip
input
bump
Prior art date
Application number
KR1019970054510A
Other languages
English (en)
Other versions
KR19990033215A (ko
Inventor
김성진
Original Assignee
마이클 디. 오브라이언
앰코테크놀로지코리아주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마이클 디. 오브라이언, 앰코테크놀로지코리아주식회사 filed Critical 마이클 디. 오브라이언
Priority to KR1019970054510A priority Critical patent/KR100247508B1/ko
Publication of KR19990033215A publication Critical patent/KR19990033215A/ko
Application granted granted Critical
Publication of KR100247508B1 publication Critical patent/KR100247508B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

본 발명은 플립칩용 반도체패키지 및 그 제조 방법에 관한 것으로, 반도체칩의 입/출력패드와 인쇄회로기판을 상호 연결시키는 범프의 본딩 강도를 향상시킬 수 있고 또한 간단한 방법으로 상기 범프를 만들면서 동시에 반도체칩의 입/출력패드와 인쇄회로기판을 본딩시켜 반도체패키지의 생산 단가를 대폭 절감하기 위해, 표면에 다수의 입/출력패드가 형성된 반도체칩과, 상기 반도체칩의 상면에 위치되어 있고, 상기 입/출력패드와 대응하는 곳에 다수의 비아홀이 형성되어 있으며, 상기 비아홀의 하단에는 범프패드가 형성되어 있고, 상면의 소정영역에는 다수의 솔더볼랜드가 형성되어 있는 인쇄회로기판과, 상기 비아홀 하단에 형성된 범프패드와 반도체칩의 입/출력패드를 본딩시키는 범프와, 상기 반도체칩과 인쇄회로기판의 하단을 봉지하는 봉지수단과, 상기 인쇄회로기판의 솔더볼랜드에 외부로의 입/출력수단으로서 융착된 다수의 솔더볼을 포함하여 이루어진 것을 특징으로 하는 플립칩용 반도체패키지.

Description

플립칩용 반도체패키지 및 그 제조 방법
본 발명은 플립칩용 반도체패키지 및 그 제조 방법에 관한 것으로, 보다 상세하게 설명하면 반도체칩의 입/출력패드와 인쇄회로기판을 상호 연결시키는 범프의 본딩 강도를 향상시킬 수 있고 또한 간단한 방법으로 상기 범프를 만들면서 동시에 반도체칩의 입/출력패드와 인쇄회로기판을 본딩시켜 반도체패키지의 생산 단가를 대폭 절감할 수 있는 플립칩용 반도체패키지 및 그 제조 방법에 관한 것이다.
통상 플립칩이란 반도체칩 표면의 입/출력패드에 솔더(Solder), 금(Au), 납(Pb) 또는 은(Ag)과 같은 무른 금속으로 만들어진 범프가 형성되어 있고, 와이어(Wire)나 리드(Lead) 등을 사용하지 않은 상태에서 상기 범프가 아래로 향하도록 하여(Face Down) 인쇄회로기판(Printed Circuit Board) 또는 메인보드(Main Board)에 직접 본딩(Bonding)을 한 반도체칩을 일컬으며 상기와 같이 반도체칩을 붙일 때 뒤집는다는 의미에서 플립칩이라고 부른다.
이러한 플립칩 또는 그 플립칩용 반도체패키지(100')의 일반적인 구조가 도1에 도시되어 있으며 이를 참조하여 그 구조를 설명하면 다음과 같다.
먼저 각종 전자 회로 및 배선이 적층되어 전기적 기능을 수행하는 반도체칩(4')이 중앙에 위치되어 있으며, 상기 반도체칩(4')의 상부 표면에는 알루미늄(Al)으로 다수의 입/출력패드(2')가 형성되어 있다. 상기 입/출력패드(2')에는 솔더, 금, 납 등으로 범프(14')가 형성되어 있으며 상기 범프(14')의 상면에는 인쇄회로기판(6')이 위치되어 있다. 여기서 상기 인쇄회로기판(6')의 상면에는 솔더볼랜드(12')가 형성되어 있고, 하면에는 범프패드(10')가 형성되어 있으며, 상기 솔더볼랜드(12')와 범프패드(10')는 구리로 형성된 복잡한 회로패턴에 의해 서로 연결되어 있다. 그리고 상기 반도체칩(4') 등을 먼지, 습기, 전기적, 기계적 부하 등의 각종 외부 환경으로부터 보호하기 위해 봉지수단(16')으로 봉지되어 있으며, 상기 인쇄회로기판(6')의 상면에 형성된 솔더볼랜드(12')에는 다수의 솔더볼(18')이 융착되어 메인보드로의 신호입/출력단자로 사용될 수 있도록 되어 있다.
이와 같은 플립칩용 반도체패키지(100')의 제조 방법은 도2a 내지 도2d에 도시되어 있으며 이를 참조하여 그 제조 방법을 설명하면 다음과 같다.
1. 범프(14') 형성 단계로서, 반도체칩(4')의 표면에 형성된 입/출력패드(2')에 솔더, 금, 납 등을 이용하여 범프(14')를 형성한다. 이러한 범프(14') 형성은 통상 반도체칩(4')의 입/출력패드(2')상에 페이스트범핑장비(Paste Bumping Machine)를 이용하여 상기한 솔더, 금, 납 등을 녹여서 소정의 모양으로 융착시킨다.(도2a)
2. 인쇄회로기판(6')과 반도체칩(4')의 본딩 단계로서, 상기 반도체칩(4')의 범프(14') 상면에 인쇄회로기판(6')의 범프패드(10')가 일치되도록 위치를 정렬하여 올려놓고 고온의 상태에서 리플로우(Reflow) 함으로써 상기 반도체칩(4')의 입/출력패드(2')와 인쇄회로기판(6')의 범프패드(10')가 서로 본딩되도록 한다.(도2b)
3. 몰딩 단계로서, 상기 인쇄회로기판(6')의 하면과 반도체칩(4')을 봉지수단(16') 즉, 에폭시몰딩컴파운드(Epoxy Molding Compound)나 액상봉지재(Glob Top)를 이용하여 몰딩한다.(도2c)
4. 솔더볼(18') 융착 단계로서, 상기 인쇄회로기판(6')의 상면에 형성된 다수의 솔더볼랜드(12')에 솔더볼(18')을 올려놓고 고온의 상태에서 리플로우 함으로써 솔더볼(18')을 솔더볼랜드(12')에 융착시킨다.(도2d)
이상에서와 같은 종래의 플립칩용 반도체패키지(100')는, 반도체칩(4')의 입/출력패드(2')와 인쇄회로기판(6')의 범프패드(10')를 상호 연결시키는 범프(14')의 본딩면적이 범프패드(10') 및 입/출력패드(2')의 크기에 비례하기 때문에 그 본딩강도가 약해 반도체칩(4')의 작동중에 쉽게 단락되어 신뢰성을 저하시키는 문제점이 있다.
또한 그 제조 방법에 있어서 상기 범프(14') 형성 단계는 반도체칩(4')의 입/출력패드(2') 상면에 페이스트범핑장비의 소정 부분이 물리적으로 접촉한 상태에서 범프(14')를 형성하여야 함으로써 그 정밀도를 보증하기 어렵고 그럼으로서 범프(14')의 본딩력에 대한 신뢰성도 저하된다.
한편 상기와 같이 반도체칩(4')의 입/출력패드(2')상에 고정밀도의 범프(14')를 구현하고자 할때에는 그만큼 페이스트범핑장비의 정밀도를 높여야 할 필요가 있음으로서 장비 및 범프(14') 형성에 소비되는 비용이 상승하여 결국 플립칩용 반도체패키지(100')의 가격을 상승시키는 원인이 된다. 실제로 상기 범프(14') 형성 단계는 반도체패키지 생산 단가의 약 40% 이상을 차지함으로서 플립칩용 반도체패키지(100')의 가격을 상승시키고 있다.
이에 본 발명은 상기와 같은 종래의 문제점을 해결하기 위해 안출한 것으로, 반도체칩의 입/출력패드와 인쇄회로기판을 상호 연결시키는 범프의 본딩 강도를 향상시킬 수 있는 구조의 플립칩용 반도체패키지를 제공하는데 있다.
본 발명의 또다른 목적은 반도체칩의 입/출력패드 상면에 범프를 형성하면서 동시에 반도체체칩의 입/출력패드와 인쇄회로기판의 범프패드를 본딩시켜 반도체패키지의 생산단가를 대폭 절감할 수 있는 플립칩용 반도체패키지의 제조 방법을 제공하는데 있다.
도1은 종래 일반적인 플립칩용 반도체패키지의 구조를 도시한 단면도이다.
도2a 내지 도2c는 종래의 플립칩용 반도체패키지의 제조 방법을 도시한 상태도이다.
도3a는 본 발명에 의한 플립칩용 반도체패키지의 구조를 도시한 평면도이고 도3b는 A-A'선을 나타낸 단면도이다.
도4a내지 도4f는 본 발명의 플립칩용 반도체패키지의 제조 방법을 도시한 상태도이다.
- 도면중 주요 부분에 대한 부호의 설명 -
100 ; 플립칩(Flip Chip)용 반도체패키지 2 ; 입/출력패드(Input/Output Pad)
4 ; 반도체칩 6 ; 인쇄회로기판
8 ; 비아홀(Via Hole) 10 ; 범프패드(Bump Pad)
12 ; 솔더볼랜드(Solder Ball Land) 14 ; 범프
16 ; 봉지수단 18 ; 솔더볼
20 ; 범핑볼(Bumping Ball)
상기한 목적을 달성하기 위해 본 발명에 의한 플립칩용 반도체패키지는 표면에 다수의 입/출력패드가 형성된 반도체칩과, 상기 반도체칩의 상면에 위치되어 있고, 상기 입/출력패드와 대응하는 곳에 다수의 비아홀이 형성되어 있으며, 상기 비아홀의 하단에는 범프패드가 형성되어 있고, 상면의 소정영역에는 다수의 솔더볼랜드가 형성되어 있는 인쇄회로기판과, 상기 비아홀 하단에 형성된 범프패드와 반도체칩의 입/출력패드를 본딩시키는 범프와, 상기 반도체칩과 인쇄회로기판의 하단을 봉지하는 봉지수단과, 상기 인쇄회로기판의 솔더볼랜드에 외부로의 입/출력수단으로서 융착된 다수의 솔더볼을 포함하여 이루어진 것을 특징으로 한다.
구체적인 실시유형으로서, 상기 비아홀은 구경이 약 0.1mm 내지 0.2mm로 형성되어 있으며, 상기 반도체칩의 입/출력패드와 인쇄회로기판의 범프패드를 본딩하는 범프는 인쇄회로기판의 비아홀 내부로 상단이 삽입된 채로 본딩되어 본딩력이 향상될 수 있도록 되어 있다.
또한 상기한 목적을 달성하기 위해 본 발명에 의한 플립칩용 반도체패키지의 제조 방법은 상면에는 다수의 솔더볼랜드가 형성되어 있고, 하면에는 다수의 범프패드가 형성되어 있는 인쇄회로기판에 다수의 비아홀을 형성하는 비아홀 형성 단계와, 상기 인쇄회로기판의 비아홀 저면에 반도체칩의 입/출력패드가 대응하여 위치하도록 인쇄회로기판과 반도체칩을 정렬하는 위치정렬 단계와, 상기 인쇄회로기판의 비아홀 상단에 범핑볼을 안착시키는 범핑볼 안착 단계와, 상기 범핑볼에 고온을 가하여 녹임으로써 범핑볼이 비아홀을 따라서 하부로 이동하여 반도체칩의 입/출력패드와 범프패드가 본딩되도록 하는 본딩 단계와, 상기 인쇄회로기판 및 반도체칩을 외부의 환경으로부터 보호하기 위해 봉지수단으로 봉지하는 몰딩 단계와, 상기 인쇄회로기판의 솔더볼랜드에 입/출력수단으로서 솔더볼을 융착하는 솔더볼 융착 단계를 포함하여 이루어진 것을 특징으로 한다.
여기서, 상기 비아홀은 인쇄회로기판의 범프패드가 위치한 곳에 형성하며 아울러 상기 비아홀 상단에 안착되는 범핑볼은 그 지름이 약 3mm 내지 4mm의 것을 사용한다.
이하 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있을 정도로 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 상세하게 설명하면 다음과 같다.
도3a 및 도3b는 본 발명에 의한 플립칩용 반도체패키지(100)의 구조를 도시한 평면도 및 단면도이다.
상기 도3a 및 도3b를 참조하면 본 발명에 의한 플립칩용 반도체패키지(100)는 표면에 다수의 입/출력패드(2)가 형성된 반도체칩(4)이 위치되어 있고, 상기 반도체칩(4)의 상면에는 다수의 비아홀(8)이 형성된 인쇄회로기판(6)의 범프패드(10)가 범프(14)에 의해 반도체칩(4)의 입/출력패드(2)와 본딩되어 있으며, 상기 인쇄회로기판(6)과 반도체칩(4)은 봉지수단(16)으로 봉지되어 있고, 인쇄회로기판(6) 상면의 솔더볼랜드(12)에는 다수의 솔더볼(18)이 융착된 구조로 되어 있다.
여기서 상기 인쇄회로기판(6)은 반도체칩(4)의 입/출력패드(2)와 대응하는 위치에 다수의 비아홀(8)이 형성되어 있으며, 상기 비아홀(8)의 하단 즉, 인쇄회로기판(6)의 하면에는 다수의 범프패드(10)가 형성되어 있고, 상면의 소정영역에는 다수의 솔더볼랜드(12)가 형성되어 상기 범프패드(10)와 구리박막으로 형성된 회로패턴(도시되지 않음)에 의해 연결되어 있다.
또한 상기 비아홀(8)은 구경이 약 0.1mm 내지 0.2mm로 형성되어 있으며, 상기 범프(14)는 인쇄회로기판(6)의 범프패드(10)와 반도체칩(4)의 입/출력패드(2) 뿐만 아니라 인쇄회로기판(6)의 비아홀(8) 내부로 상단이 삽입되어 본딩됨으로서 본딩면적을 극대화시켜 본딩력이 향상된 구조를 한다.
그리고 상기 범프(14)는 종래와 같이 솔더, 금 또는 납 등의 금속으로 이루어져 있으며, 봉지수단(16) 역시 에폭시몰딩컴파운드 또는 액상봉지재로 이루어져 있다.
이와 같은 구성을 하는 본 발명에 의한 플립칩용 반도체패키지의 제조 방법은 다음과 같이 이루어진다.
1. 비아홀(8) 형성 단계로서, 상면에는 다수의 솔더볼랜드(12)가 형성되어 있고, 하면에는 다수의 범프패드(10)가 형성되어 있는 인쇄회로기판(6)에 다수의 비아홀(8)을 형성한다. 여기서 상기 비아홀(8)은 기구적으로 상부에서 타발하여 형성하거나 레이저빔을 이용하여 형성하며 그 구경은 약 0.1mm 내지 0.2mm가 되도록 한다.(도4a)
2. 위치정렬 단계로서, 상기 인쇄회로기판(6)의 비아홀(8) 저면에 반도체칩(4)의 입/출력패드(2)가 대응하여 위치되도록 인쇄회로기판(6)과 반도체칩(4)의 위치를 정렬한다.(도4b)
3. 범핑볼(20) 안착 단계로서, 상기 인쇄회로기판(6)의 비아홀(8) 상단에 범핑볼(20)을 안착시킨다.(도4c) 여기서 상기 범핑볼(20)은 그 지름이 약 3mm 내지 4mm의 것을 사용함으로서 차후에 그 범핑볼(20)이 녹아 흘러내리게 될 때 범핑볼(20) 또는 범프(14)의 일단이 비아홀(8)의 내부에 남아 있도록 하기 위함이다.
4. 본딩 단계로서, 상기 범핑볼(20)에 고온을 가하여 범핑볼(20)이 용융되면서 비아홀(8)을 따라 하부로 이동하여 반도체칩(4)의 입/출력패드(2)와 범프패드(10), 비아홀(8)이 서로 본딩되도록 한다.
5. 봉지 단계로서, 상기 인쇄회로기판(6) 및 반도체칩(4)을 외부의 환경으로부터 보호하기 위해 에폭시몰딩컴파운드나 액상봉지재 등의 봉지수단(16)으로 봉지한다.(도4e)
6. 솔더볼(18) 융착 단계로서, 상기 인쇄회로기판(6)의 솔더볼랜드(12)에 신호입/출력단자인 솔더볼(18)을 융착한다.(도4f)
본 발명은 비록 이상에서와 같은 실시예에 관련하여 기술하였지만, 여기에만 한정되지 않으며 본 발명의 범주와 사상에서 벗아남이 없는 여러 가지의 변형과 수정이 이루어질 수 있다.
이상의 설명에서와 같이 본 발명에 의하면, 반도체칩의 입/출력패드와 인쇄회로기판을 상호 연결시키는 범프가 인쇄회로기판에 형성된 비아홀 내부로 상단이 삽입된 채 본딩되어 있음으로서 본딩영역이 확대되어 본딩 강도를 향상시켜 플립칩용 반도체패키지의 신뢰성을 향상시키는 효과가 있다.
또한 인쇄회로기판의 비아홀 상단에 범핑볼을 안착시켜 놓은 상태에서 고온을 가하여 상기 범핑볼이 반도체칩의 입/출력패드와 비아홀 하단의 범프패드를 본딩시킴으로서 별도의 페이스트범핑장비 및 범프형성 작업이 필요없게 되어 반도체패키지의 생산 단가를 대폭 절감할 수 있는 효과가 있다.

Claims (6)

  1. 표면에 다수의 입/출력패드가 형성된 반도체칩과;
    상기 반도체칩의 상면에 위치되어 있고, 상기 입/출력패드와 대응하는 곳에 다수의 비아홀이 형성되어 있으며, 상기 비아홀의 하단에는 범프패드가 형성되어 있고, 상면의 소정영역에는 다수의 솔더볼랜드가 형성되어 있는 인쇄회로기판과;
    상기 비아홀 하단에 형성된 범프패드와 반도체칩의 입/출력패드를 본딩시키는 범프와;
    상기 반도체칩과 인쇄회로기판의 하단을 봉지하는 봉지수단과;
    상기 인쇄회로기판의 솔더볼랜드에 외부로의 입/출력수단으로서 융착된 다수의 솔더볼을 포함하여 이루어진 것을 특징으로 하는 플립칩용 반도체패키지.
  2. 제1항에 있어서, 상기 비아홀은 구경이 약 0.1mm 내지 0.2mm로 형성된 것을 특징으로 하는 플립칩용 반도체패키지.
  3. 제1항에 있어서, 상기 범프는 인쇄회로기판의 비아홀 내부로 상단이 삽입되어 본딩되어 있는 것을 특징으로 하는 플립칩용 반도체패키지.
  4. 상면에는 다수의 솔더볼랜드가 형성되어 있고, 하면에는 다수의 범프패드가 형성되어 있는 인쇄회로기판에 다수의 비아홀을 형성하는 비아홀 형성 단계와;
    상기 인쇄회로기판의 비아홀 저면에 반도체칩의 입/출력패드가 대응하여 위치되도록 인쇄회로기판과 반도체칩을 정렬하는 위치정렬 단계와;
    상기 인쇄회로기판의 비아홀 상단에 범핑볼을 안착시키는 범핑볼 안착 단계와;
    상기 범핑볼에 고온을 가하여 범핑볼이 비아홀을 따라서 하부로 이동하여 반도체칩의 입/출력패드와 범프패드가 본딩되도록 하는 본딩 단계와;
    상기 인쇄회로기판 및 반도체칩을 외부의 환경으로부터 보호하기 위해 봉지수단으로 봉지하는 단계와;
    상기 인쇄회로기판의 솔더볼랜드에 입/출력수단으로서 솔더볼을 융착하는 솔더볼 융착 단계를 포함하여 이루어진 것을 특징으로 하는 플립칩용 반도체패키지의 제조 방법.
  5. 제4항에 있어서, 상기 비아홀은 인쇄회로기판의 범프패드가 위치한 곳에 형성하는 것을 특징으로 하는 플립칩용 반도체패키지.
  6. 제4항에 있어서, 상기 범핑볼은 그 지름이 약 3mm 내지 4mm의 것을 사용한 것을 특징으로 하는 플립칩용 반도체패키지.
KR1019970054510A 1997-10-23 1997-10-23 플립칩용 반도체패키지 및 그 제조 방법 KR100247508B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970054510A KR100247508B1 (ko) 1997-10-23 1997-10-23 플립칩용 반도체패키지 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970054510A KR100247508B1 (ko) 1997-10-23 1997-10-23 플립칩용 반도체패키지 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR19990033215A KR19990033215A (ko) 1999-05-15
KR100247508B1 true KR100247508B1 (ko) 2000-03-15

Family

ID=19523286

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970054510A KR100247508B1 (ko) 1997-10-23 1997-10-23 플립칩용 반도체패키지 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR100247508B1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100318293B1 (ko) * 1999-11-02 2001-12-24 김 무 플립칩 반도체패키지 및 그 제조방법
KR100466224B1 (ko) * 2001-01-09 2005-01-13 텔레포스 주식회사 반도체 칩 실장용 베이스 기판의 제조 방법
KR100462372B1 (ko) * 2001-02-07 2004-12-17 주식회사 칩팩코리아 칩 스케일 패키지 및 그 제조방법
KR100747980B1 (ko) * 2001-04-28 2007-08-08 앰코 테크놀로지 코리아 주식회사 반도체 패키지 및 그 제조 방법
KR100452820B1 (ko) * 2002-07-12 2004-10-15 삼성전기주식회사 회로소자의 전극형성 방법, 그를 이용한 칩 패키지 및 다층기판

Also Published As

Publication number Publication date
KR19990033215A (ko) 1999-05-15

Similar Documents

Publication Publication Date Title
US6214642B1 (en) Area array stud bump flip chip device and assembly process
US7880313B2 (en) Semiconductor flip chip package having substantially non-collapsible spacer
US5731631A (en) Semiconductor device with tape automated bonding element
US6806560B2 (en) Semiconductor device and method for fabricating same
US7772687B2 (en) Multiple electronic component containing substrate
JPH11204720A (ja) 半導体装置及びその製造方法
US8796836B2 (en) Land grid array semiconductor device packages
US6320254B1 (en) Plug structure
KR100240748B1 (ko) 기판을 갖는 반도체 칩 패키지와 그 제조 방법 및 그를 이용한적층 패키지
US5107329A (en) Pin-grid array semiconductor device
US6864588B2 (en) MCM package with bridge connection
KR100247508B1 (ko) 플립칩용 반도체패키지 및 그 제조 방법
JP2949969B2 (ja) フィルムキャリア半導体装置
JP4038021B2 (ja) 半導体装置の製造方法
KR100237329B1 (ko) 칩 스케일 반도체 패키지의 구조 및 제조 방법
KR100226106B1 (ko) 리드프레임을 이용한 볼그리드어레이반도체패키지 및 그 제조방법
KR100475338B1 (ko) 와이어본더를이용한칩스케일패키지및제조방법
KR20080062565A (ko) 플립 칩 패키지
KR100308116B1 (ko) 칩스케일반도체패키지및그제조방법_
KR100309460B1 (ko) 적층형칩사이즈패키지및그제조방법
JPH11345831A (ja) 半導体装置、実装基板および実装方法
KR19980034141A (ko) 비아 그리드 어레이 패키지
KR19990059030A (ko) 가요성회로기판을 이용한 볼그리드어레이반도체패키지
KR19980056157A (ko) 반도체 패키지
KR20020065738A (ko) 칩 스케일 패키지 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121207

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20131213

Year of fee payment: 15

LAPS Lapse due to unpaid annual fee