KR100318293B1 - 플립칩 반도체패키지 및 그 제조방법 - Google Patents
플립칩 반도체패키지 및 그 제조방법 Download PDFInfo
- Publication number
- KR100318293B1 KR100318293B1 KR1019990048237A KR19990048237A KR100318293B1 KR 100318293 B1 KR100318293 B1 KR 100318293B1 KR 1019990048237 A KR1019990048237 A KR 1019990048237A KR 19990048237 A KR19990048237 A KR 19990048237A KR 100318293 B1 KR100318293 B1 KR 100318293B1
- Authority
- KR
- South Korea
- Prior art keywords
- film
- flip chip
- semiconductor package
- bump
- photosolder
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 103
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 39
- 229910000679 solder Inorganic materials 0.000 claims abstract description 63
- 238000000034 method Methods 0.000 claims abstract description 48
- 239000000758 substrate Substances 0.000 claims abstract description 21
- 238000011161 development Methods 0.000 claims abstract description 6
- 239000000463 material Substances 0.000 claims description 10
- 239000003822 epoxy resin Substances 0.000 claims description 9
- 229920000647 polyepoxide Polymers 0.000 claims description 9
- 238000007789 sealing Methods 0.000 claims description 9
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 8
- 229910052802 copper Inorganic materials 0.000 claims description 8
- 239000010949 copper Substances 0.000 claims description 8
- 239000012212 insulator Substances 0.000 claims description 6
- NIXOWILDQLNWCW-UHFFFAOYSA-M Acrylate Chemical compound [O-]C(=O)C=C NIXOWILDQLNWCW-UHFFFAOYSA-M 0.000 claims description 5
- 239000004642 Polyimide Substances 0.000 claims description 5
- 238000005538 encapsulation Methods 0.000 claims description 5
- 238000000465 moulding Methods 0.000 claims description 5
- 229920001721 polyimide Polymers 0.000 claims description 5
- 229920000642 polymer Polymers 0.000 claims description 5
- 229920005989 resin Polymers 0.000 claims description 5
- 239000011347 resin Substances 0.000 claims description 5
- 229920001187 thermosetting polymer Polymers 0.000 claims description 5
- 239000000126 substance Substances 0.000 claims description 4
- 238000000059 patterning Methods 0.000 claims description 3
- 230000004927 fusion Effects 0.000 claims 4
- 239000003365 glass fiber Substances 0.000 claims 4
- 230000003287 optical effect Effects 0.000 claims 4
- 230000008021 deposition Effects 0.000 claims 2
- 239000000615 nonconductor Substances 0.000 claims 2
- 239000000945 filler Substances 0.000 description 7
- 239000010931 gold Substances 0.000 description 5
- 238000005429 filling process Methods 0.000 description 4
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 4
- 229910052737 gold Inorganic materials 0.000 description 4
- 230000018109 developmental process Effects 0.000 description 3
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 2
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000000428 dust Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000009828 non-uniform distribution Methods 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 229920006336 epoxy molding compound Polymers 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 238000012805 post-processing Methods 0.000 description 1
- 230000007261 regionalization Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
Abstract
본 발명은 플립칩 반도체패키지 및 그 제조방법에 관한 것으로, 포토솔더레지스트를 사용하여 웨이퍼 스케일 방식으로 제조할 수 있는 플립칩 반도체패키지 및 그 제조방법에 관한 것이다.
본 발명은 다수의 반도체 칩을 포함하는 웨이퍼와 유연성 기질의 인쇄회로 필름을 본딩한 후 상기 필름상에 솔더볼로 입/출력 단자를 형성하는 플립칩 반도체패키지에 있어서,
상기 유연성 기질의 인쇄회로 필름상에 균일하게 도포되어 노광/현상/경화공정을 통해 소정의 패턴을 가지는 포토솔더레지스트를 포함하는 것을 특징으로 한다.
상기와 같이 구성된 본 발명의 플립칩 반도체패키지 및 그 제조방법에 의해 플립칩 반도체패키지를 웨이퍼 스케일 방식으로 제조할 수 있게 함으로써 생산성을 증대시켜 제조단가를 줄이는 효과를 갖는다.
Description
본 발명은 플립칩 반도체패키지 및 그 제조방법에 관한 것으로, 보다 상세하게 설명하면 반도체 칩상의 입/출력패드 위치에 융착된 범프를 유연성 기질의 인쇄회로 필름상의 범프패드에 본딩시킨 구조를 갖는 플립칩 반도체패키지에 있어서, 포토솔더레지스트가 상기 필름상에 소정 영역의 패터닝을 위해 감광재로 사용되고, 패턴형성 후에는 절연물 및 충진재 역할을 동시에 만족시킴으로써 종래 플립칩 반도체패키지의 제조공정을 단순화하고, 플립칩 반도체패키지를 웨이퍼 스케일 방식으로 제조할 수 있게 하므로써 생산성을 증대시켜 제조단가를 획기적으로 줄일 수 있는 플립칩 반도체패키지 및 그 제조방법에 관한 것이다.
일반적으로 반도체패키지라 함은 각종 전자회로 및 배선이 적층되어 형성된 단일소자 및 집적회로 등의 반도체 칩을 먼지, 습기, 전기적, 기계적 부하 등의 각종 외부환경으로부터 보호하고 상기 반도체칩의 전기적 성능을 최적화, 극대화시키기 위해 리드프레임이나 인쇄회로기판 등을 이용해 메인보드로의 신호 입/출력 단자를 형성하고 봉지수단을 이용하여 몰딩(molding)한 것을 말한다.
근래에 들어 반도체 칩이 고집적화 및 고성능화되고, 전자제품이 소형화 및 고기능화됨에 따라 반도체패키지의 제조에서도 이를 수용하기 위하여 경박단소화되고 다핀화되는 추세에 있다. 이러한 패키지의 구조로 솔더볼을 입/출력 단자로 사용하는 볼그리드어레이 패키지가 개발되어 있으나, 와이어를 사용함으로써 와이어의 루프에 의해 패키지의 크기가 커져 패키지의 실장 밀도 및 마더보드의 전기적 패턴의 설계 여유도를 떨어뜨리는 문제점이 있었다.
상기 와이어 본딩기술의 문제를 해결하기 위해서 플립칩 기술이 개발되었는데, 통상 플립칩이란 반도체 칩 표면의 입/출력패드에 솔더(solder), 금(Au), 납(Pb) 또는 은(Ag)과 같은 무른 금속으로 만들어진 범프가 형성되어 있고, 와이어나 리드 등을 사용하지 않은 상태에서 상기 범프가 아래로 향하도록(face down)하여 인쇄회로기판 또는 메인보드에 직접 본딩한 반도체 칩을 일컬으며 상기와 같이 반도체 칩을 결합할 때 뒤집는다는 의미에서 플립칩이라고 부른다.
이러한 플립칩 반도체패키지의 일반적인 구조가 도1에 도시되어 있으며 이를 참조하여 그 구조를 설명하면 다음과 같다.
먼저 각종 전자회로 및 배선이 적층되어 전기적 기능을 수행하는 반도체 칩(20)은 하부에 위치되어 있으며, 상기 반도체 칩(20)의 상부 표면에는 다수의 입/출력패드(21)가 형성되어 있다. 상기 입/출력패드(21)에는 솔더, 금, 납 등으로 범프(22)가 형성되어 있으며 상기 범프(22)의 상면에는 인쇄회로기판(30)이 위치되어 있다. 여기서 상기 인쇄회로기판(30)의 상면에는 솔더볼랜드(32)가 형성되어 있고, 하면에는 범프패드(33)가 형성되어 있으며, 상기 솔더볼랜드(32)와 범프패드(33)는 구리로 형성된 복잡한 회로패턴(도시되지 않음)에 의해 서로 연결되어 있다. 상기 솔더볼랜드(32), 상기 범프패드(33) 및 상기 회로패턴이 전기적으로 절연된 상태를 유지하도록 상기 인쇄회로기판(30)상에 절연층(31)이 증착되어 소정패턴을 형성하고 있다. 그리고 상기 반도체 칩(20) 및 인쇄회로기판(30) 등을 먼지, 습기, 전기적, 기계적 부하 등의 각종 외부 환경으로부터 보호하기 위해 봉지수단(35)으로 봉지되어 있으며, 상기 인쇄회로기판(30)의 상면에 형성된 솔더볼랜드(32)에는 다수의 솔더볼(36)이 융착되어 메인보드로의 신호 입/출력단자로 사용될 수 있도록 되어 있다.
이와 같은 플립칩용 반도체패키지의 제조방법은 도2a 내지 도2f에 도시되어 있으며, 이를 참조하여 그 제조방법을 설명하면 다음과 같다.
1. 범프(22)형성단계로써, 반도체 칩(20)의 표면에 형성된 입/출력패드(21)에 솔더, 금, 납 등을 이용하여 범프(22)를 형성한다. 이러한 범프(22)형성은 통상 반도체 칩(20)의 입/출력패드(21)상에 페이스트범핑장비(paste bumping machine)를 이용하여 상기한 솔더, 금, 납 등을 녹여서 소정의 모양으로 융착시킨다. (도2a 참조)
2. 인쇄회로기판(30) 상에 솔더볼랜드(32) 및 범프패드(33)형성단계로써, 소정의 회로패턴이 형성된 인쇄회로기판(30)의 각 구성요소를 서로 절연시키기 위해 기판 상에 절연물(31)을 증착하고, 감광재를 도포한 후 노광/현상/식각공정을 수행하여 절연층(31)에 소정의 패턴을 형성한 후, 인쇄회로기판(30)의 상면에 솔더볼이 융착될 위치에 솔더볼랜드(32)를 형성하고, 인쇄회로기판(30)의 하면에 상기 입/출력패드(21)와 일치하는 위치에 범프패드(33)를 형성한다. (도2b 참조)
3. 반도체 칩(20)과 인쇄회로기판(30)의 본딩단계로써, 상기 반도체 칩(20)의 범프(22) 상면에 인쇄회로기판(30)의 범프패드(33)가 일치되도록 위치를 정렬하여 올려놓고 고온의 상태에서 리플로우(reflow)함으로써 범프(22)에 의해 상기 반도체 칩(20)의 입/출력패드(21)와 인쇄회로기판(30)의 범프패드(33)가 서로 본딩되도록 한다. (도2c 참조)
4. 충진단계로써, 상기 반도체 칩(20)과 인쇄회로기판(30) 사이의 공간을 충진재(34)로 채우므로써 범프(22) 및 범프패드(33)가 외부환경에 노출되어 부식되는 것을 방지한다. (도2d 참조)
5. 몰딩단계로써, 상기 인쇄회로기판(30)의 하면과 반도체칩(20)을 봉지수단(35) 즉, 에폭시몰딩컴파운드(epoxy molding compound)나 액상봉지재(glob top)를 이용하여 몰딩한다. (도2e 참조)
6. 솔더볼(36) 융착단계로써, 상기 인쇄회로기판(30)의 상면에 형성된 다수의 솔더볼랜드(32)에 솔더볼(36)을 올려놓고 고온의 상태에서 리플로우함으로써 솔더볼(36)을 솔더볼랜드(32)에 융착시킨다. (도2f 참조)
종래 플립칩 패키지는 웨이퍼에서 각각의 반도체 칩을 절단 분리한 후 상기 제조공정을 반복수행하여 개별 반도체 칩을 패키징하는 칩 스케일 방식으로 제조되고 있다. 이러한 방법은 반도체 칩이 형성되어 있는 웨이퍼 전체에 대해 상기 제조공정을 1회 수행한 후 개별 칩화하는 웨이퍼 스케일 방식보다 생산성이 저하되는 것은 자명한 사실이다. 그러나, 종래 칩 스케일 방식의 제조공정을 웨이퍼 스케일 방식에 그대로 적용한다면 심각한 수준의 수율 저하가 예상된다. 일반적으로, 칩 스케일 방식으로 제조되는 플립칩 패키지의 수율 및 신뢰성에 가장 큰 영향을 미치는 요소 중 하나는 충진공정중 발생하는 보이드 및/또는 균열과 충진재의 불균일한분포에서 기인하는 것으로 알려져 있다. 따라서, 웨이퍼 스케일 방식으로 플립칩 패키지를 제조하기 위해서는 종래 충진공정으로 인해 야기되는 문제를 해결할 수 있는 구조 및 제조공정을 개발하는 것이 필요하다.
본 발명은 상기와 같은 종래의 문제점을 해결하기 위해 안출한 것으로, 본 발명의 첫 번째 목적은 포토솔더레지스트를 사용해서 웨이퍼 스케일 방식에 적용가능한 플립칩 반도체패키지 및 제조방법을 제공하는 데 있다.
두 번째 목적은 포토솔더레지스트를 사용해서 칩 스케일 방식의 플립칩 반도체패키지의 제조공정을 단순화시키는 데 있다.
세 번째 목적은 포토솔더레지스트를 사용해서 칩 스케일 방식의 충진공정중 충진재의 불균일한 분포로부터 야기될 수 있는 문제를 해결하는 데 있다.
도1은 종래 일반적인 플립칩 반도체패키지를 도시한 단면도.
도2a 내지 도2f는 종래 플립칩 반도체패키지의 제조방법을 도시한 상태도.
도3a 내지 도3e는 본 발명에 의한 플립칩 반도체패키지의 제조방법을 도시한 상태도.
도4는 본 발명에 의해 웨이퍼 스케일 방식으로 제조된 플립칩 반도체패키지를 도시한 평면도.
도5a는 도4의 웨이퍼 스케일 플립칩 반도체패키지를 소잉한 상태의 단일 플립칩을 확대 도시한 평면도이고, 도5b는 A-A'선을 따라 절단한 상태의 단일 플립칩을 도시한 단면도.
* 도면중 주요 부분에 대한 부호의 설명 *
10: 플립칩 20: 반도체 칩
30: 인쇄회로기판 31: 절연층
34: 충진재 36: 솔더볼
40: 유연성 기질의 인쇄회로 필름 41: 회로패턴
42: 포토솔더레지스트(photoimageable solder resist, PSR)
상기한 목적을 달성하기 위해서 본 발명에 의한 플립칩 반도체패키지의 구조는 표면에 다수의 입/출력패드가 형성된 반도체 칩과, 하면에는 상기 입/출력패드와 대응하는 곳에 범프패드가 형성되어 있고, 상면의 소정 영역에는 다수의 솔더볼랜드가 형성되어 있으며, 상기 범프패드와 상기 솔더볼랜드가 구리로 형성된 복잡한 회로패턴에 의해 서로 연결되어 있는 유연성 기질의 인쇄회로 필름과, 상기 범프패드와 상기 솔더볼랜드를 형성할 소정 위치를 패터닝하기 위해 상기 필름의 상면 및 하면 상에 도포되는 포토솔더레지스트와, 상기 필름의 범프패드와 상기 반도체 칩의 입/출력패드를 본딩시키는 범프와, 상기 필름의 솔더볼랜드에 외부로의 입출력수단으로써 융착된 다수의 솔더볼과, 상기 반도체 칩과 상기 필름의 하단을 봉지하는 봉지수단을 포함하여 이루어진 것을 특징으로 한다.
또한 상기한 목적을 달성하기 위해서 본 발명에 의한 플립칩 반도체패키지의 제조방법은 소정의 구리 회로패턴이 형성된 웨이퍼 스케일의 유연성 기질의 인쇄회로 필름의 상면 및 하면에 포토솔더레지스트를 균일한 두께로 도포한 후 노광/현상/경화공정을 통해 각각 소정의 절연층 패턴을 형성하는 단계와, 상기 필름상에서 포토솔더레지스트가 제거된 영역에 솔더볼랜드 및 범프패드를 형성하는 단계와, 상기 필름의 범프패드와 반도체 칩의 입/출력패드가 대응하여 위치하도록 본딩하는 단계와, 상기 필름의 솔더볼랜드에 솔더볼을 융착시키는 단계와, 상기 필름과 웨이퍼를 단일 반도체 칩화하는 소잉단계와, 상기 필름 및 반도체 칩을 외부의 환경으로부터 보호하기 위해 봉지수단으로 봉지하는 몰딩단계를 포함하여 이루어진 것을 특징으로 한다.
이하 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명을 더욱 용이하게 이해할 수 있도록 본 발명에 의한 플립칩 반도체패키지 및 그 제조방법을 첨부된 도면을 참조하여 상세하게 설명하면 다음과 같다.
본 발명에 의한 플립칩 반도체패키지의 제조방법은 도3a 내지 도3e에 도시되어 있으며 이를 참조하여 그 제조방법을 설명하면 다음과 같다.
1. 범프(22)형성단계로써, 웨이퍼 전체에 대해서 반도체 칩(20)의 표면에 형성된 다수의 입/출력패드(21)에 범프(22)를 형성한다. (도3a 참조)
2. 포토솔더레지스트(42)처리 및 솔더볼랜드(32)/범프패드(33)형성단계로써,소정의 구리 회로패턴(41)이 형성된 웨이퍼 스케일의 유연성 기질의 인쇄회로 필름(40)의 상면 및 하면에 포토솔더레지스트(42)를 균일한 두께로 도포한 후 노광/현상/경화공정을 통해 각각 소정의 패턴을 형성한다. 상기 필름(40)은 반도체 칩과의 열팽창계수의 차이에 의해 발생하는 불일치(misalignment) 문제를 방지하기 위해서 유연성 기질의 인쇄회로 필름인 폴리이미드, FR4 또는 BT 수지를 사용하는 것이 바람직하다. 포토솔더레지스트(42)는 일반적으로 에폭시 수지형(epoxy resin type) 또는 아크릴레이트형(acrylate type)의 폴리머를 사용하는 것이 바람직하며, 도포후 자외광에 노출시켜 패턴을 형성할 수 있는 감광재로서 사용이 가능하고, 저항은 대략 1013∼1015Ω의 저항값을 가지고 있어 전기절연체로 사용 가능하다. 또한 상기 포토솔더레지스트(42)는 열경화성 물질로 소정의 경화공정 후 경도가 연필경도 기준으로 5H가 되며, 10% 황산에 60분간 침적하여도 전혀 침식당하지 않을 만큼 강한 화학적 내성을 가지고 있어 환경에 의한 부식으로부터 접촉패드를 보호할 수 있는 기능을 할 수 있다. 상기 포토솔더레지스트(42)를 사용하는 데 있어서 그 두께는 10∼60㎛, 보다 적절하게는 15∼40㎛인데, 포토솔더레지스트(42)의 두께가 10㎛이하인 경우, 제조공정 중 도금부위가 노출되어 문제가 발생할 소지가 있으며 60㎛이상일 경우 재료가 과다 사용되어 비용이 많이 소요되게 된다. 경화조건은 전처리공정에서 70∼80℃에서 20∼40분, 보다 적절하게는 75℃에서 30분이며, 후처리공정에서 130∼160℃에서 30∼80분, 보다 적절하게는 150℃에서 60분이다.
포토솔더레지스트(42) 패턴 형성후, 상기 필름(40) 상에서 포토솔더레지스트(42)가 제거된 영역에 솔더볼랜드(32) 및 범프패드(33)를 형성한다. (도3b 참조)
3. 반도체 칩(20)과 상기 필름(40)의 본딩단계로써, 반도체 칩(20)의 입/출력패드(21)와 상기 필름(40)의 범프패드(33)가 일치되도록 위치를 정렬하고 고온의 상태에서 리플로우함으로써 범프(22)에 의해 상기 반도체 칩의 입/출력패드(21)와 상기 필름의 범프패드(33)가 서로 본딩되도록 한다. (도3c 참조)
4. 솔더볼(36) 융착단계로써, 상기 필름(40)의 솔더볼랜드(32)에 신호 입/출력단자인 솔더볼(36)을 융착한다. (도3d 참조)
5. 소잉단계로써, 본딩된 상태의 반도체 칩(20)과 상기 필름(40)을 절단 분리하여 단일 반도체 칩화한다. (도시되지 않음)
6. 몰딩단계로써, 반도체 칩(20) 및 상기 필름(40)을 외부의 환경으로부터 보호하기 위해 봉지수단(35)으로 봉지한다. (도3e 참조)
도4의 본 발명에 의한 포토솔더레지스트(42)를 사용한 플립칩 반도체패키지를 웨이퍼 스케일 방식으로 제조한 상태의 평면도에 도시된 바와 같이, 저면에는 반도체 칩이 형성된 웨이퍼(도시되지 않음)가 위치하며, 상면에는 웨이퍼 스케일의 유연성 기질의 인쇄회로 필름(40) 상에 솔더볼이 융착된 상태의 플립칩(10)이 형성되어 있다.
도5a는 도4의 웨이퍼 스케일 플립칩 반도체패키지를 소잉한 상태의 단일 플립칩을 확대 도시한 평면도로, 단일 플립칩(10)의 상면에는 구리 회로패턴(41)이형성되어 있고, 소정 위치에 솔더볼(36)이 융착되어 있으며, 나머지 영역에는 포토솔더레지스트(42)가 도포되어 있다.
도5b는 도5a의 A-A'선을 따라 절단한 상태의 단면도를 도시한 것으로, 표면에 다수의 입/출력패드(21)가 형성된 반도체 칩(20)과, 하면에는 상기 입/출력패드(21)와 대응하는 곳에 범프패드(33)가 형성되어 있고, 상면의 소정 영역에는 다수의 솔더볼랜드(32)가 형성되어 있으며, 상기 범프패드(33)와 상기 솔더볼랜드(32)가 구리로 형성된 복잡한 회로패턴(41)에 의해 서로 연결되어 있는 유연성 기질의 인쇄회로 필름(40)과, 상기 범프패드(33)와 상기 솔더볼랜드(32)를 형성할 소정 위치를 패터닝하기 위해 상기 필름(40)의 상면 및 하면 상에 도포되는 포토솔더레지스트(42)와, 상기 필름의 범프패드(33)와 상기 반도체 칩의 입/출력패드(21)를 본딩시키는 범프(22)와, 상기 필름의 솔더볼랜드(32)에 외부로의 입/출력 수단으로써 융착된 다수의 솔더볼(36)로 이루어진 구조를 보인다.
이상에서와 같이 본 발명은 비록 상기의 실시예에 한하여 설명하였지만 여기에만 한정되지 않으며 본 발명의 범위와 사상을 벗어나지 않는 범위내에서 당업자에 의해 여러 가지로 변형된 실시예도 가능할 것이다.
이상의 설명에서와 같이 본 발명에 의하면, 첫째, 포토솔더레지스트를 사용하므로써 웨이퍼 스케일 방식으로 제조가능한 플립칩 반도체패키지 및 제조방법을 제공한다.
둘째, 칩 스케일 방식의 플립칩 반도체패키지 제조공정에 감광재, 절연물 및충진재 역할을 동시에 수행할 수 있는 포토솔더레지스트를 사용하므로써, 제조공정을 크게 단순화시키는 효과가 있다.
셋째, 웨이퍼 스케일 방식으로 플립칩 반도체 패키지를 제조할 경우, 포토솔더레지스트를 웨이퍼 스케일 전체에 걸쳐 균일하게 도포할 수 있기 때문에 종래 칩 스케일 방식의 충진공정중 충진재의 불균일한 분포로부터 야기될 수 있는 치명적인 문제를 해결할 수 있다.
상기 포토솔더레지스트는 감광재, 절연물 및 충진재 역할을 동시에 충족시킬 수 있는 특성을 가지고 있기 때문에, 종래 칩 스케일 방식의 플립칩 반도체패키지에 적용될 경우 제조공정을 단순화시킬 수 있을 뿐만 아니라 웨이퍼 스케일 방식으로 플립칩 반도체패키지를 제조할 수 있는 구조 및 그 제조방법을 제공하므로써 생산성을 증대시켜 제조단가를 획기적으로 줄일 수 있는 효과가 있다.
Claims (30)
- 다수의 입/출력패드가 형성된 다수의 반도체 칩을 포함하는 웨이퍼와,하면에는 상기 입/출력패드와 대응하는 곳에 범프패드가 형성되어 있고, 상면의 소정 영역에는 다수의 솔더볼랜드가 형성되어 있으며, 상기 범프패드와 상기 솔더볼랜드가 구리로 형성된 회로패턴에 의해 서로 연결되어 있는 유연성 기질의 인쇄회로 필름과,상기 필름의 상면 및 하면상에 도포되는 포토솔더레지스트와,상기 필름의 범프패드와 상기 웨이퍼상에 형성된 반도체 칩의 입/출력패드를 본딩시키는 범프와,상기 필름의 솔더볼랜드에 외부로의 입/출력 수단으로써 융착된 다수의 솔더볼과,상기 필름의 하단과 상기 반도체 칩을 봉지하는 봉지수단을 포함하여 웨이퍼 스케일 방식으로 제조하는 것을 특징으로 하는 플립칩 반도체패키지.
- 제 1항에 있어서, 상기 유연성 기질의 인쇄회로 필름이 열팽창계수가 낮은 폴리이미드, 유리질섬유 에폭시 수지, FR4 또는 BT 수지 계열인 것을 특징으로 하는 플립칩 반도체패키지.
- 제 1항에 있어서, 상기 유연성 기질의 인쇄회로 필름이 웨이퍼 스케일인 것을 특징으로 하는 플립칩 반도체패키지.
- 제 1항에 있어서, 상기 포토솔더레지스트가 에폭시 수지형 또는 아크릴레이트형의 폴리머인 것을 특징으로 하는 플립칩 반도체패키지.
- 제 1항에 있어서, 상기 포토솔더레지스트가 자외광에 의해 패턴형성이 가능한 광이미지형성 레지스트인 것을 특징으로 하는 플립칩 반도체패키지.
- 제 1항에 있어서, 상기 포토솔더레지스트가 열경화성 물질로 소정의 경화공정 후에 화학적 내성을 갖게 되어 범프패드 보호용으로 사용되는 것을 특징으로 하는 플립칩 반도체패키지.
- 제 1항에 있어서, 상기 포토솔더레지스트가 전기절연체로 사용되어 추가적인 절연물의 증착 및 패턴형성을 할 필요가 없게 하는 것을 특징으로 하는 플립칩 반도체패키지.
- 다수의 입/출력패드가 형성된 다수의 반도체 칩을 포함하는 웨이퍼에 범프를 형성하는 범프 형성단계와,유연성 기질의 인쇄회로 필름상에 포토솔더레지스트를 도포하고, 노광/현상/경화공정을 통해 포토솔더레지스트의 패턴을 형성하는 포토솔더레지스트 처리단계와,상기 필름상에 상기 포토솔더레지스트가 제거된 소정 영역에 범프패드 및 솔더볼랜드를 형성하는 단계와,상기 웨이퍼 상의 반도체 칩 상에 형성된 다수의 입/출력패드와 상기 필름의 범프패드가 일치되도록 위치를 정렬하고, 고온의 상태에서 리플로우함으로써 상기 범프에 의해 상기 입/출력패드와 상기 범프패드를 본딩하는 단계와,상기 필름의 솔더볼랜드에 솔더볼을 융착하는 솔더볼 융착단계와,본딩된 상태의 상기 웨이퍼와 상기 필름을 반도체 칩 단위로 소잉하여 단일 반도체 칩화하는 단계와,상기 단일 칩화된 반도체 칩을 봉지수단으로 봉지하는 몰딩단계를 포함하여 웨이퍼 스케일 방식으로 제조하는 것을 특징으로 하는 플립칩 반도체패키지 제조방법.
- 제 8항에 있어서, 상기 유연성 기질의 인쇄회로 필름이 열팽창계수가 낮은 폴리이미드, 유리질섬유 에폭시 수지, FR4 또는 BT 수지 계열인 것을 특징으로 하는 플립칩 반도체패키지 제조방법.
- 제 8항에 있어서, 상기 유연성 기질의 인쇄회로 필름이 웨이퍼 스케일인 것을 특징으로 하는 플립칩 반도체패키지 제조방법.
- 제 8항에 있어서, 상기 포토솔더레지스트가 에폭시 수지형 또는 아크릴레이트형의 폴리머인 것을 특징으로 하는 플립칩 반도체패키지 제조방법.
- 제 8항에 있어서, 상기 포토솔더레지스트가 자외광에 의해 패턴형성이 가능한 광이미지형성 레지스트인 것을 특징으로 하는 플립칩 반도체패키지 제조방법.
- 제 8항에 있어서, 상기 포토솔더레지스트가 열경화성 물질로 소정의 경화공정 후에 화학적 내성을 갖게 되어 범프패드 보호용으로 사용되는 것을 특징으로 하는 플립칩 반도체패키지 제조방법.
- 제 13항에 있어서, 상기 경화조건이 전처리공정에서 70∼80℃에서 20∼40분인 것을 특징으로 하는 플립칩 반도체패키지 제조방법.
- 제 13항에 있어서, 상기 경화조건이 후처리공정에서 130∼160℃에서 30∼80분인 것을 특징으로 하는 플립칩 반도체패키지 제조방법.
- 제 8항에 있어서, 상기 포토솔더레지스트의 두께가 15∼40㎛ 범위로 도포되는 것을 특징으로 하는 플립칩 반도체패키지 제조방법.
- 다수의 입/출력패드가 형성된 단일 칩화된 반도체 칩과,하면에는 상기 입/출력패드와 대응하는 곳에 범프패드가 형성되어 있고, 상면의 소정 영역에는 다수의 솔더볼랜드가 형성되어 있으며, 상기 범프패드와 상기 솔더볼랜드가 구리로 형성된 회로패턴에 의해 서로 연결되어 있는 유연성 기질의 인쇄회로 필름과,상기 필름의 상면 및 하면상에 도포되는 포토솔더레지스트와,상기 필름의 범프패드와 상기 반도체 칩의 입/출력패드를 본딩시키는 범프와,상기 필름의 솔더볼랜드에 외부로의 입/출력 수단으로써 융착된 다수의 솔더볼과,상기 필름의 하단과 상기 반도체 칩을 봉지하는 봉지수단을 포함하여 칩 스케일 방식으로 제조하는 것을 특징으로 하는 플립칩 반도체패키지.
- 제 17항에 있어서, 상기 유연성 기질의 인쇄회로 필름이 열팽창계수가 낮은 폴리이미드, 유리질섬유 에폭시 수지, FR4 또는 BT 수지 계열인 것을 특징으로 하는 플립칩 반도체패키지.
- 제 17항에 있어서, 상기 포토솔더레지스트가 에폭시 수지형 또는 아크릴레이트형의 폴리머인 것을 특징으로 하는 플립칩 반도체패키지.
- 제 17항에 있어서, 상기 포토솔더레지스트가 자외광에 의해 패턴형성이 가능한 광이미지형성 레지스트인 것을 특징으로 하는 플립칩 반도체패키지.
- 제 17항에 있어서, 상기 포토솔더레지스트가 열경화성 물질로 소정의 경화공정 후에 화학적 내성을 갖게 되어 범프패드 보호용으로 사용되는 것을 특징으로 하는 플립칩 반도체패키지.
- 제 17항에 있어서, 상기 포토솔더레지스트가 전기절연체로 사용되어 추가적인 절연물의 증착 및 패턴형성을 할 필요가 없게 하는 것을 특징으로 하는 플립칩 반도체패키지.
- 다수의 입/출력패드가 형성된 단일 칩화된 반도체 칩에 범프를 형성하는 범프 형성단계와,유연성 기질의 인쇄회로 필름상에 포토솔더레지스트를 도포하고, 노광/현상/경화공정을 통해 포토솔더레지스트의 패턴을 형성하는 포토솔더레지스트 처리단계와,상기 필름상에 상기 포토솔더레지스트가 제거된 소정 영역에 범프패드 및 솔더볼랜드를 형성하는 단계와,상기 반도체 칩 상에 형성된 다수의 입/출력패드와 상기 필름의 범프패드가일치되도록 위치를 정렬하고, 고온의 상태에서 리플로우함으로써 상기 범프에 의해 상기 입/출력패드와 상기 범프패드를 본딩하는 단계와,상기 단일 칩화된 반도체 칩을 봉지수단으로 봉지하는 몰딩단계와,상기 필름의 솔더볼랜드에 솔더볼을 융착하는 솔더볼 융착단계를 포함하여 칩 스케일 방식으로 제조하는 것을 특징으로 하는 플립칩 반도체패키지 제조방법.
- 제 23항에 있어서, 상기 유연성 기질의 인쇄회로 필름이 열팽창계수가 낮은 폴리이미드, 유리질섬유 에폭시 수지, FR4 또는 BT 수지 계열인 것을 특징으로 하는 플립칩 반도체패키지 제조방법.
- 제 23항에 있어서, 상기 포토솔더레지스트가 에폭시 수지형 또는 아크릴레이트형의 폴리머인 것을 특징으로 하는 플립칩 반도체패키지 제조방법.
- 제 23항에 있어서, 상기 포토솔더레지스트가 자외광에 의해 패턴형성이 가능한 광이미지형성 레지스트인 것을 특징으로 하는 플립칩 반도체패키지 제조방법.
- 제 23항에 있어서, 상기 포토솔더레지스트가 열경화성 물질로 소정의 경화공정 후에 화학적 내성을 갖게 되어 범프패드 보호용으로 사용되는 것을 특징으로 하는 플립칩 반도체패키지 제조방법.
- 제 27항에 있어서, 상기 경화조건이 전처리공정에서 70∼80℃에서 20∼40분인 것을 특징으로 하는 플립칩 반도체패키지 제조방법.
- 제 27항에 있어서, 상기 경화조건이 후처리공정에서 130∼160℃에서 30∼80분인 것을 특징으로 하는 플립칩 반도체패키지 제조방법.
- 제 23항에 있어서, 상기 포토솔더레지스트의 두께가 15∼40㎛ 범위로 도포되는 것을 특징으로 하는 플립칩 반도체패키지 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990048237A KR100318293B1 (ko) | 1999-11-02 | 1999-11-02 | 플립칩 반도체패키지 및 그 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990048237A KR100318293B1 (ko) | 1999-11-02 | 1999-11-02 | 플립칩 반도체패키지 및 그 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20010045103A KR20010045103A (ko) | 2001-06-05 |
| KR100318293B1 true KR100318293B1 (ko) | 2001-12-24 |
Family
ID=19618240
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019990048237A KR100318293B1 (ko) | 1999-11-02 | 1999-11-02 | 플립칩 반도체패키지 및 그 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100318293B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100891649B1 (ko) * | 2002-08-08 | 2009-04-02 | 삼성테크윈 주식회사 | 반도체 패키지 제조방법 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100451511B1 (ko) * | 2002-03-13 | 2004-10-06 | 주식회사 하이닉스반도체 | 웨이퍼 레벨 플립-칩 어레이 패키지의 제조 방법 |
| KR100452820B1 (ko) * | 2002-07-12 | 2004-10-15 | 삼성전기주식회사 | 회로소자의 전극형성 방법, 그를 이용한 칩 패키지 및 다층기판 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10256417A (ja) * | 1997-03-07 | 1998-09-25 | Citizen Watch Co Ltd | 半導体パッケージの製造方法 |
| KR19990005679A (ko) * | 1997-06-30 | 1999-01-25 | 이형도 | 플립칩 실장용 패키지의 제조방법 |
| KR19990033215A (ko) * | 1997-10-23 | 1999-05-15 | 김규현 | 플립칩용 반도체패키지 및 그 제조 방법 |
| KR19990086916A (ko) * | 1998-05-30 | 1999-12-15 | 김영환 | 적층가능한 비지에이 반도체 칩 패키지 및 그 제조방법 |
-
1999
- 1999-11-02 KR KR1019990048237A patent/KR100318293B1/ko not_active IP Right Cessation
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10256417A (ja) * | 1997-03-07 | 1998-09-25 | Citizen Watch Co Ltd | 半導体パッケージの製造方法 |
| KR19990005679A (ko) * | 1997-06-30 | 1999-01-25 | 이형도 | 플립칩 실장용 패키지의 제조방법 |
| KR19990033215A (ko) * | 1997-10-23 | 1999-05-15 | 김규현 | 플립칩용 반도체패키지 및 그 제조 방법 |
| KR19990086916A (ko) * | 1998-05-30 | 1999-12-15 | 김영환 | 적층가능한 비지에이 반도체 칩 패키지 및 그 제조방법 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100891649B1 (ko) * | 2002-08-08 | 2009-04-02 | 삼성테크윈 주식회사 | 반도체 패키지 제조방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20010045103A (ko) | 2001-06-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102492796B1 (ko) | 반도체 패키지 | |
| US6864586B2 (en) | Padless high density circuit board | |
| KR0182073B1 (ko) | 반도체 칩 스케일 반도체 패키지 및 그 제조방법 | |
| TWI392066B (zh) | 封裝結構及其製法 | |
| KR100551607B1 (ko) | 반도체 패키지 | |
| US6528869B1 (en) | Semiconductor package with molded substrate and recessed input/output terminals | |
| KR101763019B1 (ko) | 패키지 내 표면 실장 소자, 집적 수동 소자 및/또는 와이어 마운트 | |
| KR100969441B1 (ko) | 반도체칩이 실장된 인쇄회로기판 및 그 제조방법 | |
| TWI582921B (zh) | 半導體封裝結構及其製作方法 | |
| US11600564B2 (en) | Redistribution substrate, method of fabricating the same, and semiconductor package including the same | |
| KR102568705B1 (ko) | 반도체 패키지, 반도체 패키지 제조방법 및 재배선 구조체 제조방법 | |
| CN110581107A (zh) | 半导体封装及其制造方法 | |
| JP3618212B2 (ja) | 半導体装置及びその製造方法 | |
| EP3301712B1 (en) | Semiconductor package assembley | |
| CN112352305B (zh) | 芯片封装结构及芯片封装方法 | |
| KR100318293B1 (ko) | 플립칩 반도체패키지 및 그 제조방법 | |
| TWI773269B (zh) | 半導體封裝體及其製造方法 | |
| JP4440494B2 (ja) | 半導体装置の製造方法 | |
| EP4318579A1 (en) | Semiconductor package | |
| CN116581091B (zh) | 电子封装件及其制法 | |
| US11973028B2 (en) | Redistribution substrate, method of fabricating the same, and semiconductor package including the same | |
| KR102605701B1 (ko) | 반도체 패키지 및 이의 제조 방법 | |
| US20240136272A1 (en) | Semiconductor packages | |
| US20220375889A1 (en) | Semiconductor package and method for manufacturing semiconductor package | |
| US20230083493A1 (en) | Semiconductor package including an encapsulant |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20081125 Year of fee payment: 8 |
|
| LAPS | Lapse due to unpaid annual fee |