JPH10256417A - 半導体パッケージの製造方法 - Google Patents
半導体パッケージの製造方法Info
- Publication number
- JPH10256417A JPH10256417A JP5286897A JP5286897A JPH10256417A JP H10256417 A JPH10256417 A JP H10256417A JP 5286897 A JP5286897 A JP 5286897A JP 5286897 A JP5286897 A JP 5286897A JP H10256417 A JPH10256417 A JP H10256417A
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- chip
- semiconductor package
- manufacturing
- cutting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
(57)【要約】
【課題】 ＣＳＰにおいて基板取り個数が少なく、生産
コストが高くなる。 【解決手段】 ＩＣチップ５をフリップチップ実装した
ＢＧＡ・ＬＧＡの製造方法で、前記ＩＣ接続用電極３と
外部接続用電極４を形成するための電極パターンとを集
合回路基板１Ａ面に複数個分配列して形成する回路基板
形成工程と、前記配線パターンに半田バンプ７付きのＩ
Ｃチップ５を実装するＩＣチップ実装工程と、該ＩＣチ
ップ５を封止樹脂８で樹脂封止する封止工程と、前記外
部接続用電極４にボール電極９を形成する電極形成工程
とによりＦＣ・ＢＧＡ集合回路基板１Ａを形成し、該Ｆ
Ｃ・ＢＧＡ集合体１Ａを切削して単個の完成ＦＣ・ＢＧ
Ａを形成する切削工程とからなるＦＣ・ＢＧＡの製造方
法である。隣接する基板とのピッチを著しく狭く、切削
しろのみで基板取りが出来る。ＣＳＰとして最適な製造
方法で、信頼性及び生産性が優れている。
コストが高くなる。 【解決手段】 ＩＣチップ５をフリップチップ実装した
ＢＧＡ・ＬＧＡの製造方法で、前記ＩＣ接続用電極３と
外部接続用電極４を形成するための電極パターンとを集
合回路基板１Ａ面に複数個分配列して形成する回路基板
形成工程と、前記配線パターンに半田バンプ７付きのＩ
Ｃチップ５を実装するＩＣチップ実装工程と、該ＩＣチ
ップ５を封止樹脂８で樹脂封止する封止工程と、前記外
部接続用電極４にボール電極９を形成する電極形成工程
とによりＦＣ・ＢＧＡ集合回路基板１Ａを形成し、該Ｆ
Ｃ・ＢＧＡ集合体１Ａを切削して単個の完成ＦＣ・ＢＧ
Ａを形成する切削工程とからなるＦＣ・ＢＧＡの製造方
法である。隣接する基板とのピッチを著しく狭く、切削
しろのみで基板取りが出来る。ＣＳＰとして最適な製造
方法で、信頼性及び生産性が優れている。
Description
【０００１】
【発明の属する技術分野】本発明は半導体パッケージの
製造方法に係わり、更に詳しくはフリップチップ実装し
たＢＧＡ・ＬＧＡの半導体パッケージの製造方法に関す
るものである。
製造方法に係わり、更に詳しくはフリップチップ実装し
たＢＧＡ・ＬＧＡの半導体パッケージの製造方法に関す
るものである。
【０００２】
【従来の技術】近年、半導体パッケージの小型化、高密
度化に伴いベア・チップを直接フェイスダウンで、基板
上に実装するフリップチップボンディングが開発されて
いる。カメラ一体型ＶＴＲや携帯電話機等の登場によ
り、ベア・チップと略同じ寸法の小型パッケージ、所謂
ＣＳＰ（チップサイズ／スケール・パッケージ）を載せ
た携帯機器が相次いで登場してきている。最近ＣＳＰの
開発は急速に進み、その市場要求が本格化している。
度化に伴いベア・チップを直接フェイスダウンで、基板
上に実装するフリップチップボンディングが開発されて
いる。カメラ一体型ＶＴＲや携帯電話機等の登場によ
り、ベア・チップと略同じ寸法の小型パッケージ、所謂
ＣＳＰ（チップサイズ／スケール・パッケージ）を載せ
た携帯機器が相次いで登場してきている。最近ＣＳＰの
開発は急速に進み、その市場要求が本格化している。
【０００３】図３は、従来の単個のフリップチップ実装
ＢＧＡの製造工程を示す断面図である。図３（ａ）にお
いて、回路基板１は略四角形でガラスエポキシ樹脂等よ
りなる上下両面に銅箔張りの樹脂基板で、該樹脂基板に
は複数のスルーホール２が切削ドリル等の手段により加
工される。前記スルーホール２の壁面を含む基板面を洗
浄した後、前記樹脂基板の全表面に無電解メッキ及び電
解メッキにより銅メッキ層を形成し、前記スルーホール
２内まで施される。
ＢＧＡの製造工程を示す断面図である。図３（ａ）にお
いて、回路基板１は略四角形でガラスエポキシ樹脂等よ
りなる上下両面に銅箔張りの樹脂基板で、該樹脂基板に
は複数のスルーホール２が切削ドリル等の手段により加
工される。前記スルーホール２の壁面を含む基板面を洗
浄した後、前記樹脂基板の全表面に無電解メッキ及び電
解メッキにより銅メッキ層を形成し、前記スルーホール
２内まで施される。
【０００４】更に、メッキレジストをラミネートし、露
光現像してパターンマスクを形成した後、エッチング液
を用いてパターンエッチングを行うことにより、上面側
にはＩＣ接続用電極３を、下面側にはマトリックス状に
パッド電極である外部接続用電極４を形成する。次にソ
ルダーレジスト処理を行い、所定の部分にレジスト膜を
形成することにより、前記樹脂基板の下面側には外部接
続用電極４を露呈するように、マトリックス状に多数の
同一形状の半田付け可能な表面であるレジスト膜開口部
を形成することにより回路基板１が完成される。
光現像してパターンマスクを形成した後、エッチング液
を用いてパターンエッチングを行うことにより、上面側
にはＩＣ接続用電極３を、下面側にはマトリックス状に
パッド電極である外部接続用電極４を形成する。次にソ
ルダーレジスト処理を行い、所定の部分にレジスト膜を
形成することにより、前記樹脂基板の下面側には外部接
続用電極４を露呈するように、マトリックス状に多数の
同一形状の半田付け可能な表面であるレジスト膜開口部
を形成することにより回路基板１が完成される。
【０００５】図３（ｂ）、（ｃ）において、前記回路基
板１の下面側のパッド電極である外部接続用電極４に、
例えば、６／４半田の半田ボール９をフラックス１２を
塗布して仮固定する。
板１の下面側のパッド電極である外部接続用電極４に、
例えば、６／４半田の半田ボール９をフラックス１２を
塗布して仮固定する。
【０００６】図３（ｄ）において、ＩＣチップ５側に予
め、前記半田ボール電極を構成する半田ボール９と半田
の組成が同質の６／４半田の半田バンプ７を形成する。
該半田バンプ７にフラックス１２を塗布した後、図３
（ｅ）で前記回路基板１の上面側に形成したＩＣ接続用
電極３に仮固定する。
め、前記半田ボール電極を構成する半田ボール９と半田
の組成が同質の６／４半田の半田バンプ７を形成する。
該半田バンプ７にフラックス１２を塗布した後、図３
（ｅ）で前記回路基板１の上面側に形成したＩＣ接続用
電極３に仮固定する。
【０００７】図３（ｆ）において、上記した半田バンプ
７及び半田ボール９の半田組成が同質の６／４半田のた
め、加熱炉中で２１０〜２３０°Ｃ程度に加熱すること
により、フラックス１２が半田と溶融して、一回のリフ
ロー工程で、前記回路基板１のＩＣ接続用電極３にＩＣ
チップ５を接続すると同時に、外部接続用電極４にマザ
ーボード基板接続用の半田ボール電極１０を形成する。
７及び半田ボール９の半田組成が同質の６／４半田のた
め、加熱炉中で２１０〜２３０°Ｃ程度に加熱すること
により、フラックス１２が半田と溶融して、一回のリフ
ロー工程で、前記回路基板１のＩＣ接続用電極３にＩＣ
チップ５を接続すると同時に、外部接続用電極４にマザ
ーボード基板接続用の半田ボール電極１０を形成する。
【０００８】図３（ｇ）において、フリップチップ実装
されたＩＣチップ５を保護するためにその側面を覆うよ
うに、熱硬化性の封止樹脂８でサイドモールドする。前
記ＩＣチップ５の非電極形成面の少なくとも一部は露出
されているので、熱放散性は良好である。以上によりフ
リップチップ・キャビティアップＢＧＡ１３が完成され
る。
されたＩＣチップ５を保護するためにその側面を覆うよ
うに、熱硬化性の封止樹脂８でサイドモールドする。前
記ＩＣチップ５の非電極形成面の少なくとも一部は露出
されているので、熱放散性は良好である。以上によりフ
リップチップ・キャビティアップＢＧＡ１３が完成され
る。
【０００９】上述したように、単個の半導体パッケージ
の製造方法は、生産性が低いことは勿論のこと、ＬＳＩ
のベア・チップと略同じ寸法の小型パッケージであるＣ
ＳＰにおいては、ＩＣチップ５と回路基板１の外形の差
が極めて少ないので、樹脂封止の際に封止樹脂８をＩＣ
チップ５の下へ注入するのに、注入スペースが無くな
る。また、前記回路基板５の外縁から最外周に位置する
ボール電極の中心までの距離が無くなると、半田ボール
付け時の治具スペースが取れなくなる。
の製造方法は、生産性が低いことは勿論のこと、ＬＳＩ
のベア・チップと略同じ寸法の小型パッケージであるＣ
ＳＰにおいては、ＩＣチップ５と回路基板１の外形の差
が極めて少ないので、樹脂封止の際に封止樹脂８をＩＣ
チップ５の下へ注入するのに、注入スペースが無くな
る。また、前記回路基板５の外縁から最外周に位置する
ボール電極の中心までの距離が無くなると、半田ボール
付け時の治具スペースが取れなくなる。
【００１０】そこで、上記問題を解決するために多数個
取りし、高密度実装化した従来技術が特開平８−１５３
８１９号公報に開示されている。以下図面に基づいてそ
の概要を説明する。
取りし、高密度実装化した従来技術が特開平８−１５３
８１９号公報に開示されている。以下図面に基づいてそ
の概要を説明する。
【００１１】図４において、短冊状の回路基板１にスル
ーホール２を形成後、銅メッキ層を施す工程と、全ての
回路パターンと接続する共通電極１４を含む複数個、例
えば３個のＢＧＡを構成する回路パターンを形成する回
路パターン形成工程と、前記回路基板１の上下両面に感
光性樹脂皮膜を施した後、エッチングにより、共通電極
１４及びＩＣチップ、ボンディングワイヤ、半田バンプ
の各接続部を除くようにドライフイルムを形成するドラ
イフイルムラミネート工程と、前記共通電極１４を利用
して前記回路基板１の上下両面の露出している電極の銅
メッキ層の表面に、Ｎｉ−Ａｕメッキ層を形成する。
ーホール２を形成後、銅メッキ層を施す工程と、全ての
回路パターンと接続する共通電極１４を含む複数個、例
えば３個のＢＧＡを構成する回路パターンを形成する回
路パターン形成工程と、前記回路基板１の上下両面に感
光性樹脂皮膜を施した後、エッチングにより、共通電極
１４及びＩＣチップ、ボンディングワイヤ、半田バンプ
の各接続部を除くようにドライフイルムを形成するドラ
イフイルムラミネート工程と、前記共通電極１４を利用
して前記回路基板１の上下両面の露出している電極の銅
メッキ層の表面に、Ｎｉ−Ａｕメッキ層を形成する。
【００１２】次に、共通電極１４と回路パターンとを分
離するパターン分離工程は、製品分離ライン１５の四辺
に沿って、その四隅に回路基板１と連結する連結部１５
ａを残すように、ルータ加工により長穴１６を穴明けす
る。その後、ワイヤーボンディング及びトランスファー
モールドにより樹脂封止し、回路基板１の下面に半田バ
ンプを形成する。
離するパターン分離工程は、製品分離ライン１５の四辺
に沿って、その四隅に回路基板１と連結する連結部１５
ａを残すように、ルータ加工により長穴１６を穴明けす
る。その後、ワイヤーボンディング及びトランスファー
モールドにより樹脂封止し、回路基板１の下面に半田バ
ンプを形成する。
【００１３】製品分離工程は、前記四隅に残した連結部
は狭隘なため、プレス抜き等の切り離し手段で余分な負
荷をかけることなく極めて容易に分離することにより、
単個のＢＧＡを製造することができる。
は狭隘なため、プレス抜き等の切り離し手段で余分な負
荷をかけることなく極めて容易に分離することにより、
単個のＢＧＡを製造することができる。
【００１４】
【発明が解決しようとする課題】しかしながら、前述し
た短冊状の複数個取りする半導体パッケージの製造方法
には次のような問題点がある。即ち、先に述べた単個の
半導体パッケージの製造方法に比較して生産性は若干向
上するが、小型パッケージであるＣＳＰにおいては、回
路基板製造時の基板取り個数が少なく、生産コストが高
くなる。また、前記ＣＳＰのように、前記回路基板の外
縁から最外周に位置するボール電極の中心までの距離が
差が無くなると、製品分離工程でプレス抜き等の切り離
し手段で分離する時の金型押さえ代が無くなる等の問題
があった。
た短冊状の複数個取りする半導体パッケージの製造方法
には次のような問題点がある。即ち、先に述べた単個の
半導体パッケージの製造方法に比較して生産性は若干向
上するが、小型パッケージであるＣＳＰにおいては、回
路基板製造時の基板取り個数が少なく、生産コストが高
くなる。また、前記ＣＳＰのように、前記回路基板の外
縁から最外周に位置するボール電極の中心までの距離が
差が無くなると、製品分離工程でプレス抜き等の切り離
し手段で分離する時の金型押さえ代が無くなる等の問題
があった。
【００１５】本発明は上記従来の課題に鑑みなされたも
のであり、その目的は、小型携帯機器等に搭載するＣＳ
Ｐの信頼性及び生産性の優れた半導体パッケージの製造
方法を提供するものである。
のであり、その目的は、小型携帯機器等に搭載するＣＳ
Ｐの信頼性及び生産性の優れた半導体パッケージの製造
方法を提供するものである。
【００１６】
【課題を解決するための手段】上記目的を達成するため
に、本発明における半導体パッケージの製造方法は、Ｉ
Ｃチップをフリップチップ実装した半導体パッケージの
製造方法において、前記ＩＣチップ実装用の配線パター
ンと外部接続用電極を形成するための電極パターンとを
集合回路基板面に複数個分配列して形成する回路基板形
成工程と、前記配線パターンに前記ＩＣチップを実装す
るＩＣチップ実装工程と、該ＩＣチップを樹脂封止する
封止工程と、前記外部接続用電極に電極を形成する電極
形成工程とによりパッケージ集合体を形成し、該パッケ
ージ集合体の回路基板を切削して単個の完成半導体パッ
ケージを形成する切削工程とからなることを特徴とする
ものである。
に、本発明における半導体パッケージの製造方法は、Ｉ
Ｃチップをフリップチップ実装した半導体パッケージの
製造方法において、前記ＩＣチップ実装用の配線パター
ンと外部接続用電極を形成するための電極パターンとを
集合回路基板面に複数個分配列して形成する回路基板形
成工程と、前記配線パターンに前記ＩＣチップを実装す
るＩＣチップ実装工程と、該ＩＣチップを樹脂封止する
封止工程と、前記外部接続用電極に電極を形成する電極
形成工程とによりパッケージ集合体を形成し、該パッケ
ージ集合体の回路基板を切削して単個の完成半導体パッ
ケージを形成する切削工程とからなることを特徴とする
ものである。
【００１７】また、前記パッケージ集合体の回路基板を
切削する部分に回路パターンが無いことを特徴とするも
のである。
切削する部分に回路パターンが無いことを特徴とするも
のである。
【００１８】また、前記切削工程は、前記パッケージ集
合体を接着剤で治具に固定する工程と、切削工程と、剥
離工程とからなることを特徴とするものである。
合体を接着剤で治具に固定する工程と、切削工程と、剥
離工程とからなることを特徴とするものである。
【００１９】また、前記切削工程における切削しろが、
０．２ｍｍ以下であることを特徴とするものである。
０．２ｍｍ以下であることを特徴とするものである。
【００２０】また、前記単個の半導体パッケージは、そ
の外形寸法が前記ＩＣチップ外形の１．２倍以下である
ことを特徴とするものである。
の外形寸法が前記ＩＣチップ外形の１．２倍以下である
ことを特徴とするものである。
【００２１】また、前記単個の半導体パッケージは、そ
の回路基板の外縁から最外周に位置する外部接続用電極
の中心までの距離が、１ｍｍ以下であることを特徴とす
るものである。
の回路基板の外縁から最外周に位置する外部接続用電極
の中心までの距離が、１ｍｍ以下であることを特徴とす
るものである。
【００２２】また、前記封止工程における封止樹脂が複
数のＩＣチップを跨いで形成され、該封止樹脂を切削工
程で同時に切削することを特徴とするものである。
数のＩＣチップを跨いで形成され、該封止樹脂を切削工
程で同時に切削することを特徴とするものである。
【００２３】また、前記回路基板は、ガラスファイバー
を積層した樹脂基板であることを特徴とするものであ
る。
を積層した樹脂基板であることを特徴とするものであ
る。
【００２４】また、前記回路基板は、基材が有機樹脂の
みで形成された樹脂基板であることを特徴とするもので
ある。
みで形成された樹脂基板であることを特徴とするもので
ある。
【００２５】また、前記ＩＣチップの接続パターンと外
部接続用電極が前記回路基板の反対面にあることを特徴
とするものである。
部接続用電極が前記回路基板の反対面にあることを特徴
とするものである。
【００２６】
【発明の実施の形態】以下図面に基づいて本発明におけ
る半導体パッケージの製造方法について説明する。図１
は本発明の実施の形態で、フリップチップ・キャビティ
アップＢＧＡの製造工程の説明図、図２は図１の完成フ
リップチップＢＧＡの断面図である。従来技術と同一部
材は同一符号で示す。
る半導体パッケージの製造方法について説明する。図１
は本発明の実施の形態で、フリップチップ・キャビティ
アップＢＧＡの製造工程の説明図、図２は図１の完成フ
リップチップＢＧＡの断面図である。従来技術と同一部
材は同一符号で示す。
【００２７】先ず図１（ａ）及び（ｂ）に示す多数個取
りする回路基板形成工程は、両面銅張りされた集合回路
基板１Ａにスルーホール（図示しない）を形成した後、
無電解銅メッキ及び電解銅メッキにより銅メッキ層を形
成し、更にメッキレジストをラミネートし、露光現像し
てパターンマスクを形成した後、エッチング液を用いて
パターンエッチングを行うことにより、前記集合回路基
板１Ａの上面側には複数個分配列したＩＣ接続用電極
３、下面側にパッド電極である外部接続用電極４を形成
する。次にソルダーレジスト処理を行い、所定の部分に
レジスト膜を形成することにより、前記集合回路基板１
Ａの下面側には外部接続用電極４を露呈するように、マ
トリックス状に多数の同一形状の半田付け可能な表面で
あるレジスト膜の開口部を形成し、多数個取りする集合
回路基板１Ａが完成される。
りする回路基板形成工程は、両面銅張りされた集合回路
基板１Ａにスルーホール（図示しない）を形成した後、
無電解銅メッキ及び電解銅メッキにより銅メッキ層を形
成し、更にメッキレジストをラミネートし、露光現像し
てパターンマスクを形成した後、エッチング液を用いて
パターンエッチングを行うことにより、前記集合回路基
板１Ａの上面側には複数個分配列したＩＣ接続用電極
３、下面側にパッド電極である外部接続用電極４を形成
する。次にソルダーレジスト処理を行い、所定の部分に
レジスト膜を形成することにより、前記集合回路基板１
Ａの下面側には外部接続用電極４を露呈するように、マ
トリックス状に多数の同一形状の半田付け可能な表面で
あるレジスト膜の開口部を形成し、多数個取りする集合
回路基板１Ａが完成される。
【００２８】図１（ｃ）、（ｄ）及び（ｅ）に示すＩＣ
チップ実装工程は、先ず、ＩＣウエハー５ａをバンプ工
程に流して前記ＩＣウエハー５ａのパッド電極面に半田
バンプ７を形成する。前記半田バンプ７の形成方法に
は、一般に、スタッドバンプ方式、ボールバンプ方式、
及びメッキバンプ方式等があるが、その中で、パッド電
極位置にレジストにて窓を形成し半田浴槽中に浸漬して
メッキにて半田バンプを形成するメッキバンプ方式は、
パッド電極間の狭い配列でバンプを形成することが可能
で、ＩＣチップの小型化には有効な半田バンプの形成手
段である。
チップ実装工程は、先ず、ＩＣウエハー５ａをバンプ工
程に流して前記ＩＣウエハー５ａのパッド電極面に半田
バンプ７を形成する。前記半田バンプ７の形成方法に
は、一般に、スタッドバンプ方式、ボールバンプ方式、
及びメッキバンプ方式等があるが、その中で、パッド電
極位置にレジストにて窓を形成し半田浴槽中に浸漬して
メッキにて半田バンプを形成するメッキバンプ方式は、
パッド電極間の狭い配列でバンプを形成することが可能
で、ＩＣチップの小型化には有効な半田バンプの形成手
段である。
【００２９】前記半田バンプ７を形成後、前記ＩＣウエ
ハー５ａを粘着テープ等で貼着した状態で、所定のチッ
プサイズにダイシングソー等の装置でウエハーの厚みを
フルカット方式でＸ、Ｙ方向に切断した後、ＩＣチップ
５を単体に分割する。
ハー５ａを粘着テープ等で貼着した状態で、所定のチッ
プサイズにダイシングソー等の装置でウエハーの厚みを
フルカット方式でＸ、Ｙ方向に切断した後、ＩＣチップ
５を単体に分割する。
【００３０】前記半田バンプ付きＩＣチップ５、又は前
述した集合回路基板１Ａの前記配線バターンの所定位置
にフラックスを塗布して、単体に分割した前記ＩＣチッ
プ５を１個づつ複数個分配列した集合回路基板１Ａの個
々の回路基板１上の所定位置に搭載した後、半田リフロ
ー工程を経て、フリップチップ実装を行う。
述した集合回路基板１Ａの前記配線バターンの所定位置
にフラックスを塗布して、単体に分割した前記ＩＣチッ
プ５を１個づつ複数個分配列した集合回路基板１Ａの個
々の回路基板１上の所定位置に搭載した後、半田リフロ
ー工程を経て、フリップチップ実装を行う。
【００３１】図１（ｆ）に示す封止工程は、熱硬化性の
封止樹脂７で前記隣接する複数個のＩＣチップ５に跨が
った状態で、サイドポッティングにより一体的に樹脂封
止することにより、ＩＣチップ５はフェイスダウンで集
合回路基板１Ａの個々の回路基板１上に固定される。
封止樹脂７で前記隣接する複数個のＩＣチップ５に跨が
った状態で、サイドポッティングにより一体的に樹脂封
止することにより、ＩＣチップ５はフェイスダウンで集
合回路基板１Ａの個々の回路基板１上に固定される。
【００３２】図１（ｇ）に示すボール電極を形成するボ
ール形成工程は、前記集合回路基板１Ａの個々の回路基
板１の下面側に形成された外部接続用電極４の位置に、
半田ボールを配置してリフローすることによりボール電
極９を形成する。
ール形成工程は、前記集合回路基板１Ａの個々の回路基
板１の下面側に形成された外部接続用電極４の位置に、
半田ボールを配置してリフローすることによりボール電
極９を形成する。
【００３３】図１（ｈ）に示す切削工程は、前記フリッ
プチップＢＧＡ集合体２０Ａを接着剤又は両面粘着テー
プ等の固定手段で治具に固定した後、ダイシングソー等
の切削手段で、Ｘ、Ｙ方向に単個に切削、分割し、溶解
液等により前記治具から剥離することにより、単個のフ
リップチップＢＧＡ２０が完成する。
プチップＢＧＡ集合体２０Ａを接着剤又は両面粘着テー
プ等の固定手段で治具に固定した後、ダイシングソー等
の切削手段で、Ｘ、Ｙ方向に単個に切削、分割し、溶解
液等により前記治具から剥離することにより、単個のフ
リップチップＢＧＡ２０が完成する。
【００３４】前記切削工程において、従来のワイヤーボ
ンディングの場合は電気メッキ用共通電極があり、切削
すると共通電極が残ることと、パターンが剥離してその
処理が面倒であったが、前記回路基板１はフリップチッ
プのプロセスの場合は無電解で処理できるので、この場
合は銅箔パターンが外形サイドに出ていない。切削部分
に回路パターンが無いのでパターンの剥離、めくれ等の
面倒な問題が生じない。
ンディングの場合は電気メッキ用共通電極があり、切削
すると共通電極が残ることと、パターンが剥離してその
処理が面倒であったが、前記回路基板１はフリップチッ
プのプロセスの場合は無電解で処理できるので、この場
合は銅箔パターンが外形サイドに出ていない。切削部分
に回路パターンが無いのでパターンの剥離、めくれ等の
面倒な問題が生じない。
【００３５】また、切削工程における切削しろは、従来
の短冊状の製品分離工程でのプレス抜き等の切断幅、例
えば１ｍｍ程度とは異なり、例えば０．２ｍｍ以下と少
なく、前記集合回路基板１Ａの場合、前記ダイシングソ
ーのブレードの幅による切削しろのみで基板取りが出来
るので、隣接する基板とのピッチを著しく狭くすること
が可能である。従って、基板取り個数が増加する。ま
た、正方形又は矩形形状のパッケージにおいては、Ｘ、
Ｙ方向に直交して切削できるので、基板単価を更に低減
するので有効である。
の短冊状の製品分離工程でのプレス抜き等の切断幅、例
えば１ｍｍ程度とは異なり、例えば０．２ｍｍ以下と少
なく、前記集合回路基板１Ａの場合、前記ダイシングソ
ーのブレードの幅による切削しろのみで基板取りが出来
るので、隣接する基板とのピッチを著しく狭くすること
が可能である。従って、基板取り個数が増加する。ま
た、正方形又は矩形形状のパッケージにおいては、Ｘ、
Ｙ方向に直交して切削できるので、基板単価を更に低減
するので有効である。
【００３６】上述のように切削しろが究極の取りしろの
ため、単個の完成フリップチップＢＧＡ２０は、図２に
示すように、そのパッケージの外形寸法Ｄ１がＩＣチッ
プ５の外形寸法Ｄ２の１．２倍以下にすることが可能で
ある。従って、ＣＳＰとして満足できるものである。
ため、単個の完成フリップチップＢＧＡ２０は、図２に
示すように、そのパッケージの外形寸法Ｄ１がＩＣチッ
プ５の外形寸法Ｄ２の１．２倍以下にすることが可能で
ある。従って、ＣＳＰとして満足できるものである。
【００３７】前記ボール形成工程において、前記集合回
路基板１Ａの状態で半田ボール付けを行うので、ボール
付け時の治具しろは不要となり、単個の完成フリップチ
ップＢＧＡ２０は、図２に示すように、その外縁から最
外周に位置するボール電極９の中心までの距離Ｐが１ｍ
ｍ以下とすることが可能である。従って、ＣＳＰとして
満足できるものである。
路基板１Ａの状態で半田ボール付けを行うので、ボール
付け時の治具しろは不要となり、単個の完成フリップチ
ップＢＧＡ２０は、図２に示すように、その外縁から最
外周に位置するボール電極９の中心までの距離Ｐが１ｍ
ｍ以下とすることが可能である。従って、ＣＳＰとして
満足できるものである。
【００３８】前記樹脂封止において、封止樹脂７が複数
の隣接するＩＣチップ５を跨いで形成されているので、
樹脂封止の際に封止樹脂を隣接するＩＣチップ５の下へ
注入するのに注入スペースが採り易い。前記ＩＣチップ
５間を跨いでいる前記封止樹脂７は前記切削工程で同時
に切削することができる。
の隣接するＩＣチップ５を跨いで形成されているので、
樹脂封止の際に封止樹脂を隣接するＩＣチップ５の下へ
注入するのに注入スペースが採り易い。前記ＩＣチップ
５間を跨いでいる前記封止樹脂７は前記切削工程で同時
に切削することができる。
【００３９】前記回路基板１の基材を、ガラスファイバ
ーを積層した樹脂基板にすることにより、配線パターン
の線幅を細くして高密度化でき、集合回路基板にして多
数個取りすることにより、更に安価に製造することがで
きる。
ーを積層した樹脂基板にすることにより、配線パターン
の線幅を細くして高密度化でき、集合回路基板にして多
数個取りすることにより、更に安価に製造することがで
きる。
【００４０】前記回路基板１の基材を、有機樹脂のみで
形成した樹脂基板にすることにより、上記ガラスファイ
バーを積層した回路基板に比較して、超薄型にすること
が可能である。
形成した樹脂基板にすることにより、上記ガラスファイ
バーを積層した回路基板に比較して、超薄型にすること
が可能である。
【００４１】前記ＣＳＰとしては一般的に、前記ＩＣチ
ップ接続用電極３とボール電極９が前記回路基板１の反
対側に配設したものである。
ップ接続用電極３とボール電極９が前記回路基板１の反
対側に配設したものである。
【００４２】以上、フリップチップ実装したＢＧＡにつ
いて説明したが、パッケージの底面に平らな電極（ラン
ド）をアレイ状に形成したＬＧＡについても全く同様で
あるので、その説明は省略する。
いて説明したが、パッケージの底面に平らな電極（ラン
ド）をアレイ状に形成したＬＧＡについても全く同様で
あるので、その説明は省略する。
【００４３】
【発明の効果】以上説明したように、本発明の半導体パ
ッケージの製造方法によれば、前記集合回路基板の上面
側に複数個分配列して回路基板にＩＣチップをフリップ
チップ実装し、封止樹脂でサイドモールドして、下面側
の外部接続用電極に電極形成後、切削して単個の半導体
パッケージを製造することにより、ＣＳＰの生産性が優
れ、安価に生産することができる。
ッケージの製造方法によれば、前記集合回路基板の上面
側に複数個分配列して回路基板にＩＣチップをフリップ
チップ実装し、封止樹脂でサイドモールドして、下面側
の外部接続用電極に電極形成後、切削して単個の半導体
パッケージを製造することにより、ＣＳＰの生産性が優
れ、安価に生産することができる。
【００４４】フリップチップ実装のプロセスで無電解メ
ッキ処理ができるので、切削部分に回路パターンが無
く、切削によるパターンの剥離、めくれ等き面倒な処理
は不要である。
ッキ処理ができるので、切削部分に回路パターンが無
く、切削によるパターンの剥離、めくれ等き面倒な処理
は不要である。
【００４５】切削工程は、パッケージ集合体の状態で、
治具に固定、切削、剥離を行うので、回路基板を歩留り
良く活用することができる。
治具に固定、切削、剥離を行うので、回路基板を歩留り
良く活用することができる。
【００４６】切削しろが０．２ｍｍ以下と少なく、ブレ
ードの幅による切削しろのみで基板取りが出来るので、
隣接する基板とのピッチを著しく小さく、基板取り個数
が増加する。また、正方形又は矩形形状のパッケージに
おいては、Ｘ、Ｙ方向に直交して切削できるので、基板
単価を低減するのに有効である。
ードの幅による切削しろのみで基板取りが出来るので、
隣接する基板とのピッチを著しく小さく、基板取り個数
が増加する。また、正方形又は矩形形状のパッケージに
おいては、Ｘ、Ｙ方向に直交して切削できるので、基板
単価を低減するのに有効である。
【００４７】パッケージの外形がＩＣチップ外形の１．
２倍以下である。また、パッケージの外縁から最外周の
外部接続用電極き中心までの距離が１ｍｍ以下であるこ
とは、ＣＳＰとして満足できるものである。
２倍以下である。また、パッケージの外縁から最外周の
外部接続用電極き中心までの距離が１ｍｍ以下であるこ
とは、ＣＳＰとして満足できるものである。
【００４８】封止樹脂が隣接するＩＣチップを跨いで形
成されているので、樹脂封止の際に注入スペースが採り
易い。封止樹脂を切削工程で同時に切断できる。
成されているので、樹脂封止の際に注入スペースが採り
易い。封止樹脂を切削工程で同時に切断できる。
【００４９】回路基板の基材をガラスファイバーを積層
することにより、安価になる。また有機樹脂のみにする
ことにより、極薄にすることが可能である。
することにより、安価になる。また有機樹脂のみにする
ことにより、極薄にすることが可能である。
【００５０】以上述べたように、集合回路基板によりＩ
Ｃチップを隣接する基板とのピッチを著しく狭くフリッ
プチップ実装して、ダイシングソーのブレードの幅によ
る究極の切削しろのみで基板取りが出来るので、生産コ
ストは低減する。小型携帯機器等に搭載するＣＳＰの信
頼性及び生産性の優れた半導体パッケージの製造方法を
提供することが可能である。
Ｃチップを隣接する基板とのピッチを著しく狭くフリッ
プチップ実装して、ダイシングソーのブレードの幅によ
る究極の切削しろのみで基板取りが出来るので、生産コ
ストは低減する。小型携帯機器等に搭載するＣＳＰの信
頼性及び生産性の優れた半導体パッケージの製造方法を
提供することが可能である。
【図１】本発明の実施の形態に係わるフリップチップ・
キャビティアップＢＧＡの製造工程の説明図である。
キャビティアップＢＧＡの製造工程の説明図である。
【図２】図１の単個の完成フリップチップＢＧＡの断面
図である。
図である。
【図３】従来の単個のフリップチップ・キャビティアッ
プＢＧＡの製造工程の要部断面図である。
プＢＧＡの製造工程の要部断面図である。
【図４】従来の短冊状のＢＧＡの平面図である。
１ 回路基板 １Ａ 集合回路基板 ３ ＩＣ接続用電極 ４ 外部接続用電極 ５ ＩＣチップ ７ 半田バンプ ８ 封止樹脂 ９ ボール電極 ２０ フリップチップＢＧＡ ２０Ａ フリップチップＢＧＡ集合体 Ｄ１ パッケージ外形寸法 Ｄ２ ＩＣチップ外形寸法 Ｐ パッケージの外縁から最外周のボール電極の中心ま
での距離
での距離
Claims (10)
- 【請求項１】 ＩＣチップをフリップチップ実装した半
導体パッケージの製造方法において、前記ＩＣチップ実
装用の配線パターンと外部接続用電極を形成するための
電極パターンとを集合回路基板面に複数個分配列して形
成する回路基板形成工程と、前記配線パターンに前記Ｉ
Ｃチップを実装するＩＣチップ実装工程と、該ＩＣチッ
プを樹脂封止する封止工程と、前記外部接続用電極に電
極を形成する電極形成工程とによりパッケージ集合体を
形成し、該パッケージ集合体の回路基板を切削して単個
の完成半導体パッケージを形成する切削工程とからなる
ことを特徴とする半導体パッケージの製造方法。 - 【請求項２】 前記パッケージ集合体の回路基板を切削
する部分に回路パターンが無いことを特徴とする請求項
１記載の半導体パッケージの製造方法。 - 【請求項３】 前記切削工程は、前記パッケージ集合体
を接着剤で治具に固定する工程と、切削工程と、剥離工
程とからなることを特徴とする請求項１記載の半導体パ
ッケージの製造方法。 - 【請求項４】 前記切削工程における切削しろが、０．
２ｍｍ以下であることを特徴とする請求項１又は３記載
の半導体パッケージの製造方法。 - 【請求項５】 前記単個の半導体パッケージは、その外
形寸法が前記ＩＣチップ外形の１．２倍以下であること
を特徴とする請求項１記載の半導体パッケージの製造方
法。 - 【請求項６】 前記単個の半導体パッケージは、その回
路基板の外縁から最外周に位置する外部接続用電極の中
心までの距離が、１ｍｍ以下であることを特徴とする請
求項１又は５記載の半導体パッケージの製造方法。 - 【請求項７】 前記封止工程における封止樹脂が隣接す
るＩＣチップを跨いで形成され、該封止樹脂を切削工程
で同時に切削することを特徴とする請求項１、３又は４
記載の半導体パッケージの製造方法。 - 【請求項８】 前記回路基板は、ガラスファイバーを積
層した樹脂基板であることを特徴とする請求項１記載の
半導体パッケージの製造方法。 - 【請求項９】 前記回路基板は、基材が有機樹脂のみで
形成された樹脂基板であることを特徴とする請求項１記
載の半導体パッケージの製造方法。 - 【請求項１０】 前記ＩＣチップの接続パターンと外部
接続用電極が前記回路基板の反対面にあることを特徴と
する請求項１記載の半導体パッケージの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5286897A JPH10256417A (ja) | 1997-03-07 | 1997-03-07 | 半導体パッケージの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5286897A JPH10256417A (ja) | 1997-03-07 | 1997-03-07 | 半導体パッケージの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10256417A true JPH10256417A (ja) | 1998-09-25 |
Family
ID=12926863
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5286897A Pending JPH10256417A (ja) | 1997-03-07 | 1997-03-07 | 半導体パッケージの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10256417A (ja) |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0918354A2 (en) * | 1997-11-20 | 1999-05-26 | Texas Instruments Incorporated | Wafer-scale assembly of chip-size packages |
| EP0997942A2 (en) * | 1998-10-30 | 2000-05-03 | Shinko Electric Industries Co. Ltd. | Chip Size Semiconductor Package and process for producing it |
| EP0955676A3 (en) * | 1997-11-20 | 2000-05-10 | Texas Instruments Incorporated | Wafer-scale assembly of chip-size packages |
| KR100318293B1 (ko) * | 1999-11-02 | 2001-12-24 | 김 무 | 플립칩 반도체패키지 및 그 제조방법 |
| US6656765B1 (en) * | 2000-02-02 | 2003-12-02 | Amkor Technology, Inc. | Fabricating very thin chip size semiconductor packages |
| KR100431181B1 (ko) * | 2001-12-07 | 2004-05-12 | 삼성전기주식회사 | 표면 탄성파 필터 패키지 제조방법 |
| EP1187205A3 (en) * | 2000-09-06 | 2004-06-23 | Sanyo Electric Co., Ltd. | Chip scale package with thermally and electrically conductive pad and manufacturing method thereof |
| US6841884B2 (en) | 2002-11-12 | 2005-01-11 | Oki Electric Industry Co., Ltd. | Semiconductor device |
| EP1229577A3 (en) * | 2001-02-02 | 2005-02-02 | Texas Instruments Incorporated | Flip chip semiconductor device in a moulded chip scale package (csp) and method of assembly |
| JP2006253167A (ja) * | 2005-03-08 | 2006-09-21 | Nec Corp | キャビティ構造プリント配線板の製造方法及び実装構造 |
| CN100378966C (zh) * | 2002-07-10 | 2008-04-02 | 三菱电机株式会社 | 半导体器件及其制造方法 |
-
1997
- 1997-03-07 JP JP5286897A patent/JPH10256417A/ja active Pending
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0918354A2 (en) * | 1997-11-20 | 1999-05-26 | Texas Instruments Incorporated | Wafer-scale assembly of chip-size packages |
| EP0918354A3 (en) * | 1997-11-20 | 2000-05-10 | Texas Instruments Incorporated | Wafer-scale assembly of chip-size packages |
| EP0955676A3 (en) * | 1997-11-20 | 2000-05-10 | Texas Instruments Incorporated | Wafer-scale assembly of chip-size packages |
| EP0997942A2 (en) * | 1998-10-30 | 2000-05-03 | Shinko Electric Industries Co. Ltd. | Chip Size Semiconductor Package and process for producing it |
| EP0997942A3 (en) * | 1998-10-30 | 2001-05-09 | Shinko Electric Industries Co. Ltd. | Chip Size Semiconductor Package and process for producing it |
| KR100318293B1 (ko) * | 1999-11-02 | 2001-12-24 | 김 무 | 플립칩 반도체패키지 및 그 제조방법 |
| US6656765B1 (en) * | 2000-02-02 | 2003-12-02 | Amkor Technology, Inc. | Fabricating very thin chip size semiconductor packages |
| EP1187205A3 (en) * | 2000-09-06 | 2004-06-23 | Sanyo Electric Co., Ltd. | Chip scale package with thermally and electrically conductive pad and manufacturing method thereof |
| US6963126B2 (en) | 2000-09-06 | 2005-11-08 | Sanyo Electric Co., Ltd. | Semiconductor device with under-fill material below a surface of a semiconductor chip |
| EP1229577A3 (en) * | 2001-02-02 | 2005-02-02 | Texas Instruments Incorporated | Flip chip semiconductor device in a moulded chip scale package (csp) and method of assembly |
| KR100431181B1 (ko) * | 2001-12-07 | 2004-05-12 | 삼성전기주식회사 | 표면 탄성파 필터 패키지 제조방법 |
| CN100378966C (zh) * | 2002-07-10 | 2008-04-02 | 三菱电机株式会社 | 半导体器件及其制造方法 |
| US6841884B2 (en) | 2002-11-12 | 2005-01-11 | Oki Electric Industry Co., Ltd. | Semiconductor device |
| JP2006253167A (ja) * | 2005-03-08 | 2006-09-21 | Nec Corp | キャビティ構造プリント配線板の製造方法及び実装構造 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5976912A (en) | Fabrication process of semiconductor package and semiconductor package | |
| US7923835B2 (en) | Package, electronic device, substrate having a separation region and a wiring layers, and method for manufacturing | |
| JPH10256417A (ja) | 半導体パッケージの製造方法 | |
| JP5667381B2 (ja) | 半導体装置及びその製造方法 | |
| JP3850967B2 (ja) | 半導体パッケージ用基板及びその製造方法 | |
| JP4029910B2 (ja) | 半導体パッケ−ジの製造法及び半導体パッケ−ジ | |
| JP2000040676A (ja) | 半導体装置の製造方法 | |
| JP4159631B2 (ja) | 半導体パッケージの製造方法 | |
| JP4115557B2 (ja) | 半導体パッケージの製造方法 | |
| JP4011693B2 (ja) | 半導体パッケージの製造方法 | |
| JP4140555B2 (ja) | 半導体パッケージの製造方法 | |
| JP3875407B2 (ja) | 半導体パッケージ | |
| JP3563170B2 (ja) | 半導体装置の製造方法 | |
| JP4115556B2 (ja) | 半導体パッケージの製造方法 | |
| JP4115553B2 (ja) | 半導体パッケージの製造方法 | |
| JP3606275B2 (ja) | 半導体パッケージ及びその製造方法 | |
| JP2005328057A (ja) | 半導体パッケージの製造法及び半導体パッケージ | |
| JP2002110858A (ja) | 半導体パッケージの製造法及び半導体パッケージ | |
| JPH11274361A (ja) | 半導体パッケージ | |
| JP3685205B2 (ja) | 半導体パッケージ及びその製造方法 | |
| JP3685203B2 (ja) | 半導体素子搭載用基板 | |
| WO1999065076A1 (en) | Semiconductor device and method for manufacturing the same | |
| JP3685204B2 (ja) | 半導体素子搭載用基板 | |
| JP2000049176A (ja) | 半導体パッケージの製造方法 | |
| JPH1197579A (ja) | 半導体パッケージの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Effective date: 20040115 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050415 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050426 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050617 |
|
| A02 | Decision of refusal |
Effective date: 20060214 Free format text: JAPANESE INTERMEDIATE CODE: A02 |