JP3563170B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP3563170B2 JP3563170B2 JP23081895A JP23081895A JP3563170B2 JP 3563170 B2 JP3563170 B2 JP 3563170B2 JP 23081895 A JP23081895 A JP 23081895A JP 23081895 A JP23081895 A JP 23081895A JP 3563170 B2 JP3563170 B2 JP 3563170B2
- Authority
- JP
- Japan
- Prior art keywords
- solder
- chip
- connection electrode
- circuit board
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/921—Connecting a surface with connectors of different types
- H01L2224/9212—Sequential connecting processes
- H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
- H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3457—Solder materials or compositions; Methods of application thereof
- H05K3/3478—Applying solder preforms; Transferring prefabricated solder patterns
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3489—Composition of fluxes; Methods of application thereof; Other methods of activating the contact surfaces
Description
【０００１】
【産業上の利用分野】
本発明は半導体装置の製造方法に係わり、更に詳しくはフリップチップボンディングしたボールグリッドアレイ（以下ＢＧＡと略記する）の製造方法に関するものである。
【０００２】
【従来の技術】
近年、ＩＣチップの高密度実装に伴い、多数の電極を有する樹脂封止型半導体装置が開発されている。その代表的なものとしては、ＰＧＡ（ピングリッドアレイ）があるが、ＰＧＡはマザーボードに対して着脱可能であるという利点があるものの、ピンがあるので大型となり小型化が難しいという問題があった。
【０００３】
そこで、このＰＧＡに代わる小型化、高密度化したＢＧＡが開発された。更にそのＢＧＡにおいては、従来のワイヤーボンディングの信頼性及び生産性を改良した技術として、ＩＣチップを直接回路基板上に実装するフリップチップボンディングの技術が特開平６−３４９８９３号公報に開示されている。以下図面に基づいてその概要を説明する。
【０００４】
図６は従来のフリップチップボンディングＢＧＡの製造工程を示す断面図である。図６（ａ）において、回路基板１は略四角形でガラスエポキシ樹脂等よりなる上下両面に銅箔張りの樹脂基板で、該樹脂基板には複数のスルーホール２が切削ドリル等の手段により加工される。前記スルーホール２の壁面を含む基板面を洗浄した後、前記樹脂基板の全表面に無電解メッキ及び電解メッキにより銅メッキ層を形成し、前記スルーホール２内まで施される。
【０００５】
更に、メッキレジストをラミネートし、露光現像してパターンマスクを形成した後、エッチング液を用いてパターンエッチングを行うことにより、上面側にはＩＣ接続用電極３を、下面側にはマトリックス状に外部接続用電極４を形成する。次にソルダーレジスト処理を行い、所定の部分にレジスト膜を形成することにより、前記樹脂基板の下面側には外部接続用電極４を露呈するように、マトリックス状に多数の同一形状の半田付け可能な表面であるレジスト膜開口部を形成することにより回路基板１が完成される。
【０００６】
図６（ｂ）で、前記ＩＣチップ５のパッド電極上に半田バンプ７を形成した半田と前記回路基板１の上面側にあるＩＣ接続用電極３を使って、回路基板１に位置合わせした後、前記半田バンプ７をリフローしてＩＣチップ５を接続する。
【０００７】
図６（ｃ）で、ＩＣチップ５の上面側を露出した状態で、ＩＣチップ５と回路基板１との隙間を封止樹脂８を充填する。前記ＩＣチップ５は回路基板１に一体的に固定される。
【０００８】
図６（ｄ）は、前記回路基板１の下面側に形成された外部接続用電極４（図示せず）の位置に、半田の融点が、前記ＩＣチップ５側のフリップチップの半田ボール６の融点より低い半田組成の半田ボール９を配置する。前記半田組成は、例えば、フリップチップの半田バンプ７はＰｂ：９０％、Ｓｎ：１０％、融点２５０°Ｃの所謂９／１半田で、半田ボール電極１０を構成する半田ボール９は、Ｓｎ：６０％、Ｐｂ：４０％、融点１８０°Ｃの所謂６／４半田で、それぞれ融点の異なる半田が使用されている。
【０００９】
図６（ｅ）は、前記図６（ｄ）で得られたアセンブリを例えば、２１０〜２３０°Ｃ程度の低い温度で再度リフローすることにより、前記半田ボール９の半田は溶けて、図示しないマザーボード基板接続用の半田ボール電極１０を形成することができる。前記ＩＣチップ５側の半田バンプ７は前記半田ボール９の融点より高いので溶けることはない。以上によりフリップチップ・キャビティアップＢＧＡ１１が完成される。
【００１０】
【発明が解決しようとする課題】
しかしながら、前述した半導体装置の製造方法には次のような問題点がある。即ち、ワイヤーボンディングからフリップチップボンディングにすることにより、ＩＣの電気特性の向上と同時にＩＣチップ５の実装高さを低く出来、またＩＣチップ５の露出面が直接空気に触れるので熱の放散性は向上したが、しかし前記ＩＣチップ５と回路基板１との接続、及び回路基板１にマザーボード基板接続用の半田ボール電極１０の形成のために、２回のリフロー工程が必要となりコストアップになる。更に、使用する半田ボールの融点が異なり、しかもＩＣチップ側の半田ボールの融点が高く、ＩＣチップ５に２回の熱ショックを与えるのでＩＣチップ５の電子回路動作に悪影響を及ぼす等の問題があった。
【００１１】
本発明は上記従来の課題に鑑みなされたものであり、その目的は、半導体装置の信頼性及び生産性の優れた半導体装置の製造方法を提供するものである。
【００１２】
【課題を解決するための手段】
上記目的を達成するために、本発明における半導体装置の製造方法は、ＩＣ接続用電極と外部接続用電極とを形成した回路基板の前記ＩＣ接続用電極にＩＣチップを半田により接続すると共に、前記外部接続用電極に半田ボール電極を形成してなる半導体装置の製造方法において、前記ＩＣチップに予め半田バンプを形成しこの半田バンプを前記ＩＣ接続用電極に仮固定すると共に、前記半田ボール電極を前記外部接続用電極に仮固定した後、前記ＩＣチップの接続と前記半田ボール電極の形成とを、同時にリフローすることを特徴とするものである。
【００１３】
また、ＩＣ接続用電極と外部接続用電極とを形成した回路基板の前記ＩＣ接続用電極にＩＣチップを半田により接続すると共に、前記外部接続用電極に半田ボール電極を形成してなる半導体装置の製造方法において、前記ＩＣチップと前記回路基板のＩＣ接続用電極との間に前記半田を仮固定すると共に、前記回路基板の外部接続用電極に前記半田ボール電極を仮固定した後、前記ＩＣチップの接続と前記半田ボール電極の形成とを、同時にリフローすることを特徴とするものである。
【００１４】
また、前記回路基板は、一方の面にＩＣ接続用電極が形成され、他方の面には外部接続用電極が形成されていることを特徴とするものである。
【００１５】
また、前記回路基板は、一方の面にＩＣ接続用電極及び外部接続用電極が形成されていることを特徴とするものである。
【００１９】
【作用】
従って、本発明により得られる半導体装置の製造方法において、前述したように、ＩＣチップに半田バンプを形成し、該半田バンプにフラックスを塗布して回路基板のＩＣ接続用電極に仮固定する。一方回路基板の下面側又は上面側の外部接続用電極にフラックスを塗布した前記半田バンプと半田組成が同質の半田ボールを仮固定して、一回のリフローで同時にＩＣチップと回路基板の接続及びマザーボード基板接続用の半田ボール電極を形成する。
【００２０】
また、フラックスを塗布したＩＣチップのパッド電極と、フラックスを塗布した回路基板のＩＣ接続用電極の間に半田ボールを仮固定し、一方回路基板の下面側又は上面側の外部接続用電極にフラックスを塗布して前記ＩＣチップ接続用の半田ボールと半田組成が同質の半田ボールを仮固定し、一回のリフローで同時にＩＣチップと回路基板の接続及びマザーボード基板接続用の半田ボール電極を形成する。
【００２１】
【実施例】
以下図面に基づいて本発明における半導体装置の製造方法について説明する。図１は本発明の第１実施例で、フリップチップ・キャビティアップＢＧＡの製造工程の要部断面図である。従来技術と同一部材は同一符号で示す。
【００２２】
先ず図１（ａ）において、両面銅張りされた樹脂基板に無電解銅メッキ及び電解銅メッキにより銅メッキ層を形成し、更にメッキレジストをラミネートし、露光現像してパターンマスクを形成した後、エッチング液を用いてパターンエッチングを行うことにより上面側にはＩＣ接続用電極３、下面側にパッド電極である外部接続用電極４を形成する。次にソルダーレジスト処理を行い、所定の部分にレジスト膜を形成することにより、前記樹脂基板の下面側には外部接続用電極４を露呈するように、マトリックス状に多数の同一形状の半田付け可能な表面であるレジスト膜の開口部を形成し、回路基板１が完成されることは、前述の従来技術と同様である。
【００２３】
図１（ｂ）及び（ｃ）において、前記回路基板１の下面側のパッド電極である外部接続用電極４に例えば、６／４半田の半田ボール９にフラックス１２を塗布して仮固定する。
【００２４】
図１（ｄ）において、ＩＣチップ５側に予め、前記半田ボール電極を構成する半田ボール９と半田組成が同質の６／４半田の半田バンプ７を形成する。該半田バンプ７にフラックス１２を塗布した後、図１（ｅ）で前記回路基板１の上面側に形成したＩＣ接続用電極３に仮固定する。
【００２５】
図１（ｆ）において、上記したように、半田バンプ７及び半田ボール９の半田組成が同質の６／４半田のため、加熱炉中で２１０〜２３０°Ｃに加熱することにより、フラックス１２が半田と溶融して、一回のリフロー工程で前記回路基板１のＩＣ接続用電極３にＩＣチップ５を接続すると同時に、外部接続用電極４にマザーボード基板接続用の半田ボール電極１０を形成することが可能である。
【００２６】
図１（ｇ）において、フリップチップボンディングされたＩＣチップ５を保護するためにその側面を覆うように、熱硬化性の封止樹脂８でサイドモールドする。前記ＩＣチップ５の非電極形成面の少なくとも一部は露出されているので、熱放散性は良好である。以上によりフリップチップ・キャビティアップＢＧＡ１３が完成する。
【００２７】
図２は本発明の第２実施例でフリップチップ・キャビティダウンＢＧＡの製造工程の要部断面図である。前述の第１実施例と異なるところは、回路基板は、一方の面に前記ＩＣ接続用電極及び外部接続用電極を形成した、所謂片面回路基板である。製造方法の概略を説明する。
【００２８】
図２（ａ）は一方の面にＩＣ接続用電極３とパッド電極である外部接続用電極４を形成した回路基板１ａである。図２（ｂ）で前述と同様に、半田ボール電極を形成する半田組成が例えば、６／４半田よりなる半田ボール９にフラックス１２を塗布した後、前記回路基板１ａ上の外部接続用電極４に図２（ｃ）のように仮固定する。
【００２９】
図２（ｄ）で前述と同様に、ＩＣチップ５側に予め、前記半田ボール９と半田組成が同質の６／４半田の半田バンプ７を形成し、該半田バンプ７にフラックス１２を塗布した後、図２（ｅ）で前記回路基板１ａの前記半田ボール９と同じ側即ち、下面側に形成した前記ＩＣ接続用電極３に仮固定する。
【００３０】
図２（ｆ）で、半田バンプ７及び半田ボール９の半田組成が同質の６／４半田のため、加熱炉中で２１０〜２３０°Ｃに加熱することにより、一回のリフロー工程で前記回路基板１ａの一方の面のＩＣ接続用電極３にＩＣチップ５を接続すると同時に、外部接続用電極４にマザーボード基板接続用の半田ボール電極１０を形成することが可能である。
【００３１】
図２（ｇ）で、前記ＩＣチップ５を保護するためにその側面を覆うように、熱硬化性の封止樹脂８でサイドモールドする工程は前述と同様である。前記ＩＣチップ５の実装部上面高さが前記半田ボール電極１０の頂点高さ以下にすることが、図示しないマザーボード基板との接続を可能にするのに必要である。以上によりフリップチップ・キャビティダウンＢＧＡ１４が完成する。
【００３２】
上述したキャビティダウンＢＧＡ１４は、第１実施例で説明したキャビティアップＢＧＡ１３に比較して、片面回路基板のためコストが安価で、且つ薄型化することができる。
【００３３】
図３は本発明の第３実施例でフリップチップ・キャビティアップＢＧＡの製造工程の要部断面図である。前述の第１及び第２実施例と異なるところは、前記ＩＣチップに予め半田バンプを形成しておくのでなく、両面回路基板の一方の面に形成したＩＣ接続用電極とＩＣチップのパッド電極の間に半田ボールを仮固定し、他方の面に形成した外部接続用電極に半田ボール電極を構成する半田ボールを仮固定し、両者を同時にリフローするものである。以下製造工程の概要を説明する。
【００３４】
図３（ａ）、（ｂ）及び（ｃ）の両面回路基板１の下面側のパッド電極である外部接続用電極４に、半田組成が例えば、６／４半田の半田ボール９にフラックス１２を塗布して仮固定する工程は前述の第１実施例と同様である。
【００３５】
図３（ｄ）、（ｅ）及び（ｆ）で、前記回路基板１のＩＣ接続用電極３にフラックス１２を塗布し、半田バンプを構成する前記半田ボール９と半田組成が同質の６／４半田の半田ボール６をボール付けし、ＩＣチップ５のパッド電極３ａにフラックス１２を塗布する。図３（ｆ）においてＩＣチップ５のパッド電極３ａはあらかじめ通常のアルミニウムパッド上に無電解ニッケルメッキ及び無電解金メッキ等の方法により（開示せず）半田と接続可能なパッド電極３ａに加工されている。図３（ｇ）において、前記ＩＣチップ５をＩＣ接続用電極３上の前記半田ボール６に仮固定する。
【００３６】
図３（ｈ）、及び（ｉ）のリフロー及びサイドモールド工程は、前述の第１実施例と同様である。即ち一回のリフロー工程でＩＣ接続用電極３に対するＩＣチップ５の接続と、外部接続用電極４に対する半田ボール電極１０を形成したフリップチップ・キャビティアップＢＧＡ１３ａが完成する。
【００３７】
図４は本発明の第４実施例でフリップチップ・キャビティダウンＢＧＡの製造工程の要部断面図である。図４（ａ）、（ｂ）、及び（ｃ）の片面の回路基板１ａにマザーボード基板との接続用の半田ボール電極を構成する半田ボール９の仮固定は前述の第２実施例と同様である。
【００３８】
図４（ｄ）〜（ｉ）までの、片面の回路基板１ａの一方の面のＩＣ接続用電極３にフラックス１２を塗布工程、半田ボール６のボール付け工程、ＩＣチップ５のパッド電極３ａにフラックス１２の塗布工程、前記ＩＣチップ５のパッド電極３ａと前記回路基板１ａのＩＣ接続用電極３の間に、前記半田ボール６を仮固定する工程、リフロー及びサイドモールド工程は、前述の第３実施例と同様である。即ち一回のリフロー工程でＩＣ接続用電極３に対するＩＣチップ５の接続と、外部接続用電極４に対する半田ボール電極１０を形成したフリップチップ・キャビティダウンＢＧＡ１４ａが完成する。
【００３９】
図５は本実施例の応用例で、半導体装置の高集積化、高速化に伴い複数例えば、２個のＩＣチップ５を実装したマルチチップモジュールのフリップチップ・キャピティアップＢＧＡ１５の要部断面図である。前述した第１及び第３実施例と同様な製造方法であるので説明は省略する。
【００４０】
上述の如く、本各実施例の特徴とするところは、前述したように、ＩＣ接続用電極と外部接続用電極を両面回路基板、又は片面回路基板に形成し、ＩＣチップに予め半田ボールで半田バンプを形成するか、又はＩＣチップのパッド電極と前記ＩＣ接続用電極の間に前記半田ボールを仮固定すると共に、前記外部接続用電極にマザーボード基板接続用の半田ボール電極を構成する前記ＩＣチップ側の半田ボールと半田組成が同質の半田ボールを仮固定し、両者を一回のリフローで、ＩＣチップの接続と半田ボール電極の形成を同時行い、封止樹脂にてサイドモールドしてＢＧＡを製造するものである。
【００４１】
尚、上記実施例において、ＩＣチップ及び半田ボールを回路基板へ仮固定する構造はフラックスを用いた実施例を示したが、本発明はこれに限定されるものではなく、フラックスの代わりに半田ペーストを用いても良い。
ここでフラックスを用いた場合と、半田ペーストを用いた場合の違いについて簡単に説明する。
【００４２】
図７は回路基板に対する半田ボールの接続構造を示し、（ａ）、（ｂ）はフラックスを用いた場合を示し、（ｃ）、（ｄ）、（ｅ）は半田ペーストを用いた場合を示す。
まず図７（ａ）において、回路基板１上のパターン３にフラックス１２を介して半田ボール９が搭載される。この状態でリフローすると図７（ｂ）に示す如く、半田ボール９の一部が熔融してパターン３に固着する。この構成は前述の各実施例で示した構成と同じ構成である。
【００４３】
次に半田ペーストを用いた場合を示す。図７（ｃ）、（ｄ）は半田ペーストの融点が半田ボールよりも低い場合を示している。図７（ｃ）において、回路基板１上のパターン３に半田ペースト１６を介して半田ボール９を搭載する。この状態で半田ペースト１６の融点よりも高く、半田ボール９の融点より低い温度でリフローすると、図７（ｄ）に示す如く半田ボール９は溶けず、半田ペースト１６のみが熔融して半田ボール９をパターンに固着することができる。
この場合、半田ボール９は熔融しないので、ボール電極の高さはフラックスを用いた場合よりも高く設定できる効果がある。
【００４４】
次に半田ペーストと半田ボールの融点がほぼ同じ場合は、リフローすると図７（ｅ）に示す如く半田ペーストと半田ボール９の両方が熔融してパターン３に固着する。この場合のボール電極高さは、半田ペーストによる半田が供給された分だけ、フラックスを用いた場合の高さよりも若干高くなる。
上記３つの構成のうちどの構成を用いるかは、種々の条件に基づき自由に選択できるものである。
【００４５】
【発明の効果】
以上説明したように、本発明によれば、ＩＣチップと回路基板との接続、及び回路基板にマザーボード基板接続用の半田ボール電極形成のために、ＩＣチップ側に半田バンプを形成するリフロー工程と、マザーボード基板接続用の半田ボール電極を形成するリフロー工程とを、１回のリフローで行うことができ、作業工程が減少する。また、使用する半田ボールも融点の低い１種類を使用すればよく、ＩＣチップに与える熱ショックが軽減され、ＩＣの電子回路動作が安定する。以上により信頼性の高いＢＧＡを薄型化しつつコストダウンして提供することが可能である。
【図面の簡単な説明】
【図１】本発明の第１実施例に係わるフリップチップ・キャビティアップＢＧＡの製造工程の要部断面図である。
【図２】本発明の第２実施例に係わるフリップチップ・キャビティダウンＢＧＡの製造工程の要部断面図である。
【図３】本発明の第３実施例に係わるフリップチップ・キャビティアップＢＧＡの製造工程の要部断面図である。
【図４】本発明の第４実施例に係わるフリップチップ・キャビティダウンＢＧＡの製造工程の要部断面図である。
【図５】本発明のＢＧＡを応用したマルチチップ・フリップチップＢＧＡの要部断面図である。
【図６】従来技術のフリップチップ・キャビティアップＢＧＡの製造工程の要部断面図である。
【図７】回路基板に対する半田ボールの接続構造を示す断面図である。
【符号の説明】
１、１ａ 回路基板
３ ＩＣ接続電極
３ａ パッド電極
４ 外部接続電極
５ ＩＣチップ
６、９ 半田ボール
７ バンプ電極
８ 封止樹脂
１０ 外部接続用電極
１２ フラックス
１３、１３ａ、１４、１４ａ、１５ ＢＧＡ
【産業上の利用分野】
本発明は半導体装置の製造方法に係わり、更に詳しくはフリップチップボンディングしたボールグリッドアレイ（以下ＢＧＡと略記する）の製造方法に関するものである。
【０００２】
【従来の技術】
近年、ＩＣチップの高密度実装に伴い、多数の電極を有する樹脂封止型半導体装置が開発されている。その代表的なものとしては、ＰＧＡ（ピングリッドアレイ）があるが、ＰＧＡはマザーボードに対して着脱可能であるという利点があるものの、ピンがあるので大型となり小型化が難しいという問題があった。
【０００３】
そこで、このＰＧＡに代わる小型化、高密度化したＢＧＡが開発された。更にそのＢＧＡにおいては、従来のワイヤーボンディングの信頼性及び生産性を改良した技術として、ＩＣチップを直接回路基板上に実装するフリップチップボンディングの技術が特開平６−３４９８９３号公報に開示されている。以下図面に基づいてその概要を説明する。
【０００４】
図６は従来のフリップチップボンディングＢＧＡの製造工程を示す断面図である。図６（ａ）において、回路基板１は略四角形でガラスエポキシ樹脂等よりなる上下両面に銅箔張りの樹脂基板で、該樹脂基板には複数のスルーホール２が切削ドリル等の手段により加工される。前記スルーホール２の壁面を含む基板面を洗浄した後、前記樹脂基板の全表面に無電解メッキ及び電解メッキにより銅メッキ層を形成し、前記スルーホール２内まで施される。
【０００５】
更に、メッキレジストをラミネートし、露光現像してパターンマスクを形成した後、エッチング液を用いてパターンエッチングを行うことにより、上面側にはＩＣ接続用電極３を、下面側にはマトリックス状に外部接続用電極４を形成する。次にソルダーレジスト処理を行い、所定の部分にレジスト膜を形成することにより、前記樹脂基板の下面側には外部接続用電極４を露呈するように、マトリックス状に多数の同一形状の半田付け可能な表面であるレジスト膜開口部を形成することにより回路基板１が完成される。
【０００６】
図６（ｂ）で、前記ＩＣチップ５のパッド電極上に半田バンプ７を形成した半田と前記回路基板１の上面側にあるＩＣ接続用電極３を使って、回路基板１に位置合わせした後、前記半田バンプ７をリフローしてＩＣチップ５を接続する。
【０００７】
図６（ｃ）で、ＩＣチップ５の上面側を露出した状態で、ＩＣチップ５と回路基板１との隙間を封止樹脂８を充填する。前記ＩＣチップ５は回路基板１に一体的に固定される。
【０００８】
図６（ｄ）は、前記回路基板１の下面側に形成された外部接続用電極４（図示せず）の位置に、半田の融点が、前記ＩＣチップ５側のフリップチップの半田ボール６の融点より低い半田組成の半田ボール９を配置する。前記半田組成は、例えば、フリップチップの半田バンプ７はＰｂ：９０％、Ｓｎ：１０％、融点２５０°Ｃの所謂９／１半田で、半田ボール電極１０を構成する半田ボール９は、Ｓｎ：６０％、Ｐｂ：４０％、融点１８０°Ｃの所謂６／４半田で、それぞれ融点の異なる半田が使用されている。
【０００９】
図６（ｅ）は、前記図６（ｄ）で得られたアセンブリを例えば、２１０〜２３０°Ｃ程度の低い温度で再度リフローすることにより、前記半田ボール９の半田は溶けて、図示しないマザーボード基板接続用の半田ボール電極１０を形成することができる。前記ＩＣチップ５側の半田バンプ７は前記半田ボール９の融点より高いので溶けることはない。以上によりフリップチップ・キャビティアップＢＧＡ１１が完成される。
【００１０】
【発明が解決しようとする課題】
しかしながら、前述した半導体装置の製造方法には次のような問題点がある。即ち、ワイヤーボンディングからフリップチップボンディングにすることにより、ＩＣの電気特性の向上と同時にＩＣチップ５の実装高さを低く出来、またＩＣチップ５の露出面が直接空気に触れるので熱の放散性は向上したが、しかし前記ＩＣチップ５と回路基板１との接続、及び回路基板１にマザーボード基板接続用の半田ボール電極１０の形成のために、２回のリフロー工程が必要となりコストアップになる。更に、使用する半田ボールの融点が異なり、しかもＩＣチップ側の半田ボールの融点が高く、ＩＣチップ５に２回の熱ショックを与えるのでＩＣチップ５の電子回路動作に悪影響を及ぼす等の問題があった。
【００１１】
本発明は上記従来の課題に鑑みなされたものであり、その目的は、半導体装置の信頼性及び生産性の優れた半導体装置の製造方法を提供するものである。
【００１２】
【課題を解決するための手段】
上記目的を達成するために、本発明における半導体装置の製造方法は、ＩＣ接続用電極と外部接続用電極とを形成した回路基板の前記ＩＣ接続用電極にＩＣチップを半田により接続すると共に、前記外部接続用電極に半田ボール電極を形成してなる半導体装置の製造方法において、前記ＩＣチップに予め半田バンプを形成しこの半田バンプを前記ＩＣ接続用電極に仮固定すると共に、前記半田ボール電極を前記外部接続用電極に仮固定した後、前記ＩＣチップの接続と前記半田ボール電極の形成とを、同時にリフローすることを特徴とするものである。
【００１３】
また、ＩＣ接続用電極と外部接続用電極とを形成した回路基板の前記ＩＣ接続用電極にＩＣチップを半田により接続すると共に、前記外部接続用電極に半田ボール電極を形成してなる半導体装置の製造方法において、前記ＩＣチップと前記回路基板のＩＣ接続用電極との間に前記半田を仮固定すると共に、前記回路基板の外部接続用電極に前記半田ボール電極を仮固定した後、前記ＩＣチップの接続と前記半田ボール電極の形成とを、同時にリフローすることを特徴とするものである。
【００１４】
また、前記回路基板は、一方の面にＩＣ接続用電極が形成され、他方の面には外部接続用電極が形成されていることを特徴とするものである。
【００１５】
また、前記回路基板は、一方の面にＩＣ接続用電極及び外部接続用電極が形成されていることを特徴とするものである。
【００１９】
【作用】
従って、本発明により得られる半導体装置の製造方法において、前述したように、ＩＣチップに半田バンプを形成し、該半田バンプにフラックスを塗布して回路基板のＩＣ接続用電極に仮固定する。一方回路基板の下面側又は上面側の外部接続用電極にフラックスを塗布した前記半田バンプと半田組成が同質の半田ボールを仮固定して、一回のリフローで同時にＩＣチップと回路基板の接続及びマザーボード基板接続用の半田ボール電極を形成する。
【００２０】
また、フラックスを塗布したＩＣチップのパッド電極と、フラックスを塗布した回路基板のＩＣ接続用電極の間に半田ボールを仮固定し、一方回路基板の下面側又は上面側の外部接続用電極にフラックスを塗布して前記ＩＣチップ接続用の半田ボールと半田組成が同質の半田ボールを仮固定し、一回のリフローで同時にＩＣチップと回路基板の接続及びマザーボード基板接続用の半田ボール電極を形成する。
【００２１】
【実施例】
以下図面に基づいて本発明における半導体装置の製造方法について説明する。図１は本発明の第１実施例で、フリップチップ・キャビティアップＢＧＡの製造工程の要部断面図である。従来技術と同一部材は同一符号で示す。
【００２２】
先ず図１（ａ）において、両面銅張りされた樹脂基板に無電解銅メッキ及び電解銅メッキにより銅メッキ層を形成し、更にメッキレジストをラミネートし、露光現像してパターンマスクを形成した後、エッチング液を用いてパターンエッチングを行うことにより上面側にはＩＣ接続用電極３、下面側にパッド電極である外部接続用電極４を形成する。次にソルダーレジスト処理を行い、所定の部分にレジスト膜を形成することにより、前記樹脂基板の下面側には外部接続用電極４を露呈するように、マトリックス状に多数の同一形状の半田付け可能な表面であるレジスト膜の開口部を形成し、回路基板１が完成されることは、前述の従来技術と同様である。
【００２３】
図１（ｂ）及び（ｃ）において、前記回路基板１の下面側のパッド電極である外部接続用電極４に例えば、６／４半田の半田ボール９にフラックス１２を塗布して仮固定する。
【００２４】
図１（ｄ）において、ＩＣチップ５側に予め、前記半田ボール電極を構成する半田ボール９と半田組成が同質の６／４半田の半田バンプ７を形成する。該半田バンプ７にフラックス１２を塗布した後、図１（ｅ）で前記回路基板１の上面側に形成したＩＣ接続用電極３に仮固定する。
【００２５】
図１（ｆ）において、上記したように、半田バンプ７及び半田ボール９の半田組成が同質の６／４半田のため、加熱炉中で２１０〜２３０°Ｃに加熱することにより、フラックス１２が半田と溶融して、一回のリフロー工程で前記回路基板１のＩＣ接続用電極３にＩＣチップ５を接続すると同時に、外部接続用電極４にマザーボード基板接続用の半田ボール電極１０を形成することが可能である。
【００２６】
図１（ｇ）において、フリップチップボンディングされたＩＣチップ５を保護するためにその側面を覆うように、熱硬化性の封止樹脂８でサイドモールドする。前記ＩＣチップ５の非電極形成面の少なくとも一部は露出されているので、熱放散性は良好である。以上によりフリップチップ・キャビティアップＢＧＡ１３が完成する。
【００２７】
図２は本発明の第２実施例でフリップチップ・キャビティダウンＢＧＡの製造工程の要部断面図である。前述の第１実施例と異なるところは、回路基板は、一方の面に前記ＩＣ接続用電極及び外部接続用電極を形成した、所謂片面回路基板である。製造方法の概略を説明する。
【００２８】
図２（ａ）は一方の面にＩＣ接続用電極３とパッド電極である外部接続用電極４を形成した回路基板１ａである。図２（ｂ）で前述と同様に、半田ボール電極を形成する半田組成が例えば、６／４半田よりなる半田ボール９にフラックス１２を塗布した後、前記回路基板１ａ上の外部接続用電極４に図２（ｃ）のように仮固定する。
【００２９】
図２（ｄ）で前述と同様に、ＩＣチップ５側に予め、前記半田ボール９と半田組成が同質の６／４半田の半田バンプ７を形成し、該半田バンプ７にフラックス１２を塗布した後、図２（ｅ）で前記回路基板１ａの前記半田ボール９と同じ側即ち、下面側に形成した前記ＩＣ接続用電極３に仮固定する。
【００３０】
図２（ｆ）で、半田バンプ７及び半田ボール９の半田組成が同質の６／４半田のため、加熱炉中で２１０〜２３０°Ｃに加熱することにより、一回のリフロー工程で前記回路基板１ａの一方の面のＩＣ接続用電極３にＩＣチップ５を接続すると同時に、外部接続用電極４にマザーボード基板接続用の半田ボール電極１０を形成することが可能である。
【００３１】
図２（ｇ）で、前記ＩＣチップ５を保護するためにその側面を覆うように、熱硬化性の封止樹脂８でサイドモールドする工程は前述と同様である。前記ＩＣチップ５の実装部上面高さが前記半田ボール電極１０の頂点高さ以下にすることが、図示しないマザーボード基板との接続を可能にするのに必要である。以上によりフリップチップ・キャビティダウンＢＧＡ１４が完成する。
【００３２】
上述したキャビティダウンＢＧＡ１４は、第１実施例で説明したキャビティアップＢＧＡ１３に比較して、片面回路基板のためコストが安価で、且つ薄型化することができる。
【００３３】
図３は本発明の第３実施例でフリップチップ・キャビティアップＢＧＡの製造工程の要部断面図である。前述の第１及び第２実施例と異なるところは、前記ＩＣチップに予め半田バンプを形成しておくのでなく、両面回路基板の一方の面に形成したＩＣ接続用電極とＩＣチップのパッド電極の間に半田ボールを仮固定し、他方の面に形成した外部接続用電極に半田ボール電極を構成する半田ボールを仮固定し、両者を同時にリフローするものである。以下製造工程の概要を説明する。
【００３４】
図３（ａ）、（ｂ）及び（ｃ）の両面回路基板１の下面側のパッド電極である外部接続用電極４に、半田組成が例えば、６／４半田の半田ボール９にフラックス１２を塗布して仮固定する工程は前述の第１実施例と同様である。
【００３５】
図３（ｄ）、（ｅ）及び（ｆ）で、前記回路基板１のＩＣ接続用電極３にフラックス１２を塗布し、半田バンプを構成する前記半田ボール９と半田組成が同質の６／４半田の半田ボール６をボール付けし、ＩＣチップ５のパッド電極３ａにフラックス１２を塗布する。図３（ｆ）においてＩＣチップ５のパッド電極３ａはあらかじめ通常のアルミニウムパッド上に無電解ニッケルメッキ及び無電解金メッキ等の方法により（開示せず）半田と接続可能なパッド電極３ａに加工されている。図３（ｇ）において、前記ＩＣチップ５をＩＣ接続用電極３上の前記半田ボール６に仮固定する。
【００３６】
図３（ｈ）、及び（ｉ）のリフロー及びサイドモールド工程は、前述の第１実施例と同様である。即ち一回のリフロー工程でＩＣ接続用電極３に対するＩＣチップ５の接続と、外部接続用電極４に対する半田ボール電極１０を形成したフリップチップ・キャビティアップＢＧＡ１３ａが完成する。
【００３７】
図４は本発明の第４実施例でフリップチップ・キャビティダウンＢＧＡの製造工程の要部断面図である。図４（ａ）、（ｂ）、及び（ｃ）の片面の回路基板１ａにマザーボード基板との接続用の半田ボール電極を構成する半田ボール９の仮固定は前述の第２実施例と同様である。
【００３８】
図４（ｄ）〜（ｉ）までの、片面の回路基板１ａの一方の面のＩＣ接続用電極３にフラックス１２を塗布工程、半田ボール６のボール付け工程、ＩＣチップ５のパッド電極３ａにフラックス１２の塗布工程、前記ＩＣチップ５のパッド電極３ａと前記回路基板１ａのＩＣ接続用電極３の間に、前記半田ボール６を仮固定する工程、リフロー及びサイドモールド工程は、前述の第３実施例と同様である。即ち一回のリフロー工程でＩＣ接続用電極３に対するＩＣチップ５の接続と、外部接続用電極４に対する半田ボール電極１０を形成したフリップチップ・キャビティダウンＢＧＡ１４ａが完成する。
【００３９】
図５は本実施例の応用例で、半導体装置の高集積化、高速化に伴い複数例えば、２個のＩＣチップ５を実装したマルチチップモジュールのフリップチップ・キャピティアップＢＧＡ１５の要部断面図である。前述した第１及び第３実施例と同様な製造方法であるので説明は省略する。
【００４０】
上述の如く、本各実施例の特徴とするところは、前述したように、ＩＣ接続用電極と外部接続用電極を両面回路基板、又は片面回路基板に形成し、ＩＣチップに予め半田ボールで半田バンプを形成するか、又はＩＣチップのパッド電極と前記ＩＣ接続用電極の間に前記半田ボールを仮固定すると共に、前記外部接続用電極にマザーボード基板接続用の半田ボール電極を構成する前記ＩＣチップ側の半田ボールと半田組成が同質の半田ボールを仮固定し、両者を一回のリフローで、ＩＣチップの接続と半田ボール電極の形成を同時行い、封止樹脂にてサイドモールドしてＢＧＡを製造するものである。
【００４１】
尚、上記実施例において、ＩＣチップ及び半田ボールを回路基板へ仮固定する構造はフラックスを用いた実施例を示したが、本発明はこれに限定されるものではなく、フラックスの代わりに半田ペーストを用いても良い。
ここでフラックスを用いた場合と、半田ペーストを用いた場合の違いについて簡単に説明する。
【００４２】
図７は回路基板に対する半田ボールの接続構造を示し、（ａ）、（ｂ）はフラックスを用いた場合を示し、（ｃ）、（ｄ）、（ｅ）は半田ペーストを用いた場合を示す。
まず図７（ａ）において、回路基板１上のパターン３にフラックス１２を介して半田ボール９が搭載される。この状態でリフローすると図７（ｂ）に示す如く、半田ボール９の一部が熔融してパターン３に固着する。この構成は前述の各実施例で示した構成と同じ構成である。
【００４３】
次に半田ペーストを用いた場合を示す。図７（ｃ）、（ｄ）は半田ペーストの融点が半田ボールよりも低い場合を示している。図７（ｃ）において、回路基板１上のパターン３に半田ペースト１６を介して半田ボール９を搭載する。この状態で半田ペースト１６の融点よりも高く、半田ボール９の融点より低い温度でリフローすると、図７（ｄ）に示す如く半田ボール９は溶けず、半田ペースト１６のみが熔融して半田ボール９をパターンに固着することができる。
この場合、半田ボール９は熔融しないので、ボール電極の高さはフラックスを用いた場合よりも高く設定できる効果がある。
【００４４】
次に半田ペーストと半田ボールの融点がほぼ同じ場合は、リフローすると図７（ｅ）に示す如く半田ペーストと半田ボール９の両方が熔融してパターン３に固着する。この場合のボール電極高さは、半田ペーストによる半田が供給された分だけ、フラックスを用いた場合の高さよりも若干高くなる。
上記３つの構成のうちどの構成を用いるかは、種々の条件に基づき自由に選択できるものである。
【００４５】
【発明の効果】
以上説明したように、本発明によれば、ＩＣチップと回路基板との接続、及び回路基板にマザーボード基板接続用の半田ボール電極形成のために、ＩＣチップ側に半田バンプを形成するリフロー工程と、マザーボード基板接続用の半田ボール電極を形成するリフロー工程とを、１回のリフローで行うことができ、作業工程が減少する。また、使用する半田ボールも融点の低い１種類を使用すればよく、ＩＣチップに与える熱ショックが軽減され、ＩＣの電子回路動作が安定する。以上により信頼性の高いＢＧＡを薄型化しつつコストダウンして提供することが可能である。
【図面の簡単な説明】
【図１】本発明の第１実施例に係わるフリップチップ・キャビティアップＢＧＡの製造工程の要部断面図である。
【図２】本発明の第２実施例に係わるフリップチップ・キャビティダウンＢＧＡの製造工程の要部断面図である。
【図３】本発明の第３実施例に係わるフリップチップ・キャビティアップＢＧＡの製造工程の要部断面図である。
【図４】本発明の第４実施例に係わるフリップチップ・キャビティダウンＢＧＡの製造工程の要部断面図である。
【図５】本発明のＢＧＡを応用したマルチチップ・フリップチップＢＧＡの要部断面図である。
【図６】従来技術のフリップチップ・キャビティアップＢＧＡの製造工程の要部断面図である。
【図７】回路基板に対する半田ボールの接続構造を示す断面図である。
【符号の説明】
１、１ａ 回路基板
３ ＩＣ接続電極
３ａ パッド電極
４ 外部接続電極
５ ＩＣチップ
６、９ 半田ボール
７ バンプ電極
８ 封止樹脂
１０ 外部接続用電極
１２ フラックス
１３、１３ａ、１４、１４ａ、１５ ＢＧＡ
Claims (4)
- ＩＣ接続用電極と外部接続用電極とを形成した回路基板の前記ＩＣ接続用電極にＩＣチップを半田により接続すると共に、前記外部接続用電極に半田ボール電極を形成してなる半導体装置の製造方法において、
前記ＩＣチップに予め半田バンプを形成しこの半田バンプを前記ＩＣ接続用電極に仮固定すると共に、前記半田ボール電極を前記外部接続用電極に仮固定した後、前記ＩＣチップの接続と前記半田ボール電極の形成とを、同時にリフローすることを特徴とする半導体装置の製造方法。 - ＩＣ接続用電極と外部接続用電極とを形成した回路基板の前記ＩＣ接続用電極にＩＣチップを半田により接続すると共に、前記外部接続用電極に半田ボール電極を形成してなる半導体装置の製造方法において、
前記ＩＣチップと前記回路基板のＩＣ接続用電極との間に前記半田を仮固定すると共に、前記回路基板の外部接続用電極に前記半田ボール電極を仮固定した後、前記ＩＣチップの接続と前記半田ボール電極の形成とを、同時にリフローすることを特徴とする半導体装置の製造方法。 - 前記回路基板は、一方の面にＩＣ接続用電極が形成され、他方の面には外部接続用電極が形成されていることを特徴とする請求項１又は２に記載の半導体装置の製造方法。
- 前記回路基板は、一方の面にＩＣ接続用電極及び外部接続用電極が形成されていることを特徴とする請求項１又は２に記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23081895A JP3563170B2 (ja) | 1995-09-08 | 1995-09-08 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23081895A JP3563170B2 (ja) | 1995-09-08 | 1995-09-08 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0982756A JPH0982756A (ja) | 1997-03-28 |
| JP3563170B2 true JP3563170B2 (ja) | 2004-09-08 |
Family
ID=16913765
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23081895A Expired - Fee Related JP3563170B2 (ja) | 1995-09-08 | 1995-09-08 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3563170B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6117759A (en) * | 1997-01-03 | 2000-09-12 | Motorola Inc. | Method for multiplexed joining of solder bumps to various substrates during assembly of an integrated circuit package |
| JP2003060117A (ja) * | 2001-08-10 | 2003-02-28 | Texas Instr Japan Ltd | 半導体装置の製造方法 |
| JP5195715B2 (ja) * | 2009-03-11 | 2013-05-15 | 株式会社デンソー | 半導体装置の部品実装方法、及び半導体装置の実装部品 |
-
1995
- 1995-09-08 JP JP23081895A patent/JP3563170B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0982756A (ja) | 1997-03-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2595909B2 (ja) | 半導体装置 | |
| EP0624053B1 (en) | Mounting device and method of connecting miniaturized electronic components by bump connections | |
| US20070285884A1 (en) | Interposer with flexible solder pad elements | |
| JP2001332644A (ja) | 半導体装置及びインターポーザー、並びにこれらの製造方法 | |
| JP2001015628A (ja) | 半導体装置及び半導体装置用基板 | |
| JP2907188B2 (ja) | 半導体装置、半導体装置の実装方法、および半導体装置の製造方法 | |
| JPH10247700A (ja) | 電子部品及びその実装方法並びにマスク | |
| JPH10256417A (ja) | 半導体パッケージの製造方法 | |
| JPH09153519A (ja) | 半導体の実装構造 | |
| JP3563170B2 (ja) | 半導体装置の製造方法 | |
| JP2000124259A (ja) | Ｉｃチップ、半導体装置、及び、半導体装置の製造方法 | |
| JP2000040713A (ja) | 半導体パッケージの製造方法 | |
| JPH11345900A (ja) | 半導体装置 | |
| JP3575324B2 (ja) | 半導体装置、半導体装置の製造方法及び半導体装置の実装方法 | |
| JP3813767B2 (ja) | 樹脂製配線基板及びその製造方法 | |
| JP4172238B2 (ja) | 電子部品の実装構造 | |
| JP3434228B2 (ja) | エリアアレイ電極型デバイスおよびそれを実装する配線基板構造 | |
| JP4159631B2 (ja) | 半導体パッケージの製造方法 | |
| JP2000277898A (ja) | ボールグリッドアレイパッケージ実装用基板 | |
| JPH10321750A (ja) | 半導体装置および半導体チップを搭載する配線基板の製造方法 | |
| JP2001168224A (ja) | 半導体装置、電子回路装置および製造方法 | |
| JP3938017B2 (ja) | 電子装置 | |
| JP2000151086A (ja) | プリント回路ユニット及びその製造方法 | |
| JP3600138B2 (ja) | 半導体装置 | |
| JPH0758244A (ja) | 半導体パッケージ及び半導体パッケージの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040518 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040602 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090611 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110611 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130611 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150611 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |