JP2000124259A - Ｉｃチップ、半導体装置、及び、半導体装置の製造方法 - Google Patents

Ｉｃチップ、半導体装置、及び、半導体装置の製造方法

Info

Publication number
JP2000124259A
JP2000124259A JP10289459A JP28945998A JP2000124259A JP 2000124259 A JP2000124259 A JP 2000124259A JP 10289459 A JP10289459 A JP 10289459A JP 28945998 A JP28945998 A JP 28945998A JP 2000124259 A JP2000124259 A JP 2000124259A
Authority
JP
Japan
Prior art keywords
chip
semiconductor device
solder
lands
printed circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10289459A
Other languages
English (en)
Inventor
Kiyoshi Hasegawa
潔 長谷川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP10289459A priority Critical patent/JP2000124259A/ja
Publication of JP2000124259A publication Critical patent/JP2000124259A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/1401—Structure
    • H01L2224/1403—Bump connectors having different sizes, e.g. different diameters, heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】 補強ランドを有していなくても電気的接続の
信頼性が高いＩＣチップ、半導体装置、及び、半導体装
置の製造方法を提供する。 【解決手段】 半導体装置は、ＩＣチップ２０と、ＩＣ
チップ２０を実装するプリント回路基板３０とを備えて
いる。ＩＣチップ２０は、複数の同心状の円周上に、電
極に対応した半田ランド２２を互いに離隔して有し、更
に、各半田ランド上にバンプ２４を有する。プリント回
路基板３０は、ＩＣチップ２０の半田ランド２２に対応
する位置に半田ランド２８を有する。これにより、プリ
ント回路基板３０及びＩＣチップ２０の熱膨張係数が異
なっても、プリント回路基板３０及びＩＣチップ２０を
相互に接合している接合部（半田）に加わる応力は、全
ての接合部に分散し、接合部が破断し難い。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、ＩＣチップ、半導
体装置、及び、半導体装置の製造方法に関し、更に詳し
くは、補強ランドを有していなくても電気的接続の信頼
性が高いＩＣチップ、半導体装置、及び、半導体装置の
製造方法に関するものである。
【０００２】
【従来の技術】ＩＣ（Integrated Circuit）チップを直
接にプリント回路基板に実装する際、バンプと呼ばれる
半球状の電極を形成し、フェイスダウン方式、例えばフ
リップチップ方式で実装している。本明細書でＩＣチッ
プとは、単なる集積回路ではなく、実装し得る状態の半
導体装置をいう。以下、図面を用いて従来例を説明す
る。図７は、ベアチップをＩＣチップとしてプリント回
路基板上に実装してなる半導体装置の側面断面図であ
り、図８は、実装する前のＩＣチップの背面図である。
従来の半導体装置１は、ＩＣチップ１Ａとプリント回路
基板６とを備えている。ＩＣチップ１Ａは、電極に対応
した半田ランド４及びその上のバンプ（半田バンプ）２
と、ＩＣチップ１Ａ−プリント回路基板６の間の接合補
強のために形成された補強ランド５及びその上の補強バ
ンプ３とを備えている。補強ランド５及び補強バンプ３
は、ＩＣチップ１Ａの背面の四隅に形成されている。バ
ンプ２は、補強バンプ３以外の領域にグリッド状に形成
されている。また、プリント回路基板６は、半田ランド
４及び補強ランド５に対応する位置に、それぞれ、半田
ランド７Ａ及び補強ランド７Ｂを有する。
【０００３】以下、ＩＣチップ１Ａ及びプリント回路基
板６に補強バンプ及び補強ランドが形成されている理由
を説明する。ＩＣチップ１Ａとプリント回路基板６と
は、熱膨張係数が異なるため、使用時等に生じる熱によ
ってこれらが膨張すると、バンプ２を溶融、固化してな
る接合部２Ａに応力が加わる。最も大きな応力が加わる
接合部は、ＩＣチップ１Ａの中心から最も距離の遠い接
合部である。この応力により接合部が破断することを防
止し、実装後の電気的接続の長期的信頼性を得るため
に、充分に大きい寸法を有する補強バンプ３を四隅に設
けている。尚、応力が、補強バンプ３を溶融、固化して
なる補強部３Ａにのみ集中することを防止するために、
ＩＣチップ１Ａとプリント回路基板６との間に封止用の
樹脂８を流入、固化させることもある。
【０００４】また、図９は、従来のＣＳＰ（チップサイ
ズパッケージ又はチップスケールパッケージ）をプリン
ト回路基板上に実装してなる半導体装置の側面断面図で
あり、図１０は、従来のＣＳＰの背面図である。ＣＳＰ
９は、小型化を目的としてＩＣチップとほぼ同等の平面
寸法で形成されているが、ＩＣチップ１Ａと同様、電気
的接続の信頼性を向上させるために、半田ランド１２及
びその上に形成されたバンプ１０の他に、補強ランド１
３及びその上に形成された補強バンプ１１を背面の四隅
に有する。また、ＣＳＰ９を実装するプリント回路基板
１４には、半田ランド１２及び補強ランドに対応する位
置に、それぞれ、半田ランド１６及び補強ランド１８を
有する。
【０００５】
【発明が解決しようとする課題】ところで、近年、電極
パッド数の増加、ＩＣチップの寸法の縮小に伴い、再配
列された半田ランドやバンプのピッチも益々縮小せざる
を得ない。このため、以下の問題が生じていた。第１
に、種々の制約により、寸法の大きな補強バンプを四隅
に配置することが困難である。第２に、バンプのピッチ
を縮小するとバンプの寸法も小さくなり、これに伴い、
補強バンプの寸法もバンプに合わせて小さくする必要が
ある。その結果、補強バンプが高い応力に耐えられず、
補強バンプとしての機能を充分に有していないことが多
い。第３に、ＣＳＰであっても、前述のように背面の四
隅に補強ランド及び補強バンプを設ける必要があり、こ
のため、ＣＳＰの小型化が妨げられている。
【０００６】以上のような事情に照らして、本発明の目
的は、補強ランドを有していなくても電気的接続の信頼
性が高いＩＣチップ、半導体装置、及び、半導体装置の
製造方法を提供することである。
【０００７】
【課題を解決するための手段】本発明者は、鋭意検討の
結果、半田ランドやバンプの配置を工夫することによ
り、上記目的を達成できることを見い出し、本発明を完
成するに至った。
【０００８】上記目的を達成するために、本発明に係る
ＩＣチップは、電極に対応した半田ランドを円周上に互
いに離隔して有することを特徴としている。好適には、
複数の同心状の円周上に半田ランドを有する。また、本
発明に係る半導体装置は、本発明に係るＩＣチップと、
該ＩＣチップの半田ランドに対応する位置に半田ランド
を有するプリント回路基板とを備え、ＩＣチップがプリ
ント回路基板上に実装されていることを特徴としてい
る。これにより、補強ランドを有していなくても電気的
接続の信頼性の高い半導体装置が実現する。
【０００９】好適には、ＩＣチップ及びプリント回路基
板のそれぞれの半田ランドのうち最外円周上の半田ラン
ドの数が、何れも５以上である。本発明に係る半導体装
置では、ＩＣチップが、チップサイズパッケージ、ボー
ルグリッドアレイパッケージ、及び、マルチチップモジ
ュールパッケージの何れかであってもよい。
【００１０】本発明方法に係る半導体装置の製造方法
は、本発明に係る半導体装置を製造する方法であって、
プリント回路基板の半田ランド上にクリームはんだを被
着させ、リフロー法によりＩＣチップを実装することを
特徴としている。本発明方法では、特にバンプを形成す
る必要はないが、ＩＣチップの半田ランド上にバンプを
形成し、リフロー法によりプリント回路基板上にＩＣチ
ップを実装することにより、ＩＣチップとプリント回路
基板との電気的接続の信頼性を更に高くなる。
【００１１】
【発明の実施の形態】以下に、実施形態例を挙げ、添付
図面を参照して、本発明の実施の形態を具体的かつより
詳細に説明する。実施形態例１ 本実施形態例は、本発明に係るＩＣチップを用いて本発
明に係る半導体装置を本発明方法により製造する例であ
る。図１は、本実施形態例のＩＣチップの背面図であ
る。本実施形態例のＩＣチップ２０は、ベアチップであ
り、互いに異なる半径を有する複数の同心状の円周２１
Ａ〜Ｃの上に、電極に対応した半田ランド２２を互いに
離隔して有し、更に、各半田ランド上にバンプ（半田バ
ンプ）２４を有する。同心状の各円周の中心は、ＩＣチ
ップ２０の中心に一致している。
【００１２】図２は、ＩＣチップ２０を用いて製造され
た半導体装置の側面断面図である。図２に示した半導体
装置２６は、ＩＣチップ２０と、ＩＣチップ２０の半田
ランド２２に対応する位置に半田ランド２８を有するプ
リント回路基板３０とを備えている。半導体装置２６を
製造するには、プリント回路基板３０の半田ランド２８
の上にクリームはんだを被着させ、また、ＩＣチップ２
０の半田ランド２２の上にバンプ２４を形成する。そし
て、リフロー法により、クリーム半田及びバンプ２４を
溶融、固化してなる接合部３２を形成して、プリント回
路基板３０にＩＣチップ２０を実装する。その後、必要
に応じ、ＩＣチップ２０とプリント回路基板３０との間
に封止用の樹脂８を流入、固化させる。
【００１３】本実施形態例では、半導体装置２６は同心
状の円周上に接合部３２を有している。従って、半導体
装置２６が熱膨張したとき、プリント回路基板３０及び
ＩＣチップ３０の熱膨張係数が異なるため接合部３２に
応力が加わっても、この応力は全ての接合部に分散され
る。よって、補強ランドを有していなくても電気的接続
の信頼性が高い。尚、円周２１Ａ〜Ｃの数は、バンプ数
に応じて増減させてもよく、また、各円周の中心は、Ｉ
Ｃチップ２０の中心に必ずしも一致していなくてもよ
い。また、バンプを形成しないＩＣチップ、すなわちラ
ンド・グリッド・アレイ（ＬＧＡ）のＩＣチップを用い
て半導体装置を製造しても、半導体装置２６と同様の効
果を奏することができる。
【００１４】実施形態例１の改変例１ 図３は、本改変例のＩＣチップの背面図である。本改変
例のＩＣチップ３４では、バンプの形成されている同心
状の円周３６、３８が、一部、ＩＣチップ３４の外方に
位置しており、ＩＣチップの背面の四隅の領域にバンプ
４０が形成されている（図３参照）。尚、本改変例で
は、最外円周上のバンプに加えられる応力を各バンプに
均一に分散するために、各円周の中心をＩＣチップの中
心に一致させている。本改変例により、背面の四隅の領
域にまでバンプを形成したＩＣチップが実現される。
【００１５】実施形態例１の改変例２ 図４は、本改変例のＩＣチップの背面図である。本改変
例のＩＣチップ４２は、改変例１に比べ、バンプのうち
ＩＣチップ４２の背面中央の領域に形成されたバンプ４
３は、従来と同様、グリッド状に形成されている。尚、
ＩＣチップ背面の任意の位置にバンプを形成するには、
任意の位置にバンプをグリッド状に形成している特開平
９−３０６９１８に記載された公知の方法を用いればよ
い。本改変例により、改変例１と同様、背面の四隅の領
域にまでバンプを形成したＩＣチップが実現される。
【００１６】実施形態例２ 本実施形態例では、ＣＳＰを例に挙げて説明する。図５
は、本実施形態例のＣＳＰの構成を示す斜視図である。
本実施形態例のＣＳＰ８０は、円盤状のインターポーザ
８１と、インターポーザ８１の表面側にダイボンドされ
たＩＣチップ８３と、インターポーザ８１の裏面に形成
されたバンプ８２と、ＩＣチップ８３及びインターポー
ザ８１に電気的に接続されたボンディングワイヤ８５
と、ＩＣチップを封止する樹脂８４とを備えている。
【００１７】図６は、ＣＳＰ８０の背面図である。ＣＳ
Ｐ８０は、複数の同心状の円周上に、電極に対応した半
田ランド（図示せず）を互いに離隔して有し、更に、各
半田ランド上にバンプ８２を有する。同心状の各円周の
中心は、ＩＣチップ２０の中心、すなわちインターポー
ザ８１の中心に一致している。インターポーザ８１の材
質は、例えばポリイミド、ガラスエポキシ、セラミック
などである。
【００１８】本実施形態例のＣＳＰは、補強ランドを有
していなくても電気的接続の信頼性が高く、従って、Ｃ
ＳＰを小型化することができる。
【００１９】
【発明の効果】本発明に係るＩＣチップによれば、電極
に対応した半田ランドを円周上に互いに離隔して有す
る。これにより、ＩＣチップは、従来のように補強バン
プや補強ランドを有する必要がなく、補強バンプや補強
ランドが形成されていた領域に半田ランドやバンプを形
成することが可能になる。また、本発明に係る半導体装
置によれば、本発明に係るＩＣチップと、該ＩＣチップ
の半田ランドに対応する位置に半田ランドを有するプリ
ント回路基板とを備え、ＩＣチップがプリント回路基板
上に実装されている。これにより、プリント回路基板及
びＩＣチップが熱膨張しても、ＩＣチップ及びプリント
回路基板を接合している接合部に加わる応力は、全ての
接合部に分散される。よって、補強部のみで応力緩和す
る従来の半導体装置に比べ、電気的接続の信頼性が遙か
に高い。
【図面の簡単な説明】
【図１】実施形態例１のＩＣチップの背面図である。
【図２】実施形態例１の半導体装置の側面断面図であ
る。
【図３】実施形態例１の改変例１のＩＣチップの背面図
である。
【図４】実施形態例１の改変例２のＩＣチップの背面図
である。
【図５】実施形態例２のＣＳＰの構成を示す斜視図であ
る。
【図６】実施形態例２のＣＳＰの背面図である。
【図７】従来の半導体装置の側面断面図である。
【図８】従来のＩＣチップの背面図である。
【図９】従来のＣＳＰをプリント回路基板上に実装して
なる半導体装置の側面断面図である。
【図１０】従来のＣＳＰの背面図である。
【符号の説明】
１……半導体装置、１Ａ……ＩＣチップ、２……バン
プ、２Ａ……接合部、３……補強バンプ、３Ａ……補強
部、４……半田ランド、５……補強ランド、６……プリ
ント回路基板、７Ａ……半田ランド、７Ｂ……補強ラン
ド、８……樹脂、９……ＣＳＰ、１０……バンプ、１１
……補強バンプ、１２……半田ランド、１３……補強ラ
ンド、１４……プリント回路基板、１６……半田ラン
ド、１８……補強ランド、２０……ＩＣチップ、２１Ａ
〜Ｃ……円周、２２……半田ランド、２４……バンプ、
２６……半導体装置、２８……半田ランド、３０……プ
リント回路基板、３２……接合部、３４……ＩＣチッ
プ、３６、３８……円周、４０……バンプ、４２……Ｉ
Ｃチップ、４３……バンプ、８０……ＣＳＰ、８１……
インターポーザ、８２……バンプ、８３……ＩＣチッ
プ、８４……樹脂、８５……ボンディングワイヤ。

Claims (7)

    【特許請求の範囲】
  1. 【請求項１】 電極に対応した半田ランドを円周上に互
    いに離隔して有することを特徴とするＩＣチップ。
  2. 【請求項２】 複数の同心状の円周上に半田ランドを有
    することを特徴とする請求項１に記載のＩＣチップ。
  3. 【請求項３】 請求項１又は２に記載のＩＣチップと、 該ＩＣチップの半田ランドに対応する位置に半田ランド
    を有するプリント回路基板とを備え、ＩＣチップがプリ
    ント回路基板上に実装されていることを特徴とする半導
    体装置。
  4. 【請求項４】 ＩＣチップ及びプリント回路基板のそれ
    ぞれの半田ランドのうち最外円周上の半田ランドの数
    が、何れも５以上であることを特徴とする請求項３に記
    載の半導体装置。
  5. 【請求項５】 ＩＣチップが、チップサイズパッケー
    ジ、ボールグリッドアレイパッケージ、及び、マルチチ
    ップモジュールパッケージの何れかであることを特徴と
    する請求項３又は４に記載の半導体装置。
  6. 【請求項６】 請求項３に記載の半導体装置の製造方法
    であって、 プリント回路基板の半田ランド上にクリームはんだを被
    着させ、リフロー法によりＩＣチップを実装することを
    特徴とする半導体装置の製造方法。
  7. 【請求項７】 ＩＣチップの半田ランド上にバンプを形
    成し、リフロー法によりプリント回路基板上にＩＣチッ
    プを実装することを特徴とする請求項６に記載の半導体
    装置の製造方法。
JP10289459A 1998-10-12 1998-10-12 Ｉｃチップ、半導体装置、及び、半導体装置の製造方法 Pending JP2000124259A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10289459A JP2000124259A (ja) 1998-10-12 1998-10-12 Ｉｃチップ、半導体装置、及び、半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10289459A JP2000124259A (ja) 1998-10-12 1998-10-12 Ｉｃチップ、半導体装置、及び、半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2000124259A true JP2000124259A (ja) 2000-04-28

Family

ID=17743550

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10289459A Pending JP2000124259A (ja) 1998-10-12 1998-10-12 Ｉｃチップ、半導体装置、及び、半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2000124259A (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6793500B1 (en) 2003-09-18 2004-09-21 International Business Machines Corporation Radial contact pad footprint and wiring for electrical components
JP2007142124A (ja) * 2005-11-18 2007-06-07 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JP2007242782A (ja) * 2006-03-07 2007-09-20 Fujikura Ltd 半導体装置及び電子装置
JP2008112878A (ja) * 2006-10-31 2008-05-15 Seiko Instruments Inc 半導体装置
JP2008227020A (ja) * 2007-03-09 2008-09-25 Nec Corp 電子部品の実装構造
JP2010129728A (ja) * 2008-11-27 2010-06-10 Kyocera Corp 発光装置及び発光装置を用いた照明装置
CN102420198A (zh) * 2010-09-28 2012-04-18 大日本印刷株式会社 半导体器件以及半导体器件的制造方法
JP2012209320A (ja) * 2011-03-29 2012-10-25 Dainippon Printing Co Ltd 半導体装置および半導体装置の製造方法
JP2014219391A (ja) * 2013-05-06 2014-11-20 巨擘科技股▲ふん▼有限公司Ｐｒｉｎｃｏ Ｃｏｒｐ． 腕時計の構造、腕時計用電子コア及び腕時計の製造方法
US20150008565A1 (en) * 2012-03-07 2015-01-08 Mitsubishi Electric Corporation High-frequency package

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6793500B1 (en) 2003-09-18 2004-09-21 International Business Machines Corporation Radial contact pad footprint and wiring for electrical components
JP2007142124A (ja) * 2005-11-18 2007-06-07 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JP2007242782A (ja) * 2006-03-07 2007-09-20 Fujikura Ltd 半導体装置及び電子装置
JP2008112878A (ja) * 2006-10-31 2008-05-15 Seiko Instruments Inc 半導体装置
US8362610B2 (en) 2007-03-09 2013-01-29 Nec Corporation Mounting configuration of electronic component
JP2008227020A (ja) * 2007-03-09 2008-09-25 Nec Corp 電子部品の実装構造
JP2010129728A (ja) * 2008-11-27 2010-06-10 Kyocera Corp 発光装置及び発光装置を用いた照明装置
CN102420198A (zh) * 2010-09-28 2012-04-18 大日本印刷株式会社 半导体器件以及半导体器件的制造方法
CN105206586A (zh) * 2010-09-28 2015-12-30 大日本印刷株式会社 半导体器件以及半导体器件的制造方法
US9263374B2 (en) 2010-09-28 2016-02-16 Dai Nippon Printing Co., Ltd. Semiconductor device and manufacturing method therefor
CN105206586B (zh) * 2010-09-28 2019-01-22 大日本印刷株式会社 半导体器件以及半导体器件的制造方法
JP2012209320A (ja) * 2011-03-29 2012-10-25 Dainippon Printing Co Ltd 半導体装置および半導体装置の製造方法
US20150008565A1 (en) * 2012-03-07 2015-01-08 Mitsubishi Electric Corporation High-frequency package
US9368457B2 (en) * 2012-03-07 2016-06-14 Mitsubishi Electric Corporation High-frequency package
JP2014219391A (ja) * 2013-05-06 2014-11-20 巨擘科技股▲ふん▼有限公司Ｐｒｉｎｃｏ Ｃｏｒｐ． 腕時計の構造、腕時計用電子コア及び腕時計の製造方法
US9256209B2 (en) 2013-05-06 2016-02-09 Princo Middle East Fze Wristwatch structure, electronic core for wristwatch, and method for manufacturing wristwatch

Similar Documents

Publication Publication Date Title
US5859474A (en) Reflow ball grid array assembly
JP5420505B2 (ja) 半導体装置の製造方法
US6414849B1 (en) Low stress and low profile cavity down flip chip and wire bond BGA package
US6507119B2 (en) Direct-downset flip-chip package assembly and method of fabricating the same
JPH07153903A (ja) 半導体装置パッケージ
JPH07170098A (ja) 電子部品の実装構造および実装方法
US6160313A (en) Semiconductor device having an insulating substrate
JP2000124259A (ja) Ｉｃチップ、半導体装置、及び、半導体装置の製造方法
KR20010070124A (ko) 배선의 레이아웃이 향상된 칩 스케일 패키지
JPH0547998A (ja) 高密度実装化半導体装置
JP2001185585A (ja) 半導体装置およびその製造方法
JP3332555B2 (ja) 半導体装置およびその製造方法
JP2007207805A (ja) 半導体装置の製造方法及び半導体装置
JP2000243862A (ja) インターポーザ基板
JPH1074887A (ja) 電子部品及びその製造方法
JP3563170B2 (ja) 半導体装置の製造方法
JPH0777243B2 (ja) 表面実装用パツケ−ジ
JP2001044307A (ja) 半導体装置およびその製造方法
JP2699932B2 (ja) 半導体装置
JPH11186440A (ja) 半導体装置
JP3600138B2 (ja) 半導体装置
JP3132481B2 (ja) 回路装置、半導体チップ、インターポーザ基板、回路装置の製造方法
JPH0945807A (ja) 半導体装置
KR100308116B1 (ko) 칩스케일반도체패키지및그제조방법_
JPH10335386A (ja) 半導体実装方法