JP2001185585A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法

Info

Publication number
JP2001185585A
JP2001185585A JP36716199A JP36716199A JP2001185585A JP 2001185585 A JP2001185585 A JP 2001185585A JP 36716199 A JP36716199 A JP 36716199A JP 36716199 A JP36716199 A JP 36716199A JP 2001185585 A JP2001185585 A JP 2001185585A
Authority
JP
Japan
Prior art keywords
tape substrate
semiconductor chip
lead
leads
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP36716199A
Other languages
English (en)
Inventor
Yoshinori Miyaki
美典 宮木
Yasuhisa Hagiwara
靖久 萩原
Seiichi Ichihara
誠一 市原
Toshio Nakamura
寿雄 中村
Hidenori Suzuki
秀紀 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Hitachi Solutions Technology Ltd
Original Assignee
Hitachi Ltd
Hitachi ULSI Systems Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd, Hitachi ULSI Systems Co Ltd filed Critical Hitachi Ltd
Priority to JP36716199A priority Critical patent/JP2001185585A/ja
Priority to KR1020000072328A priority patent/KR100786911B1/ko
Priority to US09/741,899 priority patent/US20010006251A1/en
Priority to US09/805,189 priority patent/US20010008779A1/en
Publication of JP2001185585A publication Critical patent/JP2001185585A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49572—Lead-frames or other flat leads consisting of thin flexible metallic tape with or without a film carrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06134—Square or rectangular array covering only portions of the surface to be connected
    • H01L2224/06135—Covering only the peripheral area of the surface to be connected, i.e. peripheral arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15173—Fan-out arrangement of the internal vias in a single layer of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Abstract

(57)【要約】 【課題】 テープ基板を用いた半導体装置における外部
端子の接続信頼性の向上を図る。 【解決手段】 半導体チップ１を支持し、かつ半導体チ
ップ１のパッド１ａに対応してこれと接続する複数のリ
ード２ａが設けられるとともに、リード２ａが対角線５
に対して対称に配置されるように角部にダミーリード２
ｅを設けたテープ基板２と、半導体チップ１のパッド１
ａとテープ基板２のリード２ａとを接続する金バンプ
と、テープ基板２の背面に設けられた枠状の補強部材
と、テープ基板２の外部端子取付け面２ｂに取り付けら
れ、かつ半導体チップ１の外側周囲に配置された複数の
半田ボールとからなり、ダミーリード２ｅによってテー
プ基板２の角部付近に掛かる応力を角部全域に分散でき
る。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体製造技術に
関し、特にテープ基板を用いたＦａｎ−Ｏｕｔ形の半導
体装置の信頼性向上に適用して有効な技術に関する。
【０００２】
【従来の技術】以下に説明する技術は、本発明を研究、
完成するに際し、本発明者によって検討されたものであ
り、その概要は次のとおりである。
【０００３】半導体集積回路が形成された半導体チップ
を有する半導体装置において、その小形・多ピン化を図
った構造の一例としてＣＳＰ（Chip Scale Packageある
いはChip Size Package)と呼ばれる半導体パッケージが
知られている。
【０００４】このＣＳＰは、ファインピッチＢＧＡ（Ba
ll Grid Array)と呼ばれる場合もあり、その多くがポリ
イミドテープなどからなるテープ基板を使用しているた
め、テープファインピッチＢＧＡ（以降、Ｔ−ＦＢＧＡ
（Tape-type Fine-pitch BGA) という）とも呼ばれる。
【０００５】さらに、Ｔ−ＦＢＧＡのうち、薄形化を図
ったものは、Ｔ−ＴＦＢＧＡ（Tape-type Thin Fine-pi
tch BGA)と呼ばれ、これがＦａｎ−Ｏｕｔ構造の場合、
すなわち外部端子である半田ボールが半導体チップの外
側周囲に配置される場合、テープ基板の外周部の強度
（剛性）や平坦度がＢＧＡとしての半田ボールの接続信
頼性に関わることになる。
【０００６】また、Ｔ−ＴＦＢＧＡでは、半田ボールが
搭載されるテープ基板のボールランドと半導体チップの
パッド（表面電極）とが、テープ基板に設けられた銅箔
のリードによって接続されるが、テープ基板の角部付近
では、リードのパターンの密度が高くなる箇所などがあ
り、その結果、角部においてリードパターンが偏った領
域に形成される場合がある。
【０００７】なお、Ｔ−ＴＦＢＧＡについては、例え
ば、株式会社プレスジャーナル１９９８年７月２７日発
行、「月刊Semiconductor World 増刊号 '99半導体組立
・検査技術」、３６頁〜４１頁に記載されている。
【０００８】
【発明が解決しようとする課題】ところが、前記した技
術のＴ−ＴＦＢＧＡにおいては、テープ基板の角部でリ
ードパターンが偏って配置されているものがあり、その
場合、温度サイクル試験などによって生じる応力（熱応
力）が偏った箇所に集中し、その結果、角部におけるリ
ードが断線するという問題が起こる。
【０００９】本発明の目的は、信頼性の向上を図る半導
体装置およびその製造方法を提供することにある。
【００１０】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
【００１１】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
以下のとおりである。
【００１２】すなわち、本発明の半導体装置は、半導体
チップを支持し、前記半導体チップの表面電極に対応し
てこれと接続する複数のリードが設けられ、前記リード
が設けられていない角部の空き領域部にダミーリードが
設けられたテープ基板と、前記半導体チップの前記表面
電極と前記テープ基板の前記リードとを接続する導通部
材と、前記半導体チップの外側周囲に配置されて前記テ
ープ基板に取り付けられた複数の外部端子とを有するも
のである。
【００１３】本発明によれば、テープ基板の角部のリー
ドが設けられていない空き領域部にダミーリードが設け
られたことにより、テープ基板の角部の強度を大きくす
ることができ、これにより、温度サイクル試験などでの
テープ基板の角部のリードの断線を防止できる。
【００１４】その結果、半導体装置の信頼性を向上でき
る。
【００１５】また、本発明の半導体装置の製造方法は、
半導体チップの表面電極に対応してこれに接続可能なリ
ードと、前記リードが設けられていない角部の空き領域
部に設けられたダミーリードとを有するテープ基板を準
備する工程と、前記半導体チップの前記表面電極とこれ
に対応する前記テープ基板の前記リードとを導通部材に
よって接続して前記テープ基板により前記半導体チップ
を支持する工程と、前記テープ基板の外部端子取付け面
における前記半導体チップの外側周囲に複数の外部端子
を取り付ける工程とを有し、前記ダミーリードによって
前記テープ基板の前記角部の強度を向上し得るものであ
る。
【００１６】
【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて詳細に説明する。なお、実施の形態を説明す
るための全図において、同一の機能を有する部材には同
一の符号を付し、その繰り返しの説明は省略する。
【００１７】（実施の形態１）図１は本発明の実施の形
態１による半導体装置（Ｔ−ＴＦＢＧＡ）の構造の一例
を示す平面図、図２は図１に示す半導体装置の構造を示
す底面図、図３は図２のＡ−Ａ線に沿う断面の構造を示
す断面図、図４は図１に示す半導体装置のテープ基板に
おけるリードパターンの一例を示す平面図、図５は図４
のＢ部の詳細構造を拡大して示す部分拡大平面図、図６
は本発明の実施の形態１の半導体装置の組み立て手順の
一例を示すプロセスフロー図、図７は本発明の実施の形
態１の半導体装置の実装形態の一例を示す部分側面図、
図８は本発明の実施の形態１の半導体装置の実装形態の
一例を示す部分平面図である。
【００１８】図１〜図３に示す本実施の形態１の半導体
装置は、例えば、マイコンやＡＳＩＣ（Application Sp
ecific Integrated Circuit)などのようにチップサイズ
に比較してピン数が比較的多いファインピッチ（狭ピッ
チ）タイプの半導体パッケージであり、テープ基板２を
用いるとともに、半導体チップ１の外側に外部端子であ
る複数の半田ボール３が配置されたＦａｎ−Ｏｕｔ形か
つ薄形のＴ−ＴＦＢＧＡ８である。
【００１９】図１〜図５を用いてＴ−ＴＦＢＧＡ８の構
成について説明すると、半導体チップ１を支持し、かつ
半導体チップ１のパッド（表面電極）１ａに対応してこ
れと接続する複数のリード２ａが設けられるとともに、
リード２ａが対角線５に対して対称に配置されるように
角部にダミーリード２ｅを設けたテープ基板２と、半導
体チップ１のパッド１ａとテープ基板２のリード２ａと
を接続する導通部材である金バンプ７と、テープ基板２
の半田ボール３が取り付けられる外部端子取付け面２ｂ
の反対側の面である背面２ｃに設けられた枠状のテープ
基板補強用の補強部材４と、テープ基板２の外部端子取
付け面２ｂに取り付けられ、かつ半導体チップ１の外側
周囲に配置された複数の外部端子である半田ボール３と
からなり、ダミーリード２ｅによってテープ基板２の角
部付近に掛かる応力（例えば、熱応力など）を角部全域
に分散するものである。
【００２０】ここで、本実施の形態１のＴ−ＴＦＢＧＡ
８のテープ基板２は、図４に示すように平面形状が四角
形であり、かつ図３に示すように、例えば、ポリイミド
テープのフィルム基材２ｆに銅箔などを用いて配線であ
る複数のリード２ａを形成したものである。
【００２１】さらに、その中央部には、図４に示すよう
に、半導体チップ１を配置可能な四角形の開口部２ｈが
形成され、この開口部２ｈには、リード２ａの一端が突
出するとともに、それぞれ対応する半導体チップ１のパ
ッド１ａと金バンプ７を介して接続されている。
【００２２】これにより、半導体チップ１は、金バンプ
７を介してテープ基板２の複数のリード２ａの一端によ
って支持されている。
【００２３】また、図４に示すように、各リード２ａの
他端は、半田ボール３が搭載される端子であるボールラ
ンド２ｉと接続されており、したがって、テープ基板２
の外部端子取付け面２ｂには、外部端子数（ピン数）に
応じたボールランド２ｉが露出して配置されている。
【００２４】さらに、図３に示すように、テープ基板２
の外部端子取付け面２ｂの表面には、各リード２ａを保
護し、かつ絶縁するための絶縁膜であるソルダレジスト
２ｄが形成されている。なお、図４および図５は、外部
端子取付け面２ｂのリードパターンを明確に表すため
に、各リード２ａを覆っているソルダレジスト２ｄを省
略しているが、テープ基板２の外部端子取付け面２ｂの
各ボールランド２ｉを除く表面は、図３に示すようにソ
ルダレジスト２ｄによって覆われている。
【００２５】さらに、図４では、リードパターンを明確
に表すために、図２に示す半田ボール３の数よりボール
ランド２ｉの数を減らした状態を示しているが、本来、
図４に示すボールランド２ｉの数も図２に示す半田ボー
ル３の数と同じである。
【００２６】ここで、本実施の形態１のＴ−ＴＦＢＧＡ
８では、図５に示すように、テープ基板２の角部（コー
ナ部）付近において、リード２ａの引回しであるリード
パターンがテープ基板２の外部端子取付け面２ｂの対角
線５に対して対称な配置となるようにダミーリード２ｅ
が設けられている。
【００２７】したがって、テープ基板２の角部付近にダ
ミーリード２ｅが設けられたことにより、リードパター
ンがテープ基板２の対角線５に対して対称な配置となる
ため、その結果、温度サイクル試験などで熱応力がテー
プ基板２の角度付近に掛かった際に、この熱応力は、テ
ープ基板２の角部付近全域に分散して掛かることにな
る。
【００２８】なお、ダミーリード２ｅは、本実施の形態
１のＴ−ＴＦＢＧＡ８では、図４に示すように、テープ
基板２の４つの角部全てに設けられている。
【００２９】また、図４、図５では、リード２ａとダミ
ーリード２ｅとを区別するために、リード２ａを実線
で、かつダミーリード２ｅを点線で表しているが、実際
のダミーリード２ｅは、リード２ａと同様に細長い配線
である（後述する実施の形態２の図９、図１０について
も同様）。
【００３０】さらに、ダミーリード２ｅは、各リード２
ａと同様に銅箔などを用いて同一製造工程で形成される
ものであるが、ただし、両端とも半導体チップ１のパッ
ド１ａやボールランド２ｉなどと接続することはなく終
端しており、電気的信号の伝達機能は有していない。
【００３１】したがって、図５に示すように、ダミーリ
ード２ｅの半導体チップ側の一端は、テープ基板２の開
口部２ｈに突出させないことが好ましい。
【００３２】また、テープ基板２の背面２ｃに取り付け
られた図３に示す補強部材４は、テープ基板２の半田ボ
ール取り付け部を補強してその強度を高めてＴ−ＴＦＢ
ＧＡ８の平坦度を向上させるものであり、したがって、
図１に示すように、枠状に形成されている。
【００３３】そこで、補強部材４は、テープ基板２の前
記半田ボール取り付け部の強度を高めるために金属の薄
板によって形成されることが好ましいが、例えば、図７
に示すような実装基板９などに実装した際の両者（実装
基板９とＴ−ＴＦＢＧＡ８）の熱膨張係数を近くするこ
とを考慮すると、銅箔の表面にニッケルめっきを塗布し
て形成した金属の薄板（銅合金の薄板）などを用いるこ
とが好ましいが、他の材料によって形成されていてもよ
い。
【００３４】これにより、Ｔ−ＴＦＢＧＡ８と実装基板
９との熱膨張係数が近くなるため、Ｔ−ＴＦＢＧＡ８を
実装基板９に実装した際に、両者と接続する半田ボール
３に掛かる応力を低減することができ、その結果、半田
ボール３の接続信頼性を向上できる。
【００３５】また、半導体チップ１のパッド１ａ上に形
成された図３に示す金バンプ７は、例えば、ダイシング
前の半導体ウェハにおいて半導体集積回路形成後に、パ
ッド１ａ上に金めっきを成長させて形成したものであ
り、半導体チップ１のパッド１ａとテープ基板２のリー
ド２ａとの接続用端子である。
【００３６】また、半導体チップ１とリード２ａとの金
バンプ７を介した接合部周辺には、これらを覆う封止部
６が形成されている。
【００３７】ここで、封止部６は、例えば、エポキシ系
の封止用の熱硬化性樹脂を用いて半導体チップ１とリー
ド２ａの突出部を封止して形成したものであり、本実施
の形態１のＴ−ＴＦＢＧＡ８では、ポッティングによっ
て形成している。
【００３８】ただし、封止部６は、ポッティングに限ら
ず、モールドによって形成してもよい。
【００３９】また、Ｔ−ＴＦＢＧＡ８に取り付けられた
外部端子である半田ボール３は、例えば、直径０.3ｍｍ
程度の大きさのボール状の端子であり、さらに、Ｔ−Ｔ
ＦＢＧＡ８は、ファインピッチタイプであるため、狭ピ
ッチ配置でテープ基板２の外部端子取付け面２ｂの各ボ
ールランド２ｉに取り付けられている。
【００４０】また、図７、図８にＴ−ＴＦＢＧＡ８の実
装基板９への実装形態を示す。Ｔ−ＴＦＢＧＡ８は、他
の表面実装形の半導体装置、例えば、ＱＦＰ（Quad Fla
t Package)１０などと一緒に同一の実装基板９に実装す
ることが可能で、実装時にもＱＦＰ１０の実装工程と同
一工程の半田リフローによって一緒に実装することが可
能である。すなわち、ＱＦＰ１０などと混載することが
可能である。
【００４１】次に、本実施の形態１の半導体装置（Ｔ−
ＴＦＢＧＡ８）の製造方法を、図６に示す製造プロセス
フロー図にしたがって説明する。
【００４２】なお、本実施の形態１においては、Ｔ−Ｔ
ＦＢＧＡ８を複数個製造可能な細長い多連のフィルムテ
ープを用いて個々のＴ−ＴＦＢＧＡ８を製造する場合を
説明する。
【００４３】まず、主面１ｂに所望の半導体集積回路が
形成された複数の半導体チップ１を備える半導体ウェハ
（図示せず）を準備する。
【００４４】さらに、所定箇所をマスクで覆って前記半
導体ウェハの状態でこの半導体ウェハの個々の半導体チ
ップ１のパッド１ａ上に金めっきによる金バンプ７（導
通部材）を形成する。
【００４５】続いて、この半導体ウェハをダイシングし
て、前記半導体ウェハを個々の半導体チップ１に切断・
分離し、その後、所定検査を行って良品と判定された半
導体チップ１を用意する。
【００４６】一方、個々のＴ−ＴＦＢＧＡ８の領域ごと
に、半導体チップ１のパッド１ａに対応してこれに接続
可能な配線であるリード２ａと、このリード２ａが対角
線５に対して対称に配置されるように角部に設けられた
ダミーリード２ｅとを有するテープ基板２を準備する
（ステップＳ１）。
【００４７】ここでは、複数のテープ基板２が繋がって
設けられたポリイミドテープなどの前記多連のフィルム
テープを準備する。
【００４８】なお、テープ基板２の製造手順としては、
まず、前記フィルムテープであるフィルム基材２ｆの外
部端子取付け面２ｂ側にエポキシ系の接着剤などを用い
て銅箔層を貼り、その後、前記銅箔層を所定の形状にエ
ッチング処理してリード２ａやダミーリード２ｅを形成
する。
【００４９】その後、ステップＳ２によって、テープ基
板２の背面２ｃの外周部に枠状の補強部材４を貼り付け
る補強部材貼り付けを行う。
【００５０】続いて、ステップＳ３によって、インナリ
ードボンディングを行う。
【００５１】ここでは、ギャングボンディングすなわち
一括ボンディングによって半導体チップ１のパッド１ａ
上に形成された金バンプ７とこれに対応するリード２ａ
とを接続する。
【００５２】その際、まず、テープ基板２の中央部の開
口部２ｈに半導体チップ１を配置し、開口部２ｈに配置
されたリード２ａの一端と、半導体チップ１のパッド１
ａとを金バンプ７を介して熱圧着により接続し、これに
より、半導体チップ１のパッド１ａとこれに対応するテ
ープ基板２のリード２ａとが金バンプ７を介して接続さ
れるとともに、リード部２ａによって半導体チップ１が
テープ基板２の開口部２ｈで支持される。
【００５３】つまり、ステップＳ３のインナリードボン
ディングの工程では、チップマウントの工程と、テープ
基板２のリード２ａと半導体チップ１のパッド１ａとを
接続する工程とが同時に行われる。
【００５４】その後、エポキシ系の熱硬化性の封止用樹
脂などを用いて、ポッティングによって半導体チップ１
とリード２ａと金バンプ７とを樹脂封止し（ステップＳ
４）、これにより、封止部６を形成する。
【００５５】なお、封止部６は、前記封止用樹脂を用い
てモールドによって形成してもよい。
【００５６】その後、ステップＳ５によって、テープ基
板２の外部端子取付け面２ｂにおける半導体チップ１の
外側周囲に複数（所定数）の外部端子である半田ボール
３を取り付ける半田ボール搭載を行う。
【００５７】その際、まず、フラックスを用いて半田ボ
ール３をテープ基板２のボールランド２ｉに仮固定し、
その後、ピーク温度が、例えば、２３０℃程度のリフロ
ー炉に通して半田ボール３の固定を行う。
【００５８】その後、ステップＳ６によって、多連のフ
ィルムテープから個々のテープ基板２すなわち個々のＴ
−ＴＦＢＧＡ８を切断分離する外形切断を行い、これに
より、それぞれのＴ−ＴＦＢＧＡ８の組み立てを完了す
る（ステップＳ７）。
【００５９】さらに、本実施の形態１のＴ−ＴＦＢＧＡ
８は、これを実装基板９などに実装する際に、図７、図
８に示すように、ＱＦＰ１０などの他の表面実装形の半
導体装置と一緒に同一の実装基板９に実装することが可
能である。
【００６０】その際、ＱＦＰ１０の実装工程と同一工程
の半田リフローによってＱＦＰ１０とともに実装するこ
とが可能である。すなわち、ＱＦＰ１０などと混載する
ことが可能である。
【００６１】本実施の形態１の半導体装置（Ｔ−ＴＦＢ
ＧＡ８）およびその製造方法によれば、以下のような作
用効果が得られる。
【００６２】すなわち、Ｔ−ＴＦＢＧＡ８のテープ基板
２の角部付近において、リード２ａのリードパターンが
テープ基板２の対角線５に対して対称に配置されるよう
にテープ基板２の角部にダミーリード２ｅが設けられた
ことにより、温度サイクル試験などにおいてテープ基板
２の角部に熱応力などの応力が掛かった際に、角部付近
に掛かったこの応力をテープ基板２の対角線５に対して
その両側にほぼ均等に分散することができる。
【００６３】これにより、温度サイクル試験時に、テー
プ基板２の角部において特定領域に応力が集中すること
を防止でき、したがって、テープ基板２の角部付近にお
けるリード２ａの断線を防止できる。
【００６４】その結果、テープ基板２を用いたＦａｎ−
Ｏｕｔ形の半導体装置すなわちＴ−ＴＦＢＧＡ８の信頼
性を向上できる。
【００６５】（実施の形態２）図９は本発明の実施の形
態２の半導体装置のテープ基板におけるリードパターン
の一例を示す平面図、図１０は図９のＣ部の詳細構造を
拡大して示す部分拡大平面図である。
【００６６】本実施の形態２の半導体装置は、実施の形
態１と同様のＦａｎ−Ｏｕｔ形のＴ−ＴＦＢＧＡ１１で
あり、実施の形態１のＴ−ＴＦＢＧＡ８との相違点は、
図９および図１０に示すように、テープ基板２の角部の
リード２ａが設けられていない空き領域部２ｇにダミー
リード２ｅを設けたものである。
【００６７】すなわち、テープ基板２の角部において、
リード２ａが設けられず、空いたスペースとなった空き
領域部２ｇにダミーリード２ｅを設けたことにより、角
部においてダミーリード２ｅを含むリード２ａをバラン
ス良く配置して角部に掛かる応力を角部全域に亘って分
散させるとともに、テープ基板２における角部の強度を
大きくするものである。
【００６８】なお、実施の形態２のＴ−ＴＦＢＧＡ１１
におけるその他の構造は、実施の形態１で説明したＴ−
ＴＦＢＧＡ８のものと同様であるため、その重複説明は
省略する。
【００６９】また、実施の形態２のＴ−ＴＦＢＧＡ１１
の製造方法についても、テープ基板２を準備する際に、
角部のリード２ａが設けられていない空き領域部２ｇに
ダミーリード２ｅが設けられた図９に示すテープ基板２
を準備し、このテープ基板２を用いて実施の形態１のＴ
−ＴＦＢＧＡ８の製造方法と同様の製造方法によって実
施の形態２のＴ−ＴＦＢＧＡ１１を製造することによ
り、Ｔ−ＴＦＢＧＡ１１を製造できる。
【００７０】なお、Ｔ−ＴＦＢＧＡ１１の実装形態につ
いても、実施の形態１のＴ−ＴＦＢＧＡ８の場合と同様
に他の表面実装形の半導体装置（例えば、図７、図８に
示すＱＦＰ１０など）と同一工程の半田リフロー実装に
よって混載することが可能である。
【００７１】本実施の形態２のＴ−ＴＦＢＧＡ１１によ
れば、テープ基板２においてその角部のリード２ａが設
けられていない空き領域部２ｇにダミーリード２ｅが設
けられたことにより、テープ基板２の角部の強度を大き
くすることができ、その結果、温度サイクル試験などに
おけるテープ基板２の角部のリード２ａの断線を防止で
きる。
【００７２】これによって、Ｆａｎ−Ｏｕｔ形のＴ−Ｔ
ＦＢＧＡ１１の信頼性を向上できる。
【００７３】また、テープ基板２の角部の強度を大きく
することができるため、テープ基板２の反りや変形を防
止することができ、その結果、Ｔ−ＴＦＢＧＡ１１にお
けるテープ基板２の平坦度の向上を図ることができる。
【００７４】したがって、Ｔ−ＴＦＢＧＡ１１の実装性
を向上できる。
【００７５】また、テープ基板２の角部のリード２ａが
設けられていない空き領域部２ｇにダミーリード２ｅが
設けられたことにより、温度サイクル試験などでテープ
基板２の角部に掛かる熱応力などの応力をテープ基板２
の角部全域に分散することができる。
【００７６】これにより、テープ基板２の角部のリード
２ａが設けられていない空き領域部２ｇに応力が集中す
ることを防止でき、その結果、空き領域部２ｇの近傍に
設けられたリード２ａの断線を防止できる。したがっ
て、Ｔ−ＴＦＢＧＡ１１の信頼性を向上できる。
【００７７】以上、本発明者によってなされた発明を発
明の実施の形態１，２に基づき具体的に説明したが、本
発明は前記発明の実施の形態１，２に限定されるもので
はなく、その要旨を逸脱しない範囲で種々変更可能であ
ることは言うまでもない。
【００７８】例えば、前記実施の形態１，２では、半導
体装置（Ｔ−ＴＦＢＧＡ８，１１）の製造方法におい
て、テープ基板２を準備した後、インナリードボンディ
ング工程前に補強部材４を取り付ける場合を説明した
が、補強部材４の取り付け手順としては、樹脂封止工程
と半田ボール搭載工程との間で行ってもよく、または、
予め補強部材４が取り付けられたテープ基板２を納入し
て（準備）して、このテープ基板２を用いて前記半導体
装置を組み立ててもよい。
【００７９】また、前記実施の形態１，２では、複数の
テープ基板２が繋がった細長い多連のフィルムテープを
用いて個々の半導体装置を製造する場合を説明したが、
予め個々の半導体装置用として切断されたテープ基板２
を用いてそれぞれの半導体装置を製造してもよい。
【００８０】また、前記実施の形態１，２では、ダミー
リード２ｅがテープ基板２の４つの全ての角部に設けら
れている場合を説明したが、ダミーリード２ｅは、必ず
しもテープ基板２の全ての角部に設けなくてもよい。
【００８１】ただし、テープ基板２において、リード２
ａを形成することが可能な空きスペースがある角部につ
いては、ダミーリード２ｅを設けなければならず、結果
として、テープ基板２の全ての角部にリード２ａまたは
ダミーリード２ｅが前記空きスペースがなくなるように
設けられていればよい。
【００８２】これにより、テープ基板２において全ての
角部で応力の分散を図ることができる。
【００８３】また、テープ基板２の角部におけるダミー
リード２ｅの配置方法としては、前記実施の形態１，２
で説明した内容を組み合わせたものであってもよい。
【００８４】すなわち、テープ基板２の角部において、
リード２ａがテープ基板２の対角線５に対称に配置され
るようにダミーリード２ｅを設けるとともに、図９、図
１０に示すような角部の空き領域部２ｇにもダミーリー
ド２ｅを設けるものであり、この場合、ダミーリード２
ｅがテープ基板２の角部の全ての空き領域部２ｇに設け
られ、かつ対角線５に対してリード２ａが対称に配置さ
れたことになる。
【００８５】これにより、テープ基板２の角部の強度を
向上できるとともに、テープ基板２の角部に掛かる応力
を角部全域に亘って分散できる。
【００８６】また、前記実施の形態１，２では、半導体
装置がファインピッチタイプで、かつＦａｎ−Ｏｕｔ形
のＴ−ＴＦＢＧＡ８，１１の場合について説明したが、
前記半導体装置は、テープ基板２を用いるとともに、少
なくとも半導体チップ１の外側周囲に外部端子が配置さ
れたものであれば、Ｆａｎ−Ｏｕｔ形のみではなく、Ｆ
ａｎ−Ｉｎ／Ｏｕｔ形のものであってもよく、さらに、
Ｔ−ＦＢＧＡやＬＧＡ（Land Grid Array)などの他の半
導体装置であってもよい。
【００８７】
【発明の効果】本願において開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば、
以下のとおりである。
【００８８】（１）．半導体装置のテープ基板におい
て、リードがテープ基板の対角線に対して対称に配置さ
れるように角部にダミーリードを設けたことにより、テ
ープ基板の角部に掛かる応力を対角線に対してその両側
にほぼ均等に分散することができる。これにより、テー
プ基板の角部でのリードの断線を防止でき、その結果、
半導体装置の信頼性を向上できる。
【００８９】（２）．半導体装置のテープ基板において
その角部のリードが設けられていない空き領域部にダミ
ーリードが設けられたことにより、テープ基板の角部の
強度を大きくすることができ、その結果、テープ基板の
角部におけるリードの断線を防止できる。これにより、
半導体装置の信頼性を向上できる。
【００９０】（３）．前記（２）により、テープ基板の
角部の強度を大きくすることができるため、テープ基板
の反りや変形を防止することができ、その結果、テープ
基板の平坦度の向上を図ることができる。したがって、
半導体装置の実装性を向上できる。
【図面の簡単な説明】
【図１】本発明の実施の形態１による半導体装置（Ｔ−
ＴＦＢＧＡ）の構造の一例を示す平面図である。
【図２】図１に示す半導体装置の構造を示す底面図であ
る。
【図３】図２のＡ−Ａ線に沿う断面の構造を示す断面図
である。
【図４】図１に示す半導体装置のテープ基板におけるリ
ードパターンの一例を示す平面図である。
【図５】図４のＢ部の詳細構造を拡大して示す部分拡大
平面図である。
【図６】本発明の実施の形態１の半導体装置の組み立て
手順の一例を示すプロセスフロー図である。
【図７】本発明の実施の形態１の半導体装置の実装形態
の一例を示す部分側面図である。
【図８】本発明の実施の形態１の半導体装置の実装形態
の一例を示す部分平面図である。
【図９】本発明の実施の形態２の半導体装置のテープ基
板におけるリードパターンの一例を示す平面図である。
【図１０】図９のＣ部の詳細構造を拡大して示す部分拡
大平面図である。
【符号の説明】
１ 半導体チップ １ａ パッド（表面電極） １ｂ 主面 ２ テープ基板 ２ａ リード ２ｂ 外部端子取付け面 ２ｃ 背面 ２ｄ ソルダレジスト ２ｅ ダミーリード ２ｆ フィルム基材 ２ｇ 空き領域部 ２ｈ 開口部 ２ｉ ボールランド ３ 半田ボール（外部端子） ４ 補強部材 ５ 対角線 ６ 封止部 ７ 金バンプ（導通部材） ８ Ｔ−ＴＦＢＧＡ（半導体装置） ９ 実装基板 １０ ＱＦＰ １１ Ｔ−ＴＦＢＧＡ（半導体装置）
フロントページの続き (72)発明者 萩原 靖久 東京都小平市上水本町５丁目22番１号 株 式会社日立超エル・エス・アイ・システム ズ内 (72)発明者 市原 誠一 東京都小平市上水本町５丁目22番１号 株 式会社日立超エル・エス・アイ・システム ズ内 (72)発明者 中村 寿雄 東京都小平市上水本町５丁目22番１号 株 式会社日立超エル・エス・アイ・システム ズ内 (72)発明者 鈴木 秀紀 東京都小平市上水本町５丁目22番１号 株 式会社日立超エル・エス・アイ・システム ズ内 Ｆターム(参考） 5F044 KK03 KK08 KK09 MM24 MM25 MM28

Claims (5)

    【特許請求の範囲】
  1. 【請求項１】 半導体チップを支持し、前記半導体チッ
    プの表面電極に対応してこれと接続する複数のリードが
    設けられ、前記リードが設けられていない角部の空き領
    域部にダミーリードが設けられたテープ基板と、 前記半導体チップの前記表面電極と前記テープ基板の前
    記リードとを接続する導通部材と、 前記半導体チップの外側周囲に配置されて前記テープ基
    板に取り付けられた複数の外部端子とを有することを特
    徴とする半導体装置。
  2. 【請求項２】 半導体チップを支持し、前記半導体チッ
    プの表面電極に対応してこれと接続する複数のリードが
    設けられ、前記リードが対角線に対して対称に配置され
    るように角部にダミーリードを設けたテープ基板と、 前記半導体チップの前記表面電極と前記テープ基板の前
    記リードとを接続する導通部材と、 前記半導体チップの外側周囲に配置されて前記テープ基
    板に取り付けられた複数の外部端子とを有することを特
    徴とする半導体装置。
  3. 【請求項３】 半導体チップの表面電極に対応してこれ
    に接続可能なリードと、前記リードが設けられていない
    角部の空き領域部に設けられたダミーリードとを有する
    テープ基板を準備する工程と、 前記半導体チップの前記表面電極とこれに対応する前記
    テープ基板の前記リードとを導通部材によって接続して
    前記テープ基板により前記半導体チップを支持する工程
    と、 前記テープ基板の外部端子取付け面における前記半導体
    チップの外側周囲に複数の外部端子を取り付ける工程と
    を有し、 前記ダミーリードによって前記テープ基板の前記角部の
    強度を向上し得ることを特徴とする半導体装置の製造方
    法。
  4. 【請求項４】 半導体チップの表面電極に対応してこれ
    に接続可能なリードと、前記リードが対角線に対して対
    称に配置されるように角部に設けられたダミーリードと
    を有するテープ基板を準備する工程と、 前記半導体チップの前記表面電極とこれに対応する前記
    テープ基板の前記リードとを導通部材によって接続して
    前記テープ基板により前記半導体チップを支持する工程
    と、 前記テープ基板の外部端子取付け面における前記半導体
    チップの外側周囲に複数の外部端子を取り付ける工程と
    を有し、 前記ダミーリードによって前記テープ基板の前記角部に
    掛かる応力を分散し得ることを特徴とする半導体装置の
    製造方法。
  5. 【請求項５】 半導体チップの表面電極に対応してこれ
    に接続可能なリードと、前記リードが設けられていない
    角部の空き領域部に設けられるとともに前記リードが対
    角線に対して対称に配置されるように前記角部に設けら
    れたダミーリードとを有するテープ基板を準備する工程
    と、 前記半導体チップの前記表面電極とこれに対応する前記
    テープ基板の前記リードとを導通部材によって接続して
    前記テープ基板により前記半導体チップを支持する工程
    と、 前記テープ基板の外部端子取付け面における前記半導体
    チップの外側周囲に複数の外部端子を取り付ける工程と
    を有し、 前記ダミーリードによって前記テープ基板の前記角部の
    強度を向上し得るとともに、前記テープ基板の前記角部
    に掛かる応力を分散し得ることを特徴とする半導体装置
    の製造方法。
JP36716199A 1999-12-24 1999-12-24 半導体装置およびその製造方法 Pending JP2001185585A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP36716199A JP2001185585A (ja) 1999-12-24 1999-12-24 半導体装置およびその製造方法
KR1020000072328A KR100786911B1 (ko) 1999-12-24 2000-12-01 반도체 장치 및 그 제조방법
US09/741,899 US20010006251A1 (en) 1999-12-24 2000-12-22 Semiconductor device and manufacturing method
US09/805,189 US20010008779A1 (en) 1999-12-24 2001-03-14 Semiconductor device and manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP36716199A JP2001185585A (ja) 1999-12-24 1999-12-24 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JP2001185585A true JP2001185585A (ja) 2001-07-06

Family

ID=18488624

Family Applications (1)

Application Number Title Priority Date Filing Date
JP36716199A Pending JP2001185585A (ja) 1999-12-24 1999-12-24 半導体装置およびその製造方法

Country Status (3)

Country Link
US (2) US20010006251A1 (ja)
JP (1) JP2001185585A (ja)
KR (1) KR100786911B1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9619512B2 (en) 2012-06-06 2017-04-11 Tencent Technology (Shenzhen) Company Limited Memory searching system and method, real-time searching system and method, and computer storage medium

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7064447B2 (en) * 2001-08-10 2006-06-20 Micron Technology, Inc. Bond pad structure comprising multiple bond pads with metal overlap
US7323767B2 (en) * 2002-04-25 2008-01-29 Micron Technology, Inc. Standoffs for centralizing internals in packaging process
US20030218246A1 (en) * 2002-05-22 2003-11-27 Hirofumi Abe Semiconductor device passing large electric current
JP4291209B2 (ja) * 2004-05-20 2009-07-08 エルピーダメモリ株式会社 半導体装置の製造方法
KR100788415B1 (ko) * 2006-03-31 2007-12-24 삼성전자주식회사 이엠아이 노이즈 특성을 개선한 테이프 배선기판 및 그를이용한 테이프 패키지
DE102006032073B4 (de) * 2006-07-11 2016-07-07 Intel Deutschland Gmbh Elektrisch leitfähiger Verbund aus einem Bauelement und einer Trägerplatte
CN108735701B (zh) * 2017-04-13 2021-12-24 恩智浦美国有限公司 具有用于包封期间的毛刺缓解的虚设引线的引线框架

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5289032A (en) * 1991-08-16 1994-02-22 Motorola, Inc. Tape automated bonding(tab)semiconductor device and method for making the same
KR0148110B1 (ko) * 1992-11-17 1998-08-01 이노우에 사다오 리드프레임 및 그것을 사용한 반도체장치
JPH0951067A (ja) * 1995-08-08 1997-02-18 Sony Corp リードフレーム

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9619512B2 (en) 2012-06-06 2017-04-11 Tencent Technology (Shenzhen) Company Limited Memory searching system and method, real-time searching system and method, and computer storage medium

Also Published As

Publication number Publication date
US20010008779A1 (en) 2001-07-19
KR20010062045A (ko) 2001-07-07
KR100786911B1 (ko) 2007-12-17
US20010006251A1 (en) 2001-07-05

Similar Documents

Publication Publication Date Title
US6573609B2 (en) Microelectronic component with rigid interposer
US6208025B1 (en) Microelectronic component with rigid interposer
US6736306B2 (en) Semiconductor chip package comprising enhanced pads
JP2004128476A (ja) エリアアレイ配線チップのｔａｂテスト
JPH08288424A (ja) 半導体装置
JP3478139B2 (ja) リードフレームの製造方法
JP2001185585A (ja) 半導体装置およびその製造方法
KR100392720B1 (ko) 배선의 레이아웃이 향상된 칩 스케일 패키지
JP2000124259A (ja) Ｉｃチップ、半導体装置、及び、半導体装置の製造方法
JP2000349228A (ja) 積層型半導体パッケージ
JP3739632B2 (ja) 半導体装置およびその製造方法
JP2949969B2 (ja) フィルムキャリア半導体装置
JP2000114427A (ja) 半導体装置およびその製造方法
JP3634048B2 (ja) 半導体装置
JP3529507B2 (ja) 半導体装置
JP3968321B2 (ja) 半導体装置およびその製造方法
JP2907195B2 (ja) 半導体装置の製造方法
JP2000114429A (ja) 半導体装置およびその製造方法
JP2000068271A (ja) ウエハ装置およびチップ装置並びにチップ装置の製造方法
KR20010017869A (ko) 멀티 칩 반도체 패키지
JP2002093828A (ja) 半導体装置の製造方法
JPH06232199A (ja) フリップチップｉｃの実装構造
JP3366798B2 (ja) 基板へのｌｓｉチップの実装構造体
JP2917932B2 (ja) 半導体パッケージ
JP2000299399A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20041018

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20050315

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050720

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050726

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20051122