JP2000114427A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法

Info

Publication number
JP2000114427A
JP2000114427A JP28496798A JP28496798A JP2000114427A JP 2000114427 A JP2000114427 A JP 2000114427A JP 28496798 A JP28496798 A JP 28496798A JP 28496798 A JP28496798 A JP 28496798A JP 2000114427 A JP2000114427 A JP 2000114427A
Authority
JP
Japan
Prior art keywords
mold
film wiring
substrate
wiring board
thin film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP28496798A
Other languages
English (en)
Inventor
Noriyuki Takahashi
典之 高橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Renesas Semiconductor Package and Test Solutions Co Ltd
Original Assignee
Hitachi Ltd
Hitachi Yonezawa Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd, Hitachi Yonezawa Electronics Co Ltd filed Critical Hitachi Ltd
Priority to JP28496798A priority Critical patent/JP2000114427A/ja
Publication of JP2000114427A publication Critical patent/JP2000114427A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape

Landscapes

  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】 薄膜配線基板とモールド部との密着性を向上
させて信頼性の向上を図る。 【解決手段】 チップ支持部およびその周囲に迫り出し
た基板突出部２ｃを備えた薄膜配線基板２と、半導体チ
ップを樹脂封止して形成したモールド本体部６ａと、薄
膜配線基板２のチップ支持面２ｂ側にモールド本体部６
ａの角部６ｄから突出して形成されたモールド突出部６
ｂと、薄膜配線基板２の裏面の基板角部２ｈに設けられ
たモールド補強部６ｃと、前記チップ支持部および基板
突出部２ｃの前記裏面側に設けられた複数のはんだボー
ル３とからなり、モールド本体部６ａとモールド突出部
６ｂとモールド補強部６ｃとがトランスファーモールド
によって一体に形成されているため、薄膜配線基板２と
モールド部６との密着性の向上を図れる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体製造技術に
関し、特にモールドが行われる半導体装置の薄膜配線基
板とモールド部との密着性向上に適用して有効な技術に
関する。
【０００２】
【従来の技術】以下に説明する技術は、本発明を研究、
完成するに際し、本発明者によって検討されたものであ
り、その概要は次のとおりである。
【０００３】半導体集積回路が形成された半導体チップ
を有する半導体装置において、その小形・多ピン化を図
る構造の一例としてＦＡＮ−ｉｎ／ｏｕｔ構造のＢＧＡ
（Ball Grid Array,ＣＳＰ（Chip Scale Packageあるい
はChip Size Package)も含む）が知られている。
【０００４】このＦＡＮ−ｉｎ／ｏｕｔ構造のＢＧＡで
は、ポリイミドテープなどのテープ基材からなる薄膜配
線基板が、半導体チップを支持するチップ支持部とその
周囲に迫り出した基板突出部とからなり、薄膜配線基板
におけるチップ支持部すなわちチップ裏面とその外側周
囲の基板突出部とに外部端子であるバンプ端子が設けら
れている。
【０００５】したがって、ＦＡＮ−ｉｎ／ｏｕｔタイプ
のＢＧＡでは、片面モールド構造が主流であり、トラン
スファーモールドによって薄膜配線基板の表面にモール
ド部が形成される。
【０００６】ここで、種々のＢＧＡ（ファインピッチＢ
ＧＡ＝ＣＳＰを含む）の構造については、例えば、日刊
工業新聞社１９９７年３月１日発行、「表面実装技術１
９９７／３月号／Ｖｏｌ．７、Ｎｏ．３」、２頁〜９頁
に記載されている。
【０００７】
【発明が解決しようとする課題】ところが、前記した技
術のＢＧＡは、片面モールド構造であるため、モールド
形成後、薄膜配線基板とモールド部との熱膨張係数の差
によって、薄膜配線基板に変形や反りが発生することが
問題となる。
【０００８】さらに、外周バンプの実装後の接合強度の
低下が問題となる。
【０００９】また、ポリイミドテープなどの薄膜配線基
板と封止用樹脂によるモールド部とでは、その密着性が
悪く、両者の間で剥離が起こり、耐湿性を低下させるこ
とが問題となる（剥離による耐湿性不良の発生）。
【００１０】さらに、モールド部は、薄膜配線基板の配
線パターンのＡｕめっき部への密着性が悪く、その結
果、耐湿・耐久性を低下させることが問題となる（耐湿
・耐久性不良の発生）。
【００１１】本発明の目的は、薄膜配線基板とモールド
部との密着性を向上させて信頼性の向上を図るととも
に、外周バンプの実装後の接合強度の向上を図る半導体
装置およびその製造方法を提供することにある。
【００１２】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
【００１３】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
以下のとおりである。
【００１４】すなわち、本発明の半導体装置は、樹脂封
止形のものであり、半導体チップを支持するチップ支持
部およびその周囲に迫り出した基板突出部を備えた薄膜
配線基板と、前記半導体チップを樹脂封止して形成した
モールド本体部と、前記薄膜配線基板のチップ支持面側
に前記モールド本体部の角部から突出して形成されたモ
ールド突出部と、前記薄膜配線基板の前記チップ支持面
側と反対側の非チップ支持面の基板角部に設けられたモ
ールド補強部と、前記薄膜配線基板の前記チップ支持部
および前記基板突出部の前記非チップ支持面側に設けら
れた外部端子とを有するものである。
【００１５】これにより、モールド部の薄膜配線基板へ
の接合面積を増やすことができるため、薄膜配線基板と
モールド部との密着性を向上させることができる。
【００１６】その結果、薄膜配線基板とモールド部とに
おける剥離の発生を防ぐことができ、したがって、半導
体装置における耐湿性の低下を防止できる。
【００１７】また、本発明の半導体装置の製造方法は、
モールドを行って組み立てるものであり、薄膜配線基板
のチップ支持部に半導体チップを配置して、前記半導体
チップと前記薄膜配線基板とを接合する工程と、前記半
導体チップの表面電極とこれに対応する前記薄膜配線基
板の基板電極とを電気的に接続する工程と、前記半導体
チップを前記モールドによって樹脂封止してモールド本
体部を形成する工程と、前記薄膜配線基板のチップ支持
面側に前記モールド本体部の角部から突出したモールド
突出部を前記モールドによって形成する工程と、前記薄
膜配線基板の前記チップ支持面側と反対側の非チップ支
持面の基板角部にモールド補強部を前記モールドによっ
て形成する工程と、前記薄膜配線基板の前記チップ支持
部およびその周囲に迫り出した基板突出部の前記非チッ
プ支持面側に外部端子を設ける工程とを有するものであ
る。
【００１８】
【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて詳細に説明する。
【００１９】図１は本発明による半導体装置（ＢＧＡ）
のモールド部の構造の実施の形態の一例を示す外観斜視
図、図２は図１に示す半導体装置の底面側の構造の一例
を示す外観斜視図、図３は図１のＡ−Ａ線に沿う断面の
構造を示す断面図、図４は図１のＢ−Ｂ線に沿う断面の
構造を示す断面図、図５は図１に示す半導体装置を製造
する際に用いるテープ基材の構造の一例を一部省略して
示す平面図である。
【００２０】図１〜図４に示す本実施の形態の半導体装
置は、小形化を図ったファインピッチ（狭ピッチ）タイ
プのＢＧＡであり、ＣＳＰとも呼ばれるものである。
【００２１】したがって、前記ＢＧＡは、主面１ｂに半
導体集積回路が形成された半導体チップ１と同等の大き
さもしくはわずかにそれより大きいサイズのものであ
る。
【００２２】さらに、前記ＢＧＡは、封止用樹脂を用い
てトランスファーモールドによって半導体チップ１を樹
脂封止して組み立てる樹脂封止形のものである。
【００２３】図１〜図５を用いて、前記ＢＧＡの構成に
ついて説明すると、半導体チップ１を支持するチップ支
持部２ｇ（図３参照）およびその周囲に迫り出した基板
突出部２ｃを備えた薄膜配線基板２と、半導体チップ１
を樹脂封止して形成したモールド本体部６ａと、薄膜配
線基板２のチップ支持面２ｂ側にモールド本体部６ａの
角部６ｄから突出して形成されたモールド突出部６ｂ
と、薄膜配線基板２のチップ支持面２ｂ側と反対側の非
チップ支持面である裏面２ｆの基板角部２ｈに設けられ
たモールド補強部６ｃと、薄膜配線基板２のチップ支持
部２ｇおよび基板突出部２ｃの裏面２ｆ（非チップ支持
面）側に設けられた複数の外部端子であるはんだボール
３とからなり、モールド本体部６ａとモールド突出部６
ｂとモールド補強部６ｃとがトランスファーモールドに
よって一体に形成されているものである。
【００２４】すなわち、本実施の形態のＢＧＡは、モー
ルド本体部６ａとモールド突出部６ｂとモールド補強部
６ｃとからなるモールド部６が、一体に繋がって形成さ
れ、かつ、薄膜配線基板２の裏面２ｆ側において、半導
体チップ１の下方箇所（薄膜配線基板２のチップ支持部
２ｇ）とその周囲の半導体チップ１の外側箇所（薄膜配
線基板２の基板突出部２ｃ）とに外部端子であるはんだ
ボール３が、図２に示すように、格子状に配置されたＦ
ＡＮ−ｉｎ／ｏｕｔ構造のものである。
【００２５】したがって、前記ＢＧＡでは、薄膜配線基
板２の裏面２ｆの全体に亘ってはんだボール３が設けら
れている。
【００２６】なお、薄膜配線基板２の基板突出部２ｃ
は、モールド本体部６ａの外周にモールドされることな
く露出した箇所であり、その基板角部２ｈの表裏面にモ
ールド突出部６ｂとモールド補強部６ｃとが形成されて
いる。
【００２７】そこで、本実施の形態のＢＧＡは、薄膜配
線基板２の４つの基板角部２ｈの表裏両面に、繋がった
状態のモールド突出部６ｂとモールド補強部６ｃとが形
成されているため、薄膜配線基板２とモールド部６との
密着性を向上でき、さらに、基板突出部２ｃをその両端
部でモールド突出部６ｂとモールド補強部６ｃとによっ
て密着支持して張り状態を形成しているため、基板突出
部２ｃの剛性を高めることができ、これにより、基板突
出部２ｃに反りや変形が形成されることを防ぐものであ
る。
【００２８】なお、薄膜配線基板２の基板角部２ｈに
は、図４に示すように、２つずつ貫通孔２ｉが形成され
ており、モールド時に封止用樹脂が注入された際に、前
記封止用樹脂がこの貫通孔２ｉを通って薄膜配線基板２
のチップ支持面２ｂ側から裏面２ｆ側に抜けることがで
き、これにより、貫通孔２ｉを介してモールド突出部６
ｂとモールド補強部６ｃとが繋がって一体に形成された
構造を実現できる。
【００２９】つまり、薄膜配線基板２の基板角部２ｈに
２つずつ貫通孔２ｉが形成されているため、モールド時
に封止用樹脂が、この貫通孔２ｉを通って薄膜配線基板
２のチップ支持面２ｂ側から裏面２ｆ側に抜け、その結
果、貫通孔２ｉを介してモールド突出部６ｂとモールド
補強部６ｃとを一体に形成するものである。
【００３０】なお、１つの基板角部２ｈには２つずつの
貫通孔２ｉが形成されており、２つの貫通孔２ｉの間に
はブリッジ部２ｋが形成されているため、基板突出部２
ｃを張り状態とした際に、この張り状態の強度をさらに
高めることができる。
【００３１】ここで、本実施の形態のＦＡＮ−ｉｎ／ｏ
ｕｔ構造のＢＧＡ（ＣＳＰともいう）の各構成部材の詳
細について説明する。
【００３２】まず、薄膜配線基板２は、薄いテープ状の
配線基板であり、例えば、ポリイミドテープなどから成
るテープ基材を用いて形成したものである。
【００３３】その際、本実施の形態では、複数の薄膜配
線基板２が２列に配置された図５に示す短冊形のベース
基材８を用い、このベース基材８上でそれぞれのＢＧＡ
を一括して製造する。
【００３４】つまり、ベース基材８においては、ＢＧＡ
１個相当の領域となる薄膜配線基板２が複数個形成さ
れ、さらに、それぞれの薄膜配線基板２には、配線パタ
ーン２ｅ（図２参照）、バンプランド２ｄおよびボンデ
ィング電極２ａ（基板電極）が必要数に応じて形成され
ている。バンプランド２ｄは、はんだボール３が取り付
けられるものであるため、このバンプランド２ｄも格子
状に配置されている。
【００３５】また、ベース基材８の両側部には、モール
ド工程や切断工程などで位置決めを行うための複数の位
置決め孔８ａが形成され、さらに、モールド金型のラン
ナ部などの樹脂流路に対応した樹脂剥離用のＡｕめっき
部４が形成されている。
【００３６】なお、Ａｕめっき部４には、モールド後
に、封止用樹脂を分離させる突き上げピン突出用の樹脂
分離用孔８ｂが形成されている。
【００３７】さらに、それぞれの薄膜配線基板２におい
て、配線パターン２ｅの露出箇所には、図３に示すソル
ダレジスト２ｊが塗布されている。
【００３８】また、モールド本体部６ａとモールド突出
部６ｂとモールド補強部６ｃとからなるモールド部６
は、例えば、モールド用のエポキシ系の熱硬化性の封止
用樹脂を熱硬化させて形成したものである。
【００３９】なお、半導体チップ１は、ダイボンド用の
接合材５（例えば、エポキシ系の熱硬化性の接着剤）に
よって薄膜配線基板２のチップ支持面２ｂのチップ支持
部２ｇに固定されている。
【００４０】さらに、図３に示すように、半導体チップ
１には、その主面１ｂの端部周囲に複数の表面電極であ
るパッド１ａが形成され（周辺パッド配列）、このパッ
ド１ａと、これに対応した薄膜配線基板２のボンディン
グ電極２ａとがボンディング用のワイヤ７（例えば、金
線など）によって電気的に接続されている。
【００４１】すなわち、半導体チップ１のパッド１ａと
これに対応する薄膜配線基板２のボンディング電極２ａ
とが、ワイヤ７を用いたワイヤボンディングによって電
気的に接続され、さらに、配線パターン２ｅとバンプラ
ンド２ｄとを介して外部端子であるはんだボール３と電
気的に接続されている。
【００４２】次に、本実施の形態による半導体装置（Ｂ
ＧＡ）の製造方法について説明する。
【００４３】なお、前記半導体装置の製造方法は、図１
〜図４に示すＢＧＡの製造方法であり、本実施の形態で
は、図５に示す複数枚（例えば、１０枚程度）の薄膜配
線基板２を２列にマトリクス配置した１枚のポリイミド
テープのベース基材８を用いて複数のＢＧＡを製造する
場合を説明する。
【００４４】まず、主面１ｂに所望の半導体集積回路が
形成された複数の半導体チップ１を備える半導体ウェハ
（図示せず）を準備し、続いて、この半導体ウェハをダ
イシングして、前記半導体ウェハを個々の半導体チップ
１に切断・分離する。
【００４５】その後、所定検査によって良品と判定され
た半導体チップ１を用意し、さらに、この半導体チップ
１のパッド１ａに対応するボンディング電極２ａ（基板
電極）が設けられた複数の薄膜配線基板２を備えたベー
ス基材８を準備する。
【００４６】なお、ベース基材８は、図５に示すよう
に、ＢＧＡ１個分相当の領域である薄膜配線基板２を２
列にマトリクス配置で複数個備えたテープ状の薄膜基板
である（ただし、薄膜配線基板２は、マトリクス配置に
限定されるものではなく、１列に配置されていてもよ
い）。
【００４７】続いて、ベース基材８の各々の薄膜配線基
板２のチップ支持面２ｂのチップ支持部２ｇ（図５参
照）に接合材５の塗布を行う。
【００４８】なお、ここで用いる接合材５は、例えば、
熱硬化性のエポキシ系の接着剤などである。
【００４９】その後、それぞれの薄膜配線基板２のチッ
プ支持面２ｂのチップ支持部２ｇに１個ずつ半導体チッ
プ１を配置して半導体チップ１と薄膜配線基板２とを接
合する。
【００５０】すなわち、ダイボンド（チップマウントと
もいう）を行って、ベース基材８上に所定数の半導体チ
ップ１を搭載する。
【００５１】ここでは、所定の温度に加熱して接合材５
を硬化させてダイボンドを行う。
【００５２】その後、それぞれ半導体チップ１におい
て、ワイヤボンディングを行って、半導体チップ１のパ
ッド１ａ（表面電極）とこれに対応する薄膜配線基板２
のボンディング電極２ａ（基板電極）とを電気的に接続
する。
【００５３】これにより、図３および図４に示すよう
に、半導体チップ１のパッド１ａと薄膜配線基板２のボ
ンディング電極２ａとが金線などのワイヤ７によって電
気的に接続される。
【００５４】前記ワイヤボンディング終了後、それぞれ
の半導体チップ１をトランスファーモールドによって樹
脂封止してモールド本体部６ａを形成し、かつ、それぞ
れの薄膜配線基板２のチップ支持面２ｂ側にモールド本
体部６ａの４つの角部６ｄから突出したモールド突出部
６ｂを形成し、さらに、薄膜配線基板２の裏面２ｆ側の
基板角部２ｈにモールド補強部６ｃを形成する。
【００５５】すなわち、トランスファーモールドによる
樹脂封止を行ってベース基材８のそれぞれの薄膜配線基
板２にモールド本体部６ａとモールド突出部６ｂとモー
ルド補強部６ｃとを形成する。
【００５６】この際、ベース基材８に取り付けた複数の
半導体チップ１をトランスファモールドによって個々に
同時に樹脂封止してそれぞれの薄膜配線基板２のモール
ド部６を一括して形成する。
【００５７】さらに、本実施の形態では、トランスファ
ーモールドを行う際に、それぞれの薄膜配線基板２の４
つの基板角部２ｈに形成された２つの貫通孔２ｉに封止
用樹脂を通してモールド突出部６ｂとモールド補強部６
ｃとを繋げて一体に形成し、モールド本体部６ａとモー
ルド突出部６ｂとモールド補強部６ｃとを同一の封止用
樹脂注入によって一体に形成する。
【００５８】つまり、モールド時に、図示しないモール
ド金型のキャビティ部に封止用樹脂を注入すると、前記
封止用樹脂は、まず、薄膜配線基板２のチップ支持面２
ｂ上を充填し、さらに、基板角部２ｈを充填した後、２
つの貫通孔２ｉを通って薄膜配線基板２の裏面２ｆ側に
抜け、その後、裏面２ｆ側の基板角部２ｈを充填する。
【００５９】その結果、貫通孔２ｉを介してモールド突
出部６ｂとモールド補強部６ｃとを繋がった一体の構造
に形成できる。
【００６０】なお、前記トランスファーモールドを行う
モールド金型として、モールド本体部６ａに対応したモ
ールド金型のキャビティ部のキャビティ角部からその対
角方向に向けて封止用樹脂を注入するゲート方式を用い
ることが好ましく、さらに、マトリクス配置された薄膜
配線基板２に応じて同様にマトリクス配置されたキャビ
ティ部に対し、モールド金型のポット部から１対１の対
応でランナ部が設けられたブランチ方式のモールド金型
を用いることが好ましい。
【００６１】つまり、前記ブランチ方式のモールド金型
において、前記キャビティ部のキャビティ角部からその
対角方向に向けて封止用樹脂を注入するゲート方式を用
いることにより、薄膜配線基板２の４つの基板角部２ｈ
に対して充分に前記封止用樹脂を供給することができ、
モールド突出部６ｂおよびモールド補強部６ｃが未充填
となることを防げる。
【００６２】これにより、モールド本体部６ａとモール
ド突出部６ｂとモールド補強部６ｃとを一体で形成でき
る。
【００６３】モールド終了後、ベース基材８のそれぞれ
の薄膜配線基板２に外部端子であるはんだボール３を設
ける。
【００６４】ここでは、各々の薄膜配線基板２のチップ
支持部２ｇの裏面２ｆ側に対応した箇所とその周囲に迫
り出した基板突出部２ｃとに、ボンディング電極２ａと
電気的に接続されたバンプランド２ｄを介して所定数の
はんだボール３を設ける。
【００６５】その際、まず、はんだボールの転写を行っ
て、それぞれの薄膜配線基板２のバンプランド２ｄには
んだボール３を仮固定する。
【００６６】その後、個々の薄膜配線基板２にはんだボ
ール３を仮固定したベース基材８を図示しないリフロー
炉などに通し、これによって、はんだボール３の取付け
を行う。
【００６７】はんだボール３取付け後、ベース基材８か
らそれぞれの薄膜配線基板２をそれぞれ切断して分離さ
せる。
【００６８】その際の切断方法は、打ち抜き金型を用い
た型切断である。
【００６９】その結果、図１〜図４に示すようなＢＧＡ
を製造することができる。
【００７０】本実施の形態の半導体装置（ＢＧＡ）およ
びその製造方法によれば、以下のような作用効果が得ら
れる。
【００７１】すなわち、薄膜配線基板２の基板突出部２
ｃの４つの基板角部２ｈにモールド本体部６ａから突出
したモールド突出部６ｂと裏面２ｆのモールド補強部６
ｃとが形成されたことにより、モールド部６の薄膜配線
基板２への接合面積を増やすことができ、これにより、
薄膜配線基板２とモールド部６との密着性を向上させる
ことができる。
【００７２】その結果、薄膜配線基板２とモールド部６
とにおける剥離の発生を防止することができ、これによ
り、ＢＧＡ（半導体装置）における耐湿性の低下を防止
できる。
【００７３】なお、薄膜配線基板２のそれぞの基板角部
２ｈに貫通孔２ｉが形成され、この貫通孔２ｉを介して
モールド突出部６ｂとモールド補強部６ｃとが繋がって
一体に形成されていることにより、薄膜配線基板２の基
板角部２ｈの金属めっき部であるＡｕめっき部４におけ
る薄膜配線基板２とモールド部６との密着性をさらに向
上させることができる。
【００７４】これにより、薄膜配線基板２の剥離の発生
し易い基板角部２ｈにおいても、モールド突出部６ｂと
モールド補強部６ｃとによって応力を緩和させることが
でき、その結果、前記剥離の発生を防ぐことができる。
【００７５】したがって、ＢＧＡのパッケージリングに
おいて信頼性を向上でき、これにより、ＢＧＡにおける
耐湿・耐久性の向上を図ることができる。
【００７６】その結果、高い信頼性を有したＢＧＡを実
現することが可能になる。
【００７７】また、薄膜配線基板２の基板角部２ｈにモ
ールド突出部６ｂとモールド補強部６ｃとが形成された
ことにより、４つの基板角部２ｈでのモールド突出部６
ｂとモールド補強部６ｃとによる基板突出部２ｃに対し
ての張り状態の強度を確保できる。
【００７８】したがって、基板突出部２ｃの剛性が高く
なるため、この基板突出部２ｃにおける反りや変形を緩
和できる。
【００７９】これにより、基板突出部２ｃに設けられる
はんだボール３（外部端子）に対しての平坦度を向上で
き、その結果、製品であるＢＧＡ（半導体装置）の信頼
性を向上できる。
【００８０】したがって、小形タイプのＢＧＡすなわち
ファインピッチタイプのＢＧＡ（ＣＳＰともいう）にお
いても、基板突出部２ｃの反りや変形を防止でき、これ
により、はんだボール３の平坦度を向上できる。
【００８１】ただし、実装後の熱ストレスにより、封止
用樹脂とポリイミド材との熱膨張係数の差によって前記
反りは避けられないものとなるが、基板突出部２ｃは柔
軟性を有するためモールドの反りなどに影響されず、そ
の結果、実装後のはんだボール３の接合強度低下を緩和
する（防止する）作用も可能になる。
【００８２】なお、基板突出部２ｃは、モールドされる
ことなく露出している。
【００８３】したがって、薄膜配線基板２上が全面モー
ルドされている構造と比較して、露出した基板突出部２
ｃがモールド部６とのモールド時の熱膨張差を吸収する
ため、基板突出部２ｃに柔軟性を持たせることもでき
る。
【００８４】すなわち、本実施の形態のＢＧＡは、薄膜
配線基板２上が全面モールドされている構造と比較した
場合、薄膜配線基板２が、ある程度の強度を維持しつ
つ、柔軟性も合わせ持つことができる。
【００８５】これにより、本実施の形態の構造のＢＧＡ
をプリント配線基板などの実装基板に実装する場合、実
装基板側の反りなどに対しても柔軟に対応することがで
きる。
【００８６】また、薄膜配線基板２の４つの基板角部２
ｈで基板突出部２ｃとモールド突出部６ｂとの密着性を
向上できるため、モールド金型のキャビティ部に対して
外周エアベントを形成できる。
【００８７】これにより、トランスファーモールドを行
う際の未充填の発生を防止でき、その結果、トランスフ
ァーモールドにおける充填性の向上を図ることができ
る。
【００８８】したがって、複数の薄膜配線基板２がマト
リクス配置されたテープ基材であるベース基材８を用い
て複数のＢＧＡを一括して製造する場合であっても、そ
れぞれの薄膜配線基板２に対してのトランスファーモー
ルドの際の封止用樹脂の充填性を考慮してモールドを行
うことができる。
【００８９】これにより、ＢＧＡの製造工程のトランス
ファーモールドにおける量産性を向上できる。
【００９０】また、薄膜配線基板２の非チップ支持面で
ある裏面２ｆの基板角部２ｈにモールド補強部６ｃを形
成する際に、前記実装基板の電極とＢＧＡとの間隔であ
るスタンドオフ高さを考慮してこのモールド補強部６ｃ
を形成することにより、ＢＧＡの前記実装基板への実装
時の平坦度を向上でき、その結果、前記実装基板との間
で確実な接合を実現させることができる。
【００９１】さらに、薄膜配線基板２の裏面２ｆ（非チ
ップ支持面）の基板角部２ｈにモールド補強部６ｃが形
成されたことにより、ＢＧＡの前記実装基板への実装時
のモールド本体部６ａの上方からの荷重に対して、この
荷重を平均化することができるとともに、この荷重を平
均化して支えることができる。
【００９２】これにより、ＢＧＡの実装性を向上でき
る。
【００９３】以上、本発明者によってなされた発明を発
明の実施の形態に基づき具体的に説明したが、本発明は
前記発明の実施の形態に限定されるものではなく、その
要旨を逸脱しない範囲で種々変更可能であることは言う
までもない。
【００９４】例えば、前記実施の形態では、モールド部
６におけるモールド突出部６ｂとモールド補強部６ｃと
がトランスファーモールドによって繋がって一体に形成
される場合を説明したが、モールド突出部６ｂとモール
ド補強部６ｃとは、必ずしも一体ではなく、薄膜配線基
板２を挟んでそれぞれに独立した構造であってもよい。
【００９５】この場合、前記実施の形態のＢＧＡと比較
すると、薄膜配線基板２とモールド部６との密着度では
劣るものの、その他の作用効果については、ほぼ同様の
ものが得られる。
【００９６】また、前記実施の形態では、半導体装置
（ＢＧＡ）の製造方法において、モールド工程で用いる
モールド金型のランナ部の形成方式がブランチ方式の場
合を説明したが、ランナ部の形成方式については、前記
ブランチ方式に限定されるものではなく、他のスルーラ
ンナ方式などであってもよい。
【００９７】さらに、モールド金型のキャビティ部に封
止用樹脂を注入する際の前記封止用樹脂の注入方向につ
いても、キャビティ角部からに限定されるものではな
く、モールド本体部６ａの縁部中央に相当するキャビテ
ィ縁部中央としてもよい。
【００９８】また、前記実施の形態では、半導体装置が
ファインピッチタイプのＢＧＡ（ＣＳＰともいう）の場
合について説明したが、前記半導体装置は、テープから
成る薄膜配線基板２を用いたＢＧＡ（ＣＳＰも含む）
や、トランスファーモールド形のＴＣＰ（Tape Carrier
Package) 、あるいは、テープから成る薄膜配線基板２
を用いてトランスファーモールドが行われるＣＯＢ（Ch
ip On Board)などであってもよい。
【００９９】
【発明の効果】本願において開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば、
以下のとおりである。
【０１００】（１）．薄膜配線基板の基板突出部の４つ
の基板角部にモールド突出部とモールド補強部とが形成
されたことにより、モールド部の薄膜配線基板への接合
面積を増やすことができるため、薄膜配線基板とモール
ド部との密着性を向上させることができる。これによ
り、薄膜配線基板とモールド部とにおける剥離の発生を
防ぐことができ、その結果、半導体装置における耐湿性
の低下を防止できる。
【０１０１】（２）．薄膜配線基板の基板角部に貫通孔
が形成され、貫通孔を介してモールド突出部とモールド
補強部とが繋がって一体に形成されていることにより、
薄膜配線基板とモールド部との密着性をさらに向上させ
ることができる。これにより、薄膜配線基板とモールド
部との間での剥離の発生を防ぐことができる。したがっ
て、半導体装置のパッケージリングにおいて信頼性を向
上でき、これにより、半導体装置における耐湿・耐久性
の向上を図ることができる。その結果、高い信頼性を有
した半導体装置を実現することが可能になる。
【０１０２】（３）．薄膜配線基板の基板角部にモール
ド突出部とモールド補強部とが形成されたことにより、
基板突出部に対しての張りを確保できる。したがって、
基板突出部の剛性が高くなるため、この基板突出部にお
ける反りや変形を緩和できる。（ただし、実装後の熱ス
トレスにより、封止用樹脂とポリイミド材との熱膨張係
数の差によって前記反りは避けられないものとなるが、
基板突出部は柔軟性を有するため、その結果、実装後の
外部端子の接合強度低下を緩和する（防止する）作用も
可能になる）これにより、基板突出部の外部端子の平坦
度を向上でき、その結果、半導体装置の信頼性を向上で
きる。したがって、小形タイプの半導体装置であるＣＳ
Ｐにおいても基板突出部の反りや変形を防止でき、外部
端子の平坦度を向上できる。
【０１０３】（４）．４つの基板角部で基板突出部とモ
ールド突出部との密着性を向上できるため、モールド金
型のキャビティ部に対して外周エアベントを形成でき
る。これにより、トランスファーモールドを行う際の未
充填の発生を防止でき、その結果、トランスファーモー
ルドにおける充填性の向上を図ることができる。
【０１０４】（５）．薄膜配線基板の非チップ支持面の
基板角部にモールド補強部を形成する際に、実装基板の
電極と半導体装置との間隔であるスタンドオフ高さを考
慮してこのモールド補強部を形成することにより、半導
体装置の実装基板への実装時の平坦度を向上でき、その
結果、実装基板との間で確実な接合を実現させることが
できる。
【図面の簡単な説明】
【図１】本発明による半導体装置（ＢＧＡ）のモールド
部の構造の実施の形態の一例を示す外観斜視図である。
【図２】図１に示す半導体装置の底面側の構造の一例を
示す外観斜視図である。
【図３】図１のＡ−Ａ線に沿う断面の構造を示す断面図
である。
【図４】図１のＢ−Ｂ線に沿う断面の構造を示す断面図
である。
【図５】図１に示す半導体装置を製造する際に用いるテ
ープ基材の構造の一例を一部省略して示す平面図であ
る。
【符号の説明】
１ 半導体チップ １ａ パッド（表面電極） １ｂ 主面 ２ 薄膜配線基板 ２ａ ボンディング電極（基板電極） ２ｂ チップ支持面 ２ｃ 基板突出部 ２ｄ バンプランド ２ｅ 配線パターン ２ｆ 裏面（非チップ支持面） ２ｇ チップ支持部 ２ｈ 基板角部 ２ｉ 貫通孔 ２ｊ ソルダレジスト ２ｋ ブリッジ部 ３ はんだボール（外部端子） ４ Ａｕめっき部 ５ 接合材 ６ モールド部 ６ａ モールド本体部 ６ｂ モールド突出部 ６ｃ モールド補強部 ６ｄ 角部 ７ ワイヤ ８ ベース基材 ８ａ 位置決め孔 ８ｂ 樹脂分離用孔
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 4M109 AA01 BA05 CA21 DA08 DA09 DA10 DB12 5F044 AA02 MM03 MM07 MM08 RR18 5F061 AA01 BA05 CA21

Claims (6)

    【特許請求の範囲】
  1. 【請求項１】 樹脂封止形の半導体装置であって、 半導体チップを支持するチップ支持部およびその周囲に
    迫り出した基板突出部を備えた薄膜配線基板と、 前記半導体チップを樹脂封止して形成したモールド本体
    部と、 前記薄膜配線基板のチップ支持面側に前記モールド本体
    部の角部から突出して形成されたモールド突出部と、 前記薄膜配線基板の前記チップ支持面側と反対側の非チ
    ップ支持面の基板角部に設けられたモールド補強部と、 前記薄膜配線基板の前記チップ支持部および前記基板突
    出部の前記非チップ支持面側に設けられた外部端子とを
    有することを特徴とする半導体装置。
  2. 【請求項２】 樹脂封止形の半導体装置であって、 半導体チップを支持するチップ支持部およびその周囲に
    迫り出した基板突出部を備えた薄膜配線基板と、 前記半導体チップを樹脂封止して形成したモールド本体
    部と、 前記薄膜配線基板のチップ支持面側に前記モールド本体
    部の角部から突出して形成されたモールド突出部と、 前記薄膜配線基板の前記チップ支持面側と反対側の非チ
    ップ支持面の基板角部に設けられたモールド補強部と、 前記薄膜配線基板の前記チップ支持部および前記基板突
    出部の前記非チップ支持面側に設けられた外部端子とを
    有し、 前記モールド本体部と前記モールド突出部と前記モール
    ド補強部とがモールドによって一体に形成されているこ
    とを特徴とする半導体装置。
  3. 【請求項３】 請求項１または２記載の半導体装置であ
    って、前記薄膜配線基板の前記基板角部に貫通孔が形成
    され、前記貫通孔を介して前記モールド突出部と前記モ
    ールド補強部とが繋がって一体に形成されていることを
    特徴とする半導体装置。
  4. 【請求項４】 モールドを行って組み立てる半導体装置
    の製造方法であって、 薄膜配線基板のチップ支持部に半導体チップを配置し
    て、前記半導体チップと前記薄膜配線基板とを接合する
    工程と、 前記半導体チップの表面電極とこれに対応する前記薄膜
    配線基板の基板電極とを電気的に接続する工程と、 前記半導体チップを前記モールドによって樹脂封止して
    モールド本体部を形成する工程と、 前記薄膜配線基板のチップ支持面側に前記モールド本体
    部の角部から突出したモールド突出部を前記モールドに
    よって形成する工程と、 前記薄膜配線基板の前記チップ支持面側と反対側の非チ
    ップ支持面の基板角部にモールド補強部を前記モールド
    によって形成する工程と、 前記薄膜配線基板の前記チップ支持部およびその周囲に
    迫り出した基板突出部の前記非チップ支持面側に外部端
    子を設ける工程とを有することを特徴とする半導体装置
    の製造方法。
  5. 【請求項５】 モールドを行って組み立てる半導体装置
    の製造方法であって、 薄膜配線基板のチップ支持部に半導体チップを配置し
    て、前記半導体チップと前記薄膜配線基板とを接合する
    工程と、 前記半導体チップの表面電極とこれに対応する前記薄膜
    配線基板の基板電極とを電気的に接続する工程と、 前記半導体チップを前記モールドによって樹脂封止して
    モールド本体部を形成する工程と、 前記薄膜配線基板のチップ支持面側に前記モールド本体
    部の角部から突出したモールド突出部を前記モールドに
    よって形成する工程と、 前記薄膜配線基板の前記チップ支持面側と反対側の非チ
    ップ支持面の基板角部にモールド補強部を前記モールド
    によって形成する工程と、 前記薄膜配線基板の前記チップ支持部およびその周囲に
    迫り出した基板突出部の前記非チップ支持面側に外部端
    子を設ける工程とを有し、 前記モールドを行う際に、前記薄膜配線基板の前記基板
    角部に形成された貫通孔に封止用樹脂を通して前記モー
    ルド突出部と前記モールド補強部とを繋げて一体に形成
    し、前記モールド本体部と前記モールド突出部と前記モ
    ールド補強部とを同一の封止用樹脂注入によって一体に
    形成することを特徴とする半導体装置の製造方法。
  6. 【請求項６】 請求項４または５記載の半導体装置の製
    造方法であって、前記モールドとしてトランスファーモ
    ールド方式を用い、このトランスファーモールドを行う
    際に、モールド金型の前記モールド本体部に対応したキ
    ャビティ部のキャビティ角部からその対角方向に向けて
    封止用樹脂を注入することを特徴とする半導体装置の製
    造方法。
JP28496798A 1998-10-07 1998-10-07 半導体装置およびその製造方法 Pending JP2000114427A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP28496798A JP2000114427A (ja) 1998-10-07 1998-10-07 半導体装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP28496798A JP2000114427A (ja) 1998-10-07 1998-10-07 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JP2000114427A true JP2000114427A (ja) 2000-04-21

Family

ID=17685408

Family Applications (1)

Application Number Title Priority Date Filing Date
JP28496798A Pending JP2000114427A (ja) 1998-10-07 1998-10-07 半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JP2000114427A (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002170909A (ja) * 2000-11-30 2002-06-14 New Japan Radio Co Ltd 半導体集合基板樹脂封止体、その製造方法及び製造装置
US6867506B2 (en) * 1997-12-05 2005-03-15 Intel Corporation Plastic ball grid array assembly
JP2009152517A (ja) * 2007-12-21 2009-07-09 Powertech Technology Inc 基板パッケージ構造
JP2009164358A (ja) * 2008-01-08 2009-07-23 Fujitsu Microelectronics Ltd 半導体装置及び半導体装置の製造方法
JP2010157672A (ja) * 2009-01-05 2010-07-15 Nanya Sci & Technol Co Ltd 保護バーを有する半導体パッケージ構造
US8004091B2 (en) 2007-04-02 2011-08-23 Samsung Electronics Co., Ltd. Semiconductor package, method of fabricating the same, and semiconductor package mold
US8105871B2 (en) 2006-08-16 2012-01-31 Fujitsu Semiconductor Limited Semiconductor device and manufacturing method of the same

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6867506B2 (en) * 1997-12-05 2005-03-15 Intel Corporation Plastic ball grid array assembly
JP2002170909A (ja) * 2000-11-30 2002-06-14 New Japan Radio Co Ltd 半導体集合基板樹脂封止体、その製造方法及び製造装置
JP4500435B2 (ja) * 2000-11-30 2010-07-14 新日本無線株式会社 半導体集合基板樹脂封止体、その製造方法及び製造装置
US8105871B2 (en) 2006-08-16 2012-01-31 Fujitsu Semiconductor Limited Semiconductor device and manufacturing method of the same
US8004091B2 (en) 2007-04-02 2011-08-23 Samsung Electronics Co., Ltd. Semiconductor package, method of fabricating the same, and semiconductor package mold
JP2009152517A (ja) * 2007-12-21 2009-07-09 Powertech Technology Inc 基板パッケージ構造
JP2009164358A (ja) * 2008-01-08 2009-07-23 Fujitsu Microelectronics Ltd 半導体装置及び半導体装置の製造方法
JP2010157672A (ja) * 2009-01-05 2010-07-15 Nanya Sci & Technol Co Ltd 保護バーを有する半導体パッケージ構造

Similar Documents

Publication Publication Date Title
US5557150A (en) Overmolded semiconductor package
US6692987B2 (en) BOC BGA package for die with I-shaped bond pad layout
US6720666B2 (en) BOC BGA package for die with I-shaped bond pad layout
US6414381B1 (en) Interposer for separating stacked semiconductor chips mounted on a multi-layer printed circuit board
US6987058B2 (en) Methods for underfilling and encapsulating semiconductor device assemblies with a single dielectric material
US6326700B1 (en) Low profile semiconductor package and process for making the same
US6445077B1 (en) Semiconductor chip package
JP2002118201A (ja) 半導体装置およびその製造方法
US20020039811A1 (en) A method of manufacturing a semiconductor device
US20060145362A1 (en) Semiconductor package and fabrication method of the same
JP3892259B2 (ja) 半導体装置の製造方法
JP3478139B2 (ja) リードフレームの製造方法
JP2000114427A (ja) 半導体装置およびその製造方法
US20020013014A1 (en) Method and structure for manufacturing improved yield semiconductor packaged devices
JPH11354572A (ja) 半導体チップパッケ―ジ及びその製造方法
JPH098186A (ja) 半導体集積回路装置およびその製造方法
US20010008779A1 (en) Semiconductor device and manufacturing method
JP2001024133A (ja) リードフレームとそれを用いた樹脂封止型半導体装置およびその製造方法
JP3502377B2 (ja) リードフレーム、樹脂封止型半導体装置及びその製造方法
WO2004030075A1 (ja) 半導体装置の製造方法
JP3968321B2 (ja) 半導体装置およびその製造方法
JP3739632B2 (ja) 半導体装置およびその製造方法
JP2907195B2 (ja) 半導体装置の製造方法
JP4030363B2 (ja) 半導体装置
WO1999056313A1 (fr) Dispositif semi-conducteur et son procede de production